• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭示半導體裝置、封裝方法及結構。在一實施例中，一半導體裝置包括一積體電路晶片，其具有一表面，包括一周圍區及一中心區。複數個凸塊設置於積體電路晶片的表面上且位於周圍區內。一間隔層設置於積體電路晶片的表面上且位於中心區內。
    公开号:TW201306209A
    申请号:TW101113128
    申请日:2012-04-13
    公开日:2013-02-01
    发明作者:Yu-Ren Chen；Ming-Hung Tseng；Yi-Jen Lai
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L23-00
    专利说明:
    半導體裝置及其封裝方法以及用於半導體裝置的封裝
    本發明係有關於一種半導體技術，特別是有關於一種半導體裝置及其封裝方法以及用於半導體裝置的封裝。
    半導體裝置係用於各種不同的電子應用中，諸如個人電腦、手機、數位相機及其他電子設備。半導體裝置的製做通常是透過在一半導體基底上相繼沉積絕緣或介電層、導電層及半導體層材料，並利用微影來圖案化各個材料層，以在其上形成電路部件及元件。
    半導體業透過不斷縮小最小特徵尺寸(minimum feature size)而持續的改進各個電子部件(即，電晶體、二極體、電阻、電容等等)的集積度(integration density)，其容許更多的部件整合至既有的晶片面積內。這些較小的電子部件也需要較小的封裝，在一些應用中，其使用的面積較過去的封裝來的少。
    一種用於半導體的小型封裝方式為覆晶球柵陣列(flip chip ball grid array,FC-BGA)封裝，其中半導體晶片倒置於一基底上，且使用微凸塊(micro-bump)接合至基底上。基底具有佈線來將晶片上的微凸塊連接至基底上較大面積的接觸墊。一焊球陣列形成於基底的一相對側，且用於將封裝晶片電性連接至端點應用(end application)。
    然而，某些FC-BGA封裝有發生彎曲的傾向，其中在製程(例如，溫度應力)期間發生基底彎曲變形(warping)。彎曲造成可靠度問題以及微凸塊的接墊破損。
    因此，有必要尋求一種用於半導體裝置的改良的封裝技術。
    在本發明一實施例中，一種半導體裝置包括：一積體電路晶片，具有一表面，其包括一周圍區及一中心區；複數個凸塊，設置於積體電路晶片的表面上且位於周圍區內；以及一間隔層，設置於積體電路晶片的表面上且位於中心區內。
    在本發明另一實施例中，一種用於半導體裝置的封裝包括：一基底，具有一第一表面及與其相對的一第二表面，在基底的上視觀點中，基底具有一周圍區、一中心區以及位於周圍區與中心區之間的一中間區；複數個接墊，設置於基底的第一表面上且位於中間區內；一間隔層，設置於基底的第一表面上且位於中心區內；複數個接觸墊，設置於基底的第二表面上且位於周圍區內；以及複數個電性連接部，設置於基底內，其中電性連接部設置於接觸墊與接墊之間，且電性連接接觸墊與接墊。
    在本發明又一實施例中，一種半導體裝置的封裝方法包括：提供一基底，其具有一中心區；提供一積體電路晶片，其具有一周圍區及一中心區，積體電路晶片包括複數個凸塊，設置於其一表面上且位於周圍區內；在基底的中心區與積體電路晶片的中心區之間形成一間隔層；將積體電路晶片電性耦接至基底；在積體電路晶片上形成一底膠材料；在積體電路晶片上、底膠材料上及基底上形成一成形材料；以及在基底上形成複數個焊球。
    以下說明本發明實施例之製作與使用。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。
    本文實施例係關於一種半導體裝置，特別是關於一種積體電路的封裝。以下揭露新穎的半導體裝置封裝，其中一間隔層用於防止封裝體的基底及半導體晶片在封裝製程、熱循環期間發生彎曲，而半導體裝置封裝係使用於端點應用中。以下進一步說明利用間隔層使晶片的厚度及/或封裝體的基底厚度增加，以填充基底與晶片之間的區域。
    第1至5圖係繪示出根據本發明實施例之積體電路晶片100之封裝方法剖面示意圖。首先請參照第1圖，提供一積體電路晶片100。積體電路晶片100可包括形成於其上的複數個電路及電子部件(未繪示)。積體電路晶片100可先製做於一半導體晶圓(未繪示)上，其包括一半導體材料，例如矽或其他半導體，且在切割道上進行切割而形成複數個單一晶片。積體電路晶片100具有一表面，其包括一周圍區134靠近晶片100的邊緣(例如，靠近晶片100的周圍)。積體電路晶片100的表面也包括一中心區134，其位於周圍區134內。從上視觀點，積體電路晶片100可為一方形或矩形(未繪示於第1圖；繪示於第10圖)。此處，積體電路晶片100也可稱作晶片或半導體裝置。
    積體電路晶片100包括形成於其表面上的複數個凸塊102/104。在一些實施例中，凸塊102/104包括微凸塊。凸塊102/104形成於晶片100的周圍區132，且在周圍區132內排成一或多列。如一範例中，在第1至6圖中凸塊102/104在積體電路晶片100的每一側排成三列。每一凸塊102/104可包括一金屬間柱(stud)102，其可包括銅、銅合金或其他金屬，而焊料104形成於金屬間柱102上。凸塊102/104也可包括其他材料。
    根據本發明實施例，中心區134的積體電路晶片100透過使用間隔層(spacer)106而增加其厚度。間隔層106耦階或貼覆於中心區134的積體電路晶片100，如第2圖所示。間隔層106包括一厚度，其小於或等於凸塊102/104的高度，以下進一步說明。在一些實施例中，間隔層106的厚度可為50微米(μm)或50微米以下。另外，間隔層106也可具有其他的尺寸。
    在一些實施例中，間隔層106可包括相同或相似於積體電路晶片100的材料。舉例來說，間隔層106可包括一輔助晶片(dummy die)，其由矽、鍺或構成積體電路晶片100的半導體材料所構成。在其他實施例中，間隔層106可包括相同或相似於綠漆(solder mask)材料，其使用於封裝半導體裝置的另一製程步驟中。舉例來說，綠漆材料可使用於形成凸塊102/104，例如遮蔽部分的積體電路晶片100，同時焊料128(如第9及10圖所示)形成於基底110上。包括綠漆材料的間隔層106可包括一或多個主劑(main agent)。主劑可包括下列一或多種：丙烯酸樹脂(acrylic resin)、二氧化矽(silica)填充劑、光起始劑(photo initiator)、著色顏料(coloring pigment)、環氧樹脂硬化劑(epoxy hardener)、添加劑、有機溶劑等等。包括綠漆材料的間隔層106也可包括一硬化劑。硬化劑可包括下列一或多種：一樹脂(例如丙烯酸樹脂)、丙烯酸單體(acrylic monomer)、環氧樹脂、填充劑及/或有機溶劑。在其他實施例中，間隔層可包括B階環氧樹脂(B stage epoxy)。B階環氧樹脂材料可包括某種熱固型樹脂反應的中間階段，其中當材料加熱且接觸某液體而膨脹時會軟化，但不會完全熔化或溶解。在未固化熱固系統中的樹脂通常處於此階段。另外，間隔層106可包括其他材料，而此處列舉的材料僅為範例說明。
    間隔層106經由使用一黏著層108而貼附於積體電路晶片100。在一些實施例中，黏著層108可包括：膠、高分子、環氧化物膜或為多層或其組合。黏著層108也可包括其他材料。
    接下來，提供一基底110，如第3圖所示。基底110可包括：陶瓷、塑膠及/或有機材料，厚度為10微米，然而基底110也可包括其他材料及尺寸。基底110包括用於積體電路晶片100的封裝。基底110具有一第一表面，例如第3圖中基底110的上表面。基底110也具有相對於第一表面的一第二表面。第二表面包括第3圖中基底110的下表面。基底110從上視觀點(如第10圖所示)，具有一中心區138、一周圍區140及設置於周圍區140與中心區138之間的一中間區142。基底110可包括一覆晶球柵陣列(FC-BGA)封裝、一覆晶晶片級封裝(flip-chip chip scale package,FC-CSP)或柵格陣列(land grid array,LGA)封裝，然而也可使用其他類型的基底。
    複數個接墊126設置於基底110的第一表面上且位於中間區142內。接墊126用以耦接至積體電路晶片100的凸塊102/104。複數個接觸墊129設置於基底110的第二表面上且位於周圍區140。接觸墊129用以耦接至焊球128(未繪示於第3圖；繪示於第9圖)。
    複數個電性連接部(未繪示)設置於基底110內。上述電性連接部設置於基底110的接觸墊129與接墊126之間，且電性連接接觸墊129與接墊126。電性連接部可包括位於基底110內或靠近基底110表面透過微影所形成的電性接線。電性連接部可包括：銅、鋁、其他金屬或多層或其組合。在一些實施例中，電性連接部可包括形成於基底110內且靠近基底110的表面的一重佈線層(redistribution layer,RDL)(未繪示)。RDL可包括接線扇出(fan-out)區。積體電路晶片100可電性耦接至基底110的RDL。基底110可包括一非必要的凸塊下方金屬(under bump metallization,UBM)結構(未繪示；相似於第6圖中凸塊下方金屬124)耦接至RDL。非必要的UBM可促進焊球128(如第9及10圖所示)耦接至基底110。
    基底110貼附於積體電路晶片100，如第3圖所示。積體電路晶片100的凸塊102/104透過焊接、回流製程及/或熱壓接合製程而耦接至基底110的接墊126。另外，也可使用其他方法將積體電路晶片100耦接至基底110。
    一底膠(under-fill)材料112形成於積體電路晶片100上，如第4圖所示。底膠材料112可包括：填充劑、環氧樹脂、硬化劑或多層或其組合。然而，底膠材料112也可包括其他材料。一成形材料(molding compound)114形成於積體電路晶片100、底膠材料112及基底110上，如第5圖所示。成形材料可包括：環氧樹脂、填充劑、有機材料或多層或其組合。然而，成形材料114也可包括其他材料。成形材料114可延伸於積體電路晶片100的上表面約10微米或是10微米以上。在一些實施例中，若積體電路晶片100較大，也可使用較多量的成形材料114，以提供更堅固的封裝體。
    第6圖係繪示出第5圖中區域A的放大剖面示意圖，其包括晶片100的凸塊區及間隔層110。第6圖繪示出晶片100的局部周圍區132、晶片100的局部中心區134、基底110的局部中間區142及基底110的局部中心區138。
    晶片100包括一工作部件101(workpiece)，其包括係或其他半導體材料。絕緣材料120及122與導線118可電性耦接於凸塊102/104與工作部件101的電子部件之間。在一些實施例中，導線118可包括鋁接墊，然而也可使用其他金屬。凸塊102/104可包括一非必要的金屬蓋層116，其設置於間柱102與焊料104之間。金屬蓋層116可包括鎳或其他金屬。一凸塊下方金屬124結構可形成於晶片100的導線118上方。
    凸塊102/104/116可具有尺寸d1的高度(圖式的垂直方向)或厚度，其中在一些實施例中，尺寸d1為50微米或50微米以下。凸塊102/104/116可具有一寬度為35微米，且凸塊102/104/116之間具有一間距(pitch)或距離為60微米。間隔層106在垂直方向具有尺寸d2的厚度，其實質上相同或小於尺寸d1。間隔層106與最接近的凸塊102/104/116橫向隔開一尺寸d3，其在一些實施例中為10微米或10微米以下。另外，尺寸d1、d2、d3及凸塊102/104/116的寬度及間距也可具有其他尺寸大小。
    積體電路晶片100的中心區134實質上對準基底110的中心區138。在本發明一些實施例中，間隔層106實質上填入積體電路晶片100的中心區134與基底110的中心區138之間的間隙。
    第7圖係繪示出根據本發明另一實施例之積體電路晶片100之封裝方法剖面示意圖。在本實施例中，間隔層106貼附於封裝體的基底110且位於基底110的中心區138內。第7圖中各個部件使用相同於第1至6圖中相同的標號。為了避免贅述，第7圖中每一標號不再詳述。間隔層106包括相似於第2圖所述的間隔層106的材料。
    在本實施例中，基底110使用貼附於中心區138的間隔層106來增加其厚度。間隔層106設置於基底110的第一表面(例如，上表面)且位於中心區138，如圖所示。積體電路晶片100的凸塊102/104接著耦接至基底110的接墊126，如先前的實施例所述，並完成積體電路晶片100的封裝，形成第5圖所示的半導體裝置130的封裝。
    第8圖係繪示出另一實施例，其中第一間隔層106a形成於積體電路晶片100上，而第二間隔層106b形成於基底110上。每一間隔層106a及106b以黏著層108a及108b分別黏合至晶片100與基底110。間隔層106a及106b的總高度小於或等於基底110與晶片100之間的空間，例如尺寸d1，其包括第6圖所述的凸塊102/104高度。
    第9圖係繪示出在將焊球128形成於基底110的接觸墊129上之後，半導體裝置130的封裝的剖面示意圖(沿第10圖的9-9’線)。半導體裝置130的封裝接著使用焊球128而貼附於另一裝置，例如印刷電路板(printed circuit board,PCB)或其他端點應用。
    第10圖係繪示出在將積體電路晶片100貼附於基底110之後，半導體裝置130的封裝的平面示意圖。其繪示出焊球128及凸塊102/104的一種可容許的佈局。然而，根據本發明實施例，基底110上的焊球128及積體電路晶片100上的凸塊102/104的佈局也可包括其他的配置。
    本發明實施例的優點包括提供新的封裝技術，其由於在晶片100與基底110之間設置間隔層106、106a及106b而增加可靠度及具有高良率。上述封裝對於具有微細間距的晶片100提供了高輸入/輸出(I/O)、具有低電源消耗以及具有低電阻/電容(R/C)延遲。由於晶片100的中心區134與基底110的中心區138之間存在間隔層106、106a及106b，因此可降低或排除在可靠度測試及熱應力其間的彎曲效應。凸塊102/104的連接處裂縫以及封裝體中各材料層(包括低介電常數(low-k)材料層)的層離(delamination)都會減少或最小化，進而改善可靠度。存在的間隔層106、106a及106b也可在封裝製程期間有利於促進晶片100與基底110之間的對準。間隔層106、106a及106b改善了晶片100貼附至基底110的站立高度控制，進而改善底膠材料112的充填。用於半導體裝置100的新封裝方法容易實施於製造及封裝製程中。
    本發明實施例包括具有間隔層106形成於中心區134的半導體裝置或晶片100以及具有具有間隔層106形成於中心區138的基底110。本發明實施例包括此處所數的半導體裝置或晶片100的封裝方法，也包括使用此處所述的方法及材料來進行封裝的半導體裝置130的封裝。
    在一實施例中，一半導體裝置包括一積體電路晶片，具有一表面，其包括一周圍區及一中心區。複數個凸塊設置於積體電路晶片的表面上且位於周圍區內。一間隔層設置於積體電路晶片的表面上且位於中心區內。
    在另一實施例中，一用於半導體裝置的封裝包括一基底，具有一第一表面及與其相對的一第二表面。在基底的上視觀點中，基底具有一周圍區、一中心區以及位於周圍區與中心區之間的一中間區。複數個接墊設置於基底的第一表面上且位於中間區內，以及一間隔層設置於基底的第一表面上且位於中心區內。複數個接觸墊設置於基底的第二表面上且位於周圍區內。複數個電性連接部設置於基底內。電性連接部設置於接觸墊與接墊之間，且電性連接接觸墊與接墊。
    又另一實施例中，一封裝的半導體裝置包括一積體電路晶片，具有一表面，其包括一周圍區及一中心區。複數個凸塊設置於積體電路晶片的表面上且位於周圍區內。一基底耦接至積體電路晶片的複數個凸塊。一間隔層設置於基底與積體電路晶片之間且靠近積體電路晶片的中心區。複數個焊球設置於基底的一表面上。
    另一實施例中，一半導體裝置的封裝方法包括提供一基底，其具有一中心區。提供一積體電路晶片，其具有一周圍區及一中心區。積體電路晶片包括複數個凸塊，設置於其一表面上且位於周圍區內。在基底的中心區與積體電路晶片的中心區之間形成一間隔層，且將積體電路晶片電性耦接至基底。在積體電路晶片上形成一底膠材料，且在積體電路晶片上、底膠材料上及基底上形成一成形材料。在基底上形成複數個焊球。
    雖然本發明實施例及其優點已詳細揭露如上，然而可以理解的是其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。舉例來說，任何所屬技術領域中具有通常知識者可輕易理解此處所述的許多特徵、功能、製程及材料可在本發明的範圍內作更動。再者，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或獲得大體相同結果皆可使用於本發明中。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。
    100．．．積體電路晶片
    101．．．工作部件
    102．．．金屬間柱/凸塊
    104．．．焊料/凸塊
    106．．．間隔層
    106a．．．第一間隔層
    106b．．．第二間隔層
    108、108a、108b．．．黏著層
    110．．．基底
    112．．．底膠材料
    114．．．成形材料
    116．．．金屬蓋層
    118．．．導線
    120、122．．．絕緣材料
    124．．．凸塊下方金屬
    126．．．接墊
    128．．．焊球
    129．．．接觸墊
    130．．．半導體裝置
    132、140．．．周圍區
    134、138．．．中心區
    142．．．中間區
    A．．．區域
    d1、d2、d3．．．尺寸
    第1至5圖係繪示出根據本發明實施例之積體電路晶片之封裝方法剖面示意圖，其中間隔層貼附至晶片且位於晶片的中心區。
    第6圖係繪示出第5圖中區域A的放大剖面示意圖，其包括晶片的凸塊區及間隔層。
    第7圖係繪示出根據本發明另一實施例之積體電路晶片之封裝方法剖面示意圖，其中間隔層貼附於封裝體的基底且位於基底的中心區內。
    第8圖係繪示出另一實施例，其中間隔層形成於積體電路晶片以及基底上。
    第9圖係繪示出在將焊球形成於基底的接觸墊上之後，半導體裝置的封裝的剖面示意圖(沿第10圖的9-9’線)。
    第10圖係繪示出在將積體電路晶片貼附於基底之後，半導體裝置的封裝的平面示意圖。
    100．．．積體電路晶片
    102．．．金屬間柱/凸塊
    104．．．焊料/凸塊
    106．．．間隔層
    110．．．基底
    112．．．底膠材料
    114．．．成形材料
    126．．．接墊
    129．．．接觸墊
    130．．．半導體裝置
    132、140．．．周圍區
    134、138．．．中心區
    142．．．中間區
    A．．．區域
    权利要求:
    Claims (10)
    [1] 一種半導體裝置，包括：一積體電路晶片，具有一表面，其包括一周圍區及一中心區；複數個凸塊，設置於該積體電路晶片的該表面上且位於該周圍區內；以及一間隔層，設置於該積體電路晶片的該表面上且位於該中心區內。
    [2] 如申請專利範圍第1項所述之半導體裝置，其中該等凸塊包括複數個金屬間柱。
    [3] 一種用於半導體裝置的封裝，該封裝包括：一基底，具有一第一表面及與其相對的一第二表面，在該基底的上視觀點中，該基底具有一周圍區、一中心區以及位於該周圍區與該中心區之間的一中間區；複數個接墊，設置於該基底的該第一表面上且位於該中間區內；一間隔層，設置於該基底的該第一表面上且位於該中心區內；複數個接觸墊，設置於該基底的該第二表面上且位於該周圍區內；以及複數個電性連接部，設置於該基底內，其中該等電性連接部設置於該等接觸墊與該等接墊之間，且電性連接該等接觸墊與該等接墊。
    [4] 如申請專利範圍第3項所述之用於半導體裝置的封裝，更包括：一積體電路晶片，具有一第三表面，其包括一第二周圍區及一第二中心區；以及複數個凸塊，設置於該積體電路晶片的該第三表面上且位於該第二周圍區內；其中該基底耦接至該積體電路晶片的該等凸塊，且該間隔層設置於該基底與該積體電路晶片之間，且靠近該積體電路晶片的該第二中心區。
    [5] 如申請專利範圍第4項所述之用於半導體裝置的封裝，其中該間隔層包括矽或B階環氧樹脂。
    [6] 如申請專利範圍第4項所述之用於半導體裝置的封裝，其中該間隔層包括一材料，其相同於位在該積體電路晶片的該第三表面上用以形成該等凸塊的綠漆材料或是相同於位在該基底上的複數個焊球。
    [7] 如申請專利範圍第4項所述之用於半導體裝置的封裝，其中該間隔層包括一主劑及一硬化劑，該主劑包括一材料，其擇自於實質上由丙烯酸樹脂、二氧化矽填充劑、光起始劑、著色顏料、環氧樹脂硬化劑、添加劑、有機溶劑及其組合所組成的群組且其中該硬化劑包括一材料，其擇自於實質上由丙烯酸樹脂、丙烯酸單體、環氧樹脂、填充劑、有機溶劑及其組合所組成的群組。
    [8] 一種半導體裝置之封裝方法，該方法包括：提供一基底，其具有一中心區；提供一積體電路晶片，其具有一周圍區及一中心區，該積體電路晶片包括複數個凸塊，設置於其一表面上且位於該周圍區內；在該基底的該中心區與該積體電路晶片的該中心區之間形成一間隔層；將該積體電路晶片電性耦接至該基底；在該積體電路晶片上形成一底膠材料；在該積體電路晶片上、該底膠材料上及該基底上形成一成形材料；以及在該基底上形成複數個焊球。
    [9] 如申請專利範圍第8項所述之半導體裝置之封裝方法，其中形成該間隔層的步驟包括將單一間隔層耦接至該積體電路晶片、將單一間隔層耦接至該基底、或將一第一間隔層耦接至該積體電路晶片且將一第二間隔層耦接至該基底。
    [10] 如申請專利範圍第8項所述之半導體裝置之封裝方法，其中該積體電路晶片中設置於該積體電路晶片的該表面上且位於該周圍區內的該等凸塊包括複數個微凸塊。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI543322B|2016-07-21|半導體裝置及其封裝方法以及用於半導體裝置的封裝
    US8823180B2|2014-09-02|Package on package devices and methods of packaging semiconductor dies
    US10008460B2|2018-06-26|Semiconductor package and method of forming the same
    TWI544599B|2016-08-01|封裝結構之製法
    US20130105979A1|2013-05-02|Package on Package Devices and Methods of Packaging Semiconductor Dies
    US9287191B2|2016-03-15|Semiconductor device package and method
    US20120193789A1|2012-08-02|Package stack device and fabrication method thereof
    US9048221B2|2015-06-02|Device having electrodes formed from bumps with different diameters
    TWI654723B|2019-03-21|封裝結構之製法
    US11075182B2|2021-07-27|Semiconductor package and method of forming the same
    TW201911508A|2019-03-16|電子封裝件
    US9935038B2|2018-04-03|Semiconductor device packages and methods
    CN103065984B|2016-06-08|用于半导体器件的封装方法
    US20130256915A1|2013-10-03|Packaging substrate, semiconductor package and fabrication method thereof
    TW201806039A|2018-02-16|電子堆疊結構及其製法
    US9312243B2|2016-04-12|Semiconductor packages
    TW201413903A|2014-04-01|半導體封裝件及其製法
    TW201737415A|2017-10-16|封裝基板的製作方法
    TWI628756B|2018-07-01|封裝結構及其製作方法
    TWI647798B|2019-01-11|電子封裝件及其製法
    TWI612632B|2018-01-21|封裝結構、晶片結構及其製法
    TW201810458A|2018-03-16|封裝基板及其製法
    同族专利:
    公开号 | 公开日
    CN102903691A|2013-01-30|
    CN102903691B|2015-12-09|
    KR20130014307A|2013-02-07|
    TWI543322B|2016-07-21|
    KR101366455B1|2014-02-25|
    US8916969B2|2014-12-23|
    US20130026623A1|2013-01-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI678742B|2018-03-26|2019-12-01|南茂科技股份有限公司|半導體封裝結構|US5186383A|1991-10-02|1993-02-16|Motorola, Inc.|Method for forming solder bump interconnections to a solder-plated circuit trace|
    JPH0637143A|1992-07-15|1994-02-10|Toshiba Corp|半導体装置および半導体装置の製造方法|
    US5700715A|1994-06-14|1997-12-23|Lsi Logic Corporation|Process for mounting a semiconductor device to a circuit substrate|
    US5864178A|1995-01-12|1999-01-26|Kabushiki Kaisha Toshiba|Semiconductor device with improved encapsulating resin|
    JP2770804B2|1995-10-06|1998-07-02|日本電気株式会社|進行波管のコレクタ|
    JP2891184B2|1996-06-13|1999-05-17|日本電気株式会社|半導体装置及びその製造方法|
    JPH1064956A|1996-08-20|1998-03-06|Fujitsu Ltd|フェースダウンボンディング半導体装置|
    JP3349058B2|1997-03-21|2002-11-20|ローム株式会社|複数のｉｃチップを備えた半導体装置の構造|
    JPH11243116A|1998-02-26|1999-09-07|Hitachi Chem Co Ltd|半導体集積回路装置及びその製造方法|
    TW434848B|2000-01-14|2001-05-16|Chen I Ming|Semiconductor chip device and the packaging method|
    CN1238458C|2000-01-19|2006-01-25|日立化成工业株式会社|半导体用粘接膜、带有半导体用粘接膜的导线框及使用了该导线框的半导体装置|
    JP3490987B2|2001-07-19|2004-01-26|沖電気工業株式会社|半導体パッケージおよびその製造方法|
    JP2004327611A|2003-04-23|2004-11-18|Toshiba Corp|パワーアンプモジュール及びその製造方法|
    TWI254394B|2005-01-07|2006-05-01|United Microelectronics Corp|Integrated die bumping process|
    US7939934B2|2005-03-16|2011-05-10|Tessera, Inc.|Microelectronic packages and methods therefor|
    JP2007005559A|2005-06-23|2007-01-11|Alps Electric Co Ltd|電子回路モジュール|
    US20070200234A1|2006-02-28|2007-08-30|Texas Instruments Incorporated|Flip-Chip Device Having Underfill in Controlled Gap|
    US7932590B2|2006-07-13|2011-04-26|Atmel Corporation|Stacked-die electronics package with planar and three-dimensional inductor elements|
    TWI332696B|2007-03-14|2010-11-01|Unimicron Technology Crop|Semiconductor package substrate structure and fabrication method thereof|
    CN101345198A|2007-07-12|2009-01-14|矽品精密工业股份有限公司|半导体装置及其制法|
    US7893527B2|2007-07-24|2011-02-22|Samsung Electro-Mechanics Co., Ltd.|Semiconductor plastic package and fabricating method thereof|
    TWI367549B|2008-02-20|2012-07-01|Chipmos Technologies Inc|Chip package structure|
    US20100327433A1|2009-06-25|2010-12-30|Qualcomm Incorporated|High Density MIM Capacitor Embedded in a Substrate|
    JP5625340B2|2009-12-07|2014-11-19|富士通セミコンダクター株式会社|半導体装置とその製造方法|CN102931108B|2012-10-10|2014-04-30|矽力杰半导体技术有限公司|一种倒装芯片封装方法|
    US9048222B2|2013-03-06|2015-06-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Method of fabricating interconnect structure for package-on-package devices|
    US9231124B2|2013-09-25|2016-01-05|Delphi Technologies, Inc.|Ball grid array packaged camera device soldered to a substrate|
    US9281297B2|2014-03-07|2016-03-08|Taiwan Semiconductor Manufacturing Company, Ltd.|Solution for reducing poor contact in info packages|
    US9779969B2|2014-03-13|2017-10-03|Taiwan Semiconductor Manufacturing Co., Ltd.|Package structure and manufacturing method|
    US20150380343A1|2014-06-27|2015-12-31|Raytheon Company|Flip chip mmic having mounting stiffener|
    US9449947B2|2014-07-01|2016-09-20|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor package for thermal dissipation|
    JP6462318B2|2014-10-30|2019-01-30|株式会社東芝|半導体パッケージ|
    KR20160099440A|2015-02-12|2016-08-22|타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드|기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물|
    JP2017069380A|2015-09-30|2017-04-06|ルネサスエレクトロニクス株式会社|半導体装置|
    WO2018053750A1|2016-09-22|2018-03-29|Intel Corporation|Integrated circuit package with glass spacer|
    US9978707B1|2017-03-23|2018-05-22|Delphi Technologies, Inc.|Electrical-device adhesive barrier|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/194,606|US8916969B2|2011-07-29|2011-07-29|Semiconductor devices, packaging methods and structures|
    [返回顶部]