• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    凸塊及凸塊導線直連之結構的實施例提供具有凹槽區域使回焊後的焊料填入的凸塊。凹槽區域被設置於凸塊中回焊焊料最容易突出的區域。凹槽區域減少凸塊與導線短路的機會。因此可提升良率。
    公开号:TW201306208A
    申请号:TW101112185
    申请日:2012-04-06
    公开日:2013-02-01
    发明作者:Chih-Horng Chang；Tin-Hao Kuo；Chen-Shien Chen；Yen-Liang Lin
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L24-00
    专利说明:
    長型凸塊結構及凸塊導線直連結構
    本發明係有關一種半導體封裝結構，且特別是有關一種凸塊導線直連結構。
    凸塊導線直連(bump-on-trace,BOT)結構已被用於覆晶封裝，其中凸塊(bump)被接合至封裝基板中寬度窄的金屬導線上，而不是接合至具有比各自連接的金屬導線寬度更寬的金屬焊墊。BOT結構所需的晶片區域較小，且其製造費用也相對較低。然而，BOT結構仍面臨一些技術上的考驗。
    本發明係有關一種長形凸塊結構，包括：一銅層；及一焊層，其中該長形凸塊結構具有一凹槽區域，使該焊層在回焊後填入該凹槽區域。
    本發明還有關一種凸塊導線直連結構，包括：一第一工作件，其一表面上具有一金屬導線；一第二工作件，其具有一長形金屬凸塊，其中該長形金屬凸塊具有一凹槽區域；及一焊料凸塊，其中該焊料凸塊接觸該第一工作件的該金屬導線及該第二工作件的該長形金屬凸塊以形成該凸塊導線直連結構，其中該焊料凸塊至少部分填入該凹槽區域。
    本發明更有關一種具有凸塊導線直連結構的封裝基板，包括：一第一工作件，其一表面上具有一金屬導線；一第二工作件，其具有一長形金屬凸塊，其中該長形金屬凸塊具有一凹槽區域，其中該長形金屬凸塊包括一銅柱；及一焊料凸塊，其中該焊料凸塊接觸該第一工作件的該金屬導線及該第二工作件的該長形金屬凸塊以形成該凸塊導線直連結構，其中該焊料凸塊至少部分填入該凹槽區域。
    為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
    將在以下詳細討論本揭露實施例的組成及使用。應能理解的是實施例提供許多發明概念已實施在多種特定情況。在此討論的特定實施例僅為說明用且不對本揭露之範疇有限定性。
    第1A、1B圖顯示一包括凸塊導線直連(bump-on-trace,BOT)結構150的封裝結構之剖面圖，根據一些實施例。封裝結構150包括接合至工作件200的工作件100。工作件100可為一裝置晶粒，其中裝置晶粒包括例如電晶體(未顯示)的主動裝置，雖然工作件100也可為一其中不具有主動裝置的中介板(interposer)。在工作件100為裝置晶粒的一實施例中，基板102可為一半導體基板，利如矽基板，雖然半導體基板可包括其他半導體材料。內連接結構104形成於基板102中，其中內連接結構104包括形成於其中且連接至半導體裝置的金屬走線(lines)及導孔(vias)106。金屬走線及導孔106可以銅或銅合金製成，且可使用雙鑲嵌製程製成。內連接結構104可包括一常見的層間介電質(inter-layer dielectric,ILD)(未顯示)及一金屬間介電質108。金屬間介電質108可包括低介電常數介電材料，且可具有低於約3.0的介電常數。低介電常數材料也可為介電常數低於約2.5的極低介電常數材料(extreme low-k dielectric materials)。
    工作件100可更包括凸塊下金屬(under-bump metallurgy,UBM)層110及一於凸塊下金屬層上的銅柱(post or pillar)112。在所有敘述中，銅柱112被稱為含銅凸塊或金屬凸塊。雖然在此及以下敘述中，是以銅柱112當作範例，然而也可使用例如焊料凸塊(solder bumps)的其他種類金屬凸塊替代銅柱112。凸塊下金屬層110被設置於一金屬墊105上，其中金屬墊105為內連接結構104的一部分。在內連接結構104及未接觸金屬墊105的凸塊下金屬層110的部分之間有一鈍化層107。在一些實施例中，鈍化層107為聚亞醯胺(polyimide)。
    工作件200可為一封裝基板，雖然其可為其他封裝元件，利如中介板。工作片200可包括金屬走線跟導孔202連接工作件200相反面上的金屬元件。在一實施例中，工作件200頂面上的金屬導線(metal trace)210經由金屬走線及導孔202電性連接至工作件200底面上球柵陣列(ball grid array,BGA)的焊球212。金屬走線及導孔202可形成於介電層114，雖然其也可形成於一半導體層(例如一矽層，未顯示)中及形成於半導體層上方的介電層中。
    金屬導線210形成於介電層114中的一頂部介電層上方。金屬導線210可以純銅、鋁銅、或其他金屬材料製成，其中金屬材料為例如W、Ni、Pd、Au及/或上述任意組合之合金。第1A圖顯示銅柱(或金屬凸塊)112具有長度L1，根據一些實施例。工作件100及200藉由焊層220彼此接合，其中焊層220可以一無鉛焊料、共晶焊料或上述之類似物製成。焊層220被接合至且接觸金屬導線210及銅柱112的頂表面。
    第1B圖顯示第1A圖中所示封裝結構150的剖面示意圖，其中剖面是由第1A圖中切線2-2剖開的平面。如第1B圖所示，焊層220也可在回焊後接觸金屬導線210的側壁。回焊後的焊層220也可沿著銅柱112的表面113移動且覆蓋表面113的部分或全部(未顯示)。在一些實施例中，在銅柱112及焊層220之間有一蓋層。蓋層可被用來避免銅與焊料形成介金屬化合物(inter-metallic compound)。在一些實施例中，蓋層包括鎳。用於形成工作件100之材料與製程的範例細節敘述於2011年4月27日提出申請之美國申請案13/095,185號，其發明名稱為”REDUCED-STRESS BUMP-ON-TRACE(BOT)STRUCTURES”，在此併入全文以做參考。
    在接合工作件100及200之後，根據一些實施例，可填入一塑模底膠(mold underfill,MUF)(未顯示)於工作件100及200的空間之中。因此，也可填入塑模底膠於鄰近金屬導線210之間的空間中。或者，不填入塑模底膠，而是以空氣填入工作件100及200之間的空間以及鄰近金屬導線210之間的空間之中。根據一些實施例，第1B圖顯示銅柱(或金屬凸塊)112具有寬度W1。根據一些實施例，第1B圖也顯示金屬導線210具有一寬度W2。
    在其他實施例中，L1/W1的比例等於或大於約1.2。在一些實施例中，L1/W1的比例等於或大於約1.2。在一些實施例中，L1的範圍在約10微米至約1000微米之間。在一些實施例中，W1的範圍為約10微米至約700微米。在一些實施例中，W2的範圍為約10微米至約500微米。第1A、1B圖中所示的結構被稱為一凸塊導線直連(BOT)結構，因為焊層220直接形成於金屬導線210的頂表面及側壁上，而非形成於一寬度明顯大於金屬導線210之寬度W2的金屬墊上。在一些實施例中，W1/W2的比例的範圍從約0.25到約1。
    根據一些實施例，第2A圖顯示BOT區域200的上視示意圖。第2A圖顯示金屬導線211-218上方的複數個金屬凸塊201-208。金屬走線提供內連接功能且使金屬凸塊彼此連接。例如，根據一些實施例，金屬導線211連接金屬凸塊201及金屬凸塊202。金屬凸塊201-208包括上述的銅柱112、凸塊下金屬層110、及焊層220。
    第2B圖顯示BOT區域200從切線A-A剖開的剖面示意圖，根據一些實施例。第2B圖顯示金屬凸塊201、203、205設置於金屬導線211、213及215上。第2B圖也顯示金屬導線212及214的剖面圖。金屬凸塊201、203、205的剖面顯示一凸塊下金屬層110、具有焊層220的銅柱112。在回焊之後，焊層220圍繞金屬導線211、213、及215暴露的表面。第2B圖也顯示金屬凸塊201的銅柱112之間的焊層220突出銅柱112表面113一距離D1。如上所述，回焊後焊層220的焊料也可沿著銅柱112的表面113移動且覆蓋表面113的部分或全部。因工作件100施加壓力於工作件200上，焊層220的表面221延伸超過銅柱表面113一最大距離D1。較大的D1減少表面113及鄰近金屬導線表面232的距離D2且增加金屬導線211及212短路的機會。再者，D2可因錯位或對位誤差而減少。隨著元件尺寸及間距的減少，要提升良率很重要的是要最小化D1。在一些實施例中，凸塊與鄰近金屬導線之間的最小距離被定義為等於或大於約0.1微米以避免短路。在一些實施例中，銅柱112的邊角到金屬導線212邊角之間的距離，即D1+D2，在等於或大於約1微米的範圍中。在一些其他實施例中，該距離等於或大於約5微米。在一些其他實施例中，該距離等於或大於約5微米。
    根據一些實施例，第3A圖顯示金屬凸塊201在連接到金屬導線211及回焊之前的剖面示意圖。第3A圖顯示金屬凸塊201包括一銅柱112及一焊層220。在銅柱112及焊層220之間有一選擇性存在的蓋層126。蓋層126可被當成阻障層以避免銅柱125的銅擴散進入一接合基板101到外部元件的焊料，例如一合金焊料。
    根據一些實施例，可藉由被鍍在凸塊下金屬層上以形成焊層220及銅柱112。在回焊之前，焊層220及銅柱112共有表面113。根據一些實施例，第3B圖顯示第2A及2B圖的金屬凸塊201在接合及回焊之前的上視圖。第3B圖顯示銅柱112的輪廓。輪廓也是凸塊下金屬層110的輪廓。第3B圖所示的銅柱112具有一跑道形狀且具有兩個半球(M部分)連接至一長方形(N部分)。兩個半球的直徑W1與長方形的寬度(顯示於第1B圖中)相同。金屬凸塊201的總長為L1，如第1A圖所示，且長方形的長度為LR。雖然第3B圖的範例為具有一跑道形狀，也可應用其他長形形狀，例如橢圓形狀等。
    在回焊之後及金屬導線211的壓力之下，焊層220傾向突出於靠近長方型(N部分)中心區域的地方。這可能是由於中心區域(N部分)的側壁上比起邊角部分(M部分)具有較小的表面張力造成。
    如上所述，焊層220的突出(具有最大突出距離D1)增加短路的機會。第3C圖顯示一凸塊導線直連結構的剖面圖，根據一些實施例。第3C圖顯示金屬凸塊201*的焊層220因焊料突出及一些對位誤差而接觸一鄰近金屬導線212*，其中因製程變異而產生焊料突出及一些對位誤差為可預期的。因此想要的是能夠減少突出距離D1以減少金屬凸塊201、金屬導線211、及金屬導線212之間短路的機會。
    第4A圖顯示金屬凸塊400的上視圖，根據一些實施例。金屬凸塊400類似上述的金屬凸塊201。第4A圖顯示凸塊下金屬層100的外部邊界的輪廓401，其也顯著地符合銅柱112的外部邊界及回焊前的焊層220。第4A圖顯示為減少焊料突出以減少金屬凸塊(例如金屬凸塊201)與鄰近金屬導線(例如金屬導線212)之間的最小距離，金屬凸塊的長方形部分的寬度(N部分)從W1被減少至W4。長方形部分的每一邊都減少W3的寬度。根據一些實施例，第4B圖顯示金屬凸塊400的一側視圖。根據一些實施例，金屬凸塊400包括一焊層220、一銅柱112、及一凸塊下金屬層110。或者，金屬凸塊400可只表示銅柱112或具有凸塊下金屬層110的銅柱112。焊層220的高度為H1而銅柱的高度為H2。凸塊下金屬層的高度為H3。在一些實施例中，H1的範圍從約10微米到約50微米。在一些實施例中，H2的範圍為約10微米到約70微米。在一些實施例中，H3的範圍為約3微米到約15微米。
    如上所述，焊層220傾向突出於中間部份(或N部分)。藉由減少中間部分的寬度，回焊的焊料會填入因減少中間部份(或長方形部分N)之寬度而產生的凹陷空間。如此一來，可減少因焊料突出所造成短路的機會且增加良率。如上述方式減少寬度以降低短路及增加良率對於高階封裝來說是重要的。在一些實施例中，凹槽區域為第4C圖所示的區域R。第4A圖顯示金屬凸塊400具有兩個凹槽區域R。根據一些實施例，凹槽區域R包括焊層220的凹槽區域A、銅柱112的凹槽區域B、及凸塊下金屬層110的凹槽區域C，如第3C圖所示。方程式(1)顯示根據一些實施例的區域R的體積。
    R體積=W3 x LR x(H1+H2+H3)...........................(1)
    雖然減少W1可減少短路的機會，W1不能減少太多以避免焊料不足以覆蓋其下的金屬導線。再者，小的W1可能導致小的凸塊下金屬面積，而這可能提高在金屬間介電質108旁邊界面118(如第1A及1B圖所示)的應力且可造成界面脫層。此種界面脫層為可靠度需要擔心的問題且可影響良率。在一些實施例中，凹槽區域W3的最大寬度在約1微米至約30微米的範圍。在一些實施例中，W3對W1的比例在約0.02到約0.5的範圍。在一些實施例中，凹槽區域R對金屬凸塊400之焊層220的體積比例大於或等於約0.01，這表示金屬凸塊400的凹槽區域R等於或大於焊層220體積的約1%。在一些其他實施例中，凹槽區域R對金屬凸塊400之焊層220的體積比例等於或小於約0.1。在一些實施例中，凹槽區域R的表面積(或剖面積)，如第4A圖所示，對金屬凸塊400的表面積(或剖面積)之比例等於或大於約0.01。在一些其他實施例中，凹槽區域R的表面積(或剖面積)，如第4A圖所示，對金屬凸塊400的表面積(或剖面積)之比例等於或大於約0.1。
    可使用其他形狀的凹槽區域與各種輪廓的金屬凸塊之組合以減少焊料金屬突出。第4D圖顯示一金屬凸塊400’的上視圖，根據一些實施例。金屬凸塊400’相似於金屬凸塊400。第4A、4B、4C圖的區域R之邊角402為直角(或90°)。第4D圖的凹槽區域R’之邊角403具有一角度α。角度α可等於或大於90°。比起一直角邊角，大於90°的邊角角度α可具有較小的應力。然而根據一些實施例，角度α可小於90°。在一些實施例中，金屬凸塊400的M部分(或端部部分)不需要具有半圓形。也可具有其他的形狀。再者，凹槽區域不需要以直側壁形成。第4E圖顯示根據一些實施例一具有凹槽區域的金屬凸塊400*，其中凹槽區域具有彎曲側壁。凹槽區域也可具有其他形狀及不同彎曲度之側壁。
    上述不具凹槽區域的金屬凸塊具有跑道形狀的剖面。也可使用具有其他剖面形狀的凸塊。舉例來說，剖面形狀可為一橢圓形。金屬凸塊400的上視圖可為各種長形形狀，包括一具有圓角的長方形。凹槽區域可形成於此種凸塊之中以允許焊層在回焊之後填入(完全填入或部分填入)凹槽區域以減少短路的機會。
    凸塊及凸塊導線直連結構的實施例提供凹槽區域使回焊焊料填入。凹槽區域被設置於凸塊中回焊焊料最容易突出的區域。凹槽區域減少凸塊與導線短路。因此可提升良率。
    根據一些其他實施例，提供一種長形凸塊結構。長形凸塊結構包括一銅層及一焊層。長形凸塊結構具有一凹槽區域，使該焊層在回焊後填入該凹槽區域。
    根據一些實施例，提供一種凸塊導線直連結構。凸塊導線直連結構包括一第一工作件，其一表面上具有一金屬導線，及包括一第二工作件，其具有一長形金屬凸塊。長形金屬凸塊具有一凹槽區域。凸塊導線直連結構也包括一焊料凸塊。焊料凸塊接觸該第一工作件的該金屬導線及該第二工作件的該長形金屬凸塊以形成該凸塊導線直連結構。焊料凸塊至少部分填入該凹槽區域。
    根據又一些其他的實施例，提供一種具有凸塊導線直連結構的封裝基板。封裝基板包括一第一工作件，其一表面上具有一金屬導線，及包括一第二工作件，其具有一長形金屬凸塊。長形金屬凸塊具有一凹槽區域，且長形金屬凸塊包括一銅柱。封裝基板也包括一焊料凸塊。焊料凸塊接觸該第一工作件的該金屬導線及該第二工作件的該長形金屬凸塊以形成該凸塊導線直連結構。焊料凸塊至少部分填入該凹槽區域。
    雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。再者，本揭露的範疇並不意圖限定於製程、機器、產品之特定實施例及說明書所述之材料組成、方法、製程、或步驟。一般技藝人士能從本揭露理解的是，可根據本揭露使用與在此敘述的相對應實施例執行實質相同的功能或達到實質相同的結果之製程、機器、產品、材料組成、方法、製程、或步驟。因此，所附申請專利範圍意圖在其揭露中包括上述製程、機器、產品、材料組成、方法、製程、或步驟。再者，申請專利範圍的每一項請求項組成一分別的實施例，且各個請求項及實施例之組合皆落在本揭露的範疇中。
    2-2、A-A．．．切線
    100、200．．．工作件
    101、102．．．基板
    104．．．內連接結構
    105．．．金屬墊
    106、202．．．金屬走線及導孔
    107．．．鈍化層
    108．．．金屬間介電質
    110．．．凸塊下金屬層
    112、125．．．銅柱
    113、231、232．．．表面
    114．．．介電層
    118．．．界面
    126．．．蓋層
    150．．．凸塊導線直連結構
    200．．．凸塊導線直連區域
    201-208、201*、400、400’、400*．．．金屬凸塊
    210、211-218、212*．．．金屬導線
    220．．．焊層
    401．．．輪廓
    402、403．．．邊角
    A、B、C、R’．．．凹槽區域
    D1、D2．．．距離
    H1、H2、H3．．．高度
    L1、LR．．．長度
    M、N．．．部分
    R．．．區域
    W1、W2、W3、W4．．．寬度
    α．．．角度
    第1A、1B圖顯示一封裝結構之剖面圖，根據一些實施例。
    第2A、2B圖顯示一凸塊導線直連區域的上視及剖面示意圖，根據一些實施例。
    第3A圖顯示突出的焊料與一鄰近金屬導線短路，根據一些實施例。
    第3B、3C圖顯示一金屬凸塊的上視及剖面示意圖，根據一些實施例。
    第4A-4E圖顯示具有減少焊料突出之凹槽區域的金屬凸塊的各種實施例，根據一些實施例。
    2-2．．．切線
    100、200．．．工作件
    102．．．基板
    104．．．內連接結構
    105．．．金屬墊
    106、202．．．金屬走線及導孔
    107．．．鈍化層
    108．．．金屬間介電質
    110．．．凸塊下金屬層
    112．．．銅柱
    114．．．介電層
    118．．．界面
    150．．．凸塊導線直連結構
    210、212．．．金屬導線
    220．．．焊層
    L1．．．長度
    权利要求:
    Claims (10)
    [1] 一種長形凸塊結構，包括：一銅層；以及一焊層，其中該長形凸塊結構具有一凹槽區域，使該焊層在回焊後填入該凹槽區域。
    [2] 如申請專利範圍第1項所述之長形凸塊結構，其中該長形凸塊結構更包括一凸塊下金屬層。
    [3] 如申請專利範圍第1項所述之長形凸塊結構，其中該長形凸塊結構具有兩個端部及一連接該些端部的中間部分，其中該凹槽區域位於該中間部分。
    [4] 如申請專利範圍第1項所述之長形凸塊結構，其中該長形凸塊結構在剖面圖中的兩個端部具有兩個由一中間部分連接的半圓，其中該凹槽區域位於該中間部分。
    [5] 如申請專利範圍第3項所述之長形凸塊結構，其中該中間部分的一第一寬度對每一個端部的一第二寬度的比例在約0.02到約0.5的範圍。
    [6] 如申請專利範圍第1項所述之長形凸塊結構，其中該長形凸塊結構具有另一凹槽區域，且其中該些凹槽區域對該長形凸塊結構的一剖面積比例等於或大於約0.01，其中該凹槽區域對該長形凸塊結構的一剖面積比例等於或小於約0.1。
    [7] 如申請專利範圍第3項所述之長形凸塊結構，其中該些凹槽區域的兩個相鄰側壁之夾角等於或大於90°。
    [8] 如申請專利範圍第1項所述之長形凸塊結構，其中該凹槽區域的一表面為曲面。
    [9] 如申請專利範圍第1項所述之長形凸塊結構，其中該長形凸塊結構的最大長度對最大寬度的比例等於或大於約1.2。
    [10] 一種凸塊導線直連結構，包括：一第一工作件，其一表面上具有一金屬導線；一第二工作件，其具有一長形金屬凸塊，其中該長形金屬凸塊具有一凹槽區域；以及一焊料凸塊，其中該焊料凸塊接觸該第一工作件的該金屬導線及該第二工作件的該長形金屬凸塊以形成該凸塊導線直連結構，其中該焊料凸塊至少部分填入該凹槽區域。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI458064B|2014-10-21|長型凸塊結構及凸塊導線直連結構
    US10388622B2|2019-08-20|Bump structure having a side recess and semiconductor structure including the same
    US9406634B2|2016-08-02|Package structure and method of forming the same
    US9659903B2|2017-05-23|Method of manufacturing connector structures of integrated circuits
    US9257385B2|2016-02-09|Landing areas of bonding structures
    US8970033B2|2015-03-03|Extending metal traces in bump-on-trace structures
    US8441127B2|2013-05-14|Bump-on-trace structures with wide and narrow portions
    US10510643B2|2019-12-17|Semiconductor package with lead frame and recessed solder terminals
    TWI529882B|2016-04-11|封裝組件及凸塊在導線上的互連結構
    US9627325B2|2017-04-18|Package alignment structure and method of forming same
    US20150048499A1|2015-02-19|Fine-pitch pillar bump layout structure on chip
    US20210035938A1|2021-02-04|Bump structure having a side recess and semiconductor structure including the same
    KR101863504B1|2018-05-31|단일 측부 리세스를 갖는 범프 구조물
    KR101354750B1|2014-01-23|반도체 디바이스 및 그 제조 방법
    同族专利:
    公开号 | 公开日
    US20130026619A1|2013-01-31|
    US8853853B2|2014-10-07|
    CN102903689A|2013-01-30|
    CN102903689B|2016-05-25|
    TWI458064B|2014-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH07235564A|1993-12-27|1995-09-05|Toshiba Corp|半導体装置|
    EP1278612B1|2000-03-10|2010-02-24|Chippac, Inc.|Flip chip Interconnection structure and method of obtaining the same|
    US7057292B1|2000-05-19|2006-06-06|Flipchip International, Llc|Solder bar for high power flip chips|
    JP3700563B2|2000-09-04|2005-09-28|セイコーエプソン株式会社|バンプの形成方法及び半導体装置の製造方法|
    US8841779B2|2005-03-25|2014-09-23|Stats Chippac, Ltd.|Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate|
    CN101278394B|2005-10-03|2010-05-19|罗姆股份有限公司|半导体装置|
    US20080088016A1|2006-02-14|2008-04-17|Ming-Ling Ho|Chip with bump structure|
    US8350385B2|2007-07-30|2013-01-08|Nxp B.V.|Reduced bottom roughness of stress buffering element of a semiconductor component|
    US9129955B2|2009-02-04|2015-09-08|Texas Instruments Incorporated|Semiconductor flip-chip system having oblong connectors and reduced trace pitches|
    CN101859733B|2009-04-13|2012-08-08|日月光半导体制造股份有限公司|半导体封装构造、半导体封装构造用载板及其制造方法|US10833033B2|2011-07-27|2020-11-10|Taiwan Semiconductor Manufacturing Co., Ltd.|Bump structure having a side recess and semiconductor structure including the same|
    KR20160040988A|2014-10-06|2016-04-15|타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드|단일 측부 리세스를 갖는 범프 구조물|
    US9105533B2|2011-07-27|2015-08-11|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump structure having a single side recess|
    US9053989B2|2011-09-08|2015-06-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Elongated bump structure in semiconductor device|
    US9786622B2|2011-10-20|2017-10-10|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor package|
    US9257385B2|2011-12-07|2016-02-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Landing areas of bonding structures|
    US9583425B2|2012-02-15|2017-02-28|Maxim Integrated Products, Inc.|Solder fatigue arrest for wafer level package|
    US9159695B2|2013-01-07|2015-10-13|Taiwan Semiconductor Manufacturing Company, Ltd.|Elongated bump structures in package structure|
    TWI514530B|2013-08-28|2015-12-21|Via Tech Inc|線路基板、半導體封裝結構及線路基板製程|
    US9269688B2|2013-11-06|2016-02-23|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump-on-trace design for enlarge bump-to-trace distance|
    US9209149B2|2013-11-14|2015-12-08|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump-on-trace structures with high assembly yield|
    US10090267B2|2014-03-13|2018-10-02|Taiwan Semiconductor Manufacturing Co., Ltd|Bump structure and method for forming the same|
    CN105894817B|2015-01-26|2019-04-30|杭州海康威视数字技术股份有限公司|车辆违章停车的取证方法及其装置|
    US10008461B2|2015-06-05|2018-06-26|Micron Technology, Inc.|Semiconductor structure having a patterned surface structure and semiconductor chips including such structures|
    US10181448B2|2016-03-22|2019-01-15|Advanced Semiconductor Engineering, Inc.|Semiconductor devices and semiconductor packages|
    US10515837B2|2017-04-13|2019-12-24|Raytheon Company|Method of wafer bonding of dissimilar thickness die|
    US10510722B2|2017-06-20|2019-12-17|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor device and method for manufacturing the same|
    TWI708333B|2018-06-21|2020-10-21|矽創電子股份有限公司|凸塊結構|
    US20210320085A1|2020-04-09|2021-10-14|Nanya Technology Corporation|Semiconductor package|
    法律状态:
    2014-10-21| GD4A| Issue of patent certificate for granted invention patent|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/192,302|US8853853B2|2011-07-27|2011-07-27|Bump structures|
    [返回顶部]