• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一晶粒包含有：複數個電熔絲，分別用來產生複數個測試模式訊號；一控制單元，用來產生複數個控制位元；一多工器，用來根據該複數個控制位元對該複數個測試模式訊號進行多工處理；至少一位址區塊，用來接收一特定測試模式訊號；以及至少一區域測試模式區塊。該區域測試模式區塊包含有：一拴鎖器，用來拴鎖一特定測試模式訊號並且根據一第二控制訊號來釋放該特定拴鎖測試模式訊號至該位址區塊；一第一解碼器，用來根據該複數個控制位元來釋放該特定測試模式訊號至該拴鎖器；以及一第二解碼器用來產生該第二控制訊號至該拴鎖器。
    公开号:TW201306040A
    申请号:TW100146825
    申请日:2011-12-16
    公开日:2013-02-01
    发明作者:Hermann Wienchol
    申请人:Nanya Technology Corp；
    IPC主号:G11C11-00
    专利说明:
    執行測試模式操作的晶粒以及於晶粒上實施測試模式操作的方法
    本發明係有關於初始化測試模式功能，尤指一種測試模式多工處理機制，其可用來減少頻道繞線。
    現代半導體裝置的主要考量在於減少晶粒(die)的大小以做到更小的裝置。半導體記憶體通常包含有一個測試模式電路，在此技術領域中，當記憶體被初始化時，會進入測試模式，而測試模式係涉及傳送來自各種電熔絲(efuse)的測試模式訊號至位址區塊(address block)，以檢驗所有電路是否都正常運作。在所有區塊都檢查完以後，測試模式訊號與電熔絲就不會再被用到了。
    請參閱第1圖，第1圖係顯示一個傳統晶粒100的電路佈局設計。晶粒100包含有具有複數個電熔絲之一電熔絲區塊110，其提供了複數個測試模式訊號，該複數個測試模式訊號分別經由繞線而傳送至複數個解碼器121、123、125、127與拴鎖器(latch)122、124、126、128。解碼器與拴鎖器係組成一測試模式區塊120，其被設置於晶粒100上靠近電熔絲區塊110處。測試模式區塊120接著將這些拴鎖的訊號透過繞線傳送至正確的個別位址區塊130、140、150、160，而這些訊號將會被用來測試每一位址區塊的運作。當測試模式區塊120被放置相對遠離這些位址區塊時，如第1圖所示，晶粒100的表面將會需要一個很大的面積來作為訊號繞線使用。在某些狀況下，有些訊號經由繞線而橫越超過半個晶粒100的距離，如此相當浪費可以用來作其他電路使用的表面面積，此外，這些訊號只有在啟動時才會有需要使用。由於晶粒的尺寸減小在本領域至為重要，因此有需要一個效能更高的系統。
    因此，本發明的目的之一在於提供一種新的電路佈局設計，其能減少測試模式區塊所占用的空間大小。
    依據本發明之一實施例，其揭示一種用來執行測試模式操作的晶粒。該晶粒包含有：複數個電熔絲，分別用來於該晶粒之一啟動操作期間產生複數個測試模式訊號；一控制單元，耦接於一第一控制訊號，用來產生複數個控制位元；一多工器，耦接於該複數個測試模式訊號與該控制單元，用來根據該複數個控制位元對該複數個測試模式訊號進行多工處理，以致該複數個測試模式訊號可依序地前後串連輸出；至少一位址區塊用來接收一特定測試模式訊號；以及至少一區域測試模式區塊，耦接於該位址區塊。該區域測試模式區塊包含有：一拴鎖器，耦接於該多工器，用來拴鎖一特定測試模式訊號，並且根據一第二控制訊號來釋放所拴鎖的該特定測試模式訊號至該位址區塊；一第一解碼器耦接於該複數個控制位元與該拴鎖器，用來根據該複數個控制位元來釋放該特定測試模式訊號至該拴鎖器；以及一第二解碼器，耦接於該拴鎖器與一位址匯流排用來產生該第二控制訊號至該拴鎖器。
    依據本發明之一實施例，其另揭示一種用來於一晶粒上實施一測試模式操作的方法。該方法包含有：於該晶粒之一啟動操作期間產生複數個測試模式訊號；根據一第一控制訊號來產生一連串之複數個控制位元；根據該複數個控制位元對該複數個測試模式訊號進行多工處理，以致該複數個測試模式訊號可依序地前後串連輸出；提供至少一位址區塊；於該位址區塊之處，根據該複數個控制位元解碼與拴鎖一特定測試模式訊號；以及根據一位址訊號釋放該特定測試模式訊號至該位址區塊。
    本發明提出一種多工處理(muxing)機制，其是在位址區塊之處切換測試模式訊號之拴鎖與解碼，而非在電熔絲區塊之處進行。本發明也提供了一單一匯流排線來承載測試模式訊號，而非如習知技術中之複數條訊號線。如此一來，大幅地減少了訊號繞線所需使用的表面面積大小，並且允許晶粒的尺寸減小。
    請參考第2圖，第2圖係為本發明晶粒200之一實施例的示意圖。如第2圖所示，晶粒200包含有具有複數個電熔絲之一電熔絲區塊210與複數個位址區塊230、240、250、260。然而，不同於習知的測試模式區塊120，每一位址區塊皆具有相對應之一拴鎖器232、242、252、262，一第一解碼器238、248、258、268與一第二解碼器236、246、256、266，其係區域性的放置(亦即位於位址區塊之處)，而非位於電熔絲區塊210的旁邊，而此三個元件係構成相對應於位址區塊之一區域測試模式區塊231、241、251、261。第二解碼器236、246、256、266之輸入係為一位址匯流排，且第一解碼器238、248、258、268之輸入係為一控制訊號。此將於以下詳細說明。
    在第1圖所示的晶粒100中，這些測試模式訊號被輸入至測試模式區塊120，而測試模式區塊120被放置在晶粒100上靠近電熔絲區塊110處。然而，在第2圖中，測試模式區塊係由區域測試模式區塊231、241、251、261所取代，並且這些測試模式訊號被輸入至一多工器225中。在第2圖所示的晶粒200中，為了簡潔起見，僅顯示4個測試模式訊號，因此多工器225亦為一個四對一(4-to-1)多工器，然而，請注意，此僅為一實施例而非一限制條件。
    晶粒200也包含有一脈衝產生器215與一計數器218，兩者皆耦接於一訊號(例如第2圖所示之一重置訊號)。脈衝產生器215係用來產生n個脈衝，其中n對應於多工器的種類，亦即在第2圖所示之實施例中，脈衝產生器215會產生4個脈衝，而這些脈衝係用來作為計數器218的時脈，以使計數器218產生連續的訊號，而每一訊號係由許多控制位元所構成，其被用來控制多工器225，此外，這些訊號也會一併被輸入至第一解碼器238、248、258、268，以作為前述之第一控制訊號。被輸入至多工器225的控制位元係作為多工器225的選擇訊號來使用，用來控制多工器225的輸出，因此可控制電熔絲區塊210所產生之複數個測試模式訊號的輸出。如第2圖所示，使用多工器225可使這些測試模式訊號在一單一匯流排上被輸出，並經由繞線而傳遞至位址區塊230、240、250、260，而非透過如第1圖所示之多條訊號線，因此，可大幅地減少測試模式操作所需要的電路面積。
    本發明之一測試模式操作將配合參考第2圖來敘述。眾所皆知，重置訊號將會被產生來釋放所有拴鎖器，故測試模式功能僅於啟動期間需要執行。複數個測試模式訊號自電熔絲區塊210分別傳送至測試模式區塊231、241、251、261之拴鎖器232、242、252、262，其中傳送測試模式訊號的方式係由脈衝產生器215與計數器218所控制，因此，脈衝產生器215與計數器218理想上應耦接於該重置訊號，以致於脈衝產生器215與計數器218的操作可根據一初始化程序來觸發。然而，任何其他有位準改變的訊號皆可用來產生該脈衝，只要該訊號於啟動期間存在即可。
    在測試模式操作開始時，複數個測試模式訊號自電熔絲區塊210傳送至多工器225，其中每一測試模式訊號具有一位址，其可被一位址匯流排所解碼。在習知技術中，這些測試模式訊號是在測試模式區塊120中被位址匯流排所解碼，然而，在第2圖所示之系統中，這些測試模式訊號將會以區域地進行解碼。藉由使用區域性配置的解碼器可以讓所有的測試模式訊號在一單一匯流排上進行繞線來幫助減少訊號繞線的總量。
    就在測試模式訊號被輸入至多工器225的同時，該重置訊號(或任何其他有位準改變的訊號)也被輸入至脈衝產生器215與計數器218。脈衝產生器215產生n個脈衝，而n對應於所使用的多工器的種類。這些脈衝連同該重置訊號也被輸入至計數器218，以致於計數器218產生相對應的第一控制訊號，每一第一控制訊號皆包含有控制位元，其係用於第一解碼器238、248、258、268中之邏輯訊號，以致正確的測試模式訊號可以被輸入至對應於一區域測試模式區塊之拴鎖器。舉例來說，在第2圖所示之系統中，有4個位址區塊230、240、250、260，因此每一由計數器218所產生之訊號應該包含2個控制位元：<0:0>、<0:1>、<1:0>與<1:1>，分別對應至使用於第一位址區塊230之一第一測試模式訊號、使用於第二位址區塊240之一第二測試模式訊號、使用於第三位址區塊250之一第三測試模式訊號，與使用於第四位址區塊260之一第四測試模式訊號。針對第一個由脈衝產生器215所輸出之脈衝，計數器218將會輸出控制位元<0:0>，針對第二個由脈衝產生器215所輸出之脈衝，計數器218將會輸出控制位元<0:1>，以此類推。
    這些控制位元也於每一脈衝產生器215所產生之脈衝中被輸入至多工器225，因此四對一多工器225被指示於匯流排上來對這些測試模式訊號進行多工處理，以致於這些測試模式訊號可依序地前後串連輸出。當第一個由脈衝產生器215所產生之脈衝被輸入至計數器218時，控制位元<0:0>將會被輸入至多工器225，以致於該第一測試模式訊號會被輸出，以此類推。第一解碼器238、248、258、268亦耦接於第一控制訊號，因此，當多工器225接收到控制位元<0:0>時，將會輸出該第一測試模式訊號，且第一解碼器238將會打開與其相對應之拴鎖器232中間之連結，以致於該第一測試模式訊號會被拴鎖起來，而相同的流程亦發生在後續的每一測試模式訊號，以致所有的測試模式訊號都可以被拴鎖在正確的地方。
    位址匯流排同樣地承載著可被第二解碼器236、246、256、266所解碼之邏輯訊號/控制位元。當這些控制位元被解碼出來時，第二解碼器236、246、256、266將會根據被解碼的位址訊號來輸入一訊號至拴鎖器232、242、252、262，用來釋放被拴鎖的測試模式訊號至相對應之位址區塊230、240、250、260。該測試模式操作於此完成。
    如上詳述，本系統不限於採用一個四對一多工器，亦可根據不同的系統來使用不同的多工器。對系統而言，唯一需要的改變是由計數器218所產生之控制位元的個數：舉例來說，一個四對一多工器需要2個控制位元，一個八對一多工器需要3個控制位元等等。本系統仍只需要一單一匯流排來傳輸所有測試模式訊號至相對應的位址區塊，當電熔絲的數量增加時，被節約下來的電路面積空間會有顯著的增加。
    總結來說，本發明提供一種系統與方法，其可以串聯的方式對測試模式訊號進行繞線，並且在位址區塊之處區域地拴鎖測試模式訊號。如此一來，電路面積可大幅地被節約下來，以便體積更小的晶粒的製作。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100、200．．．晶粒
    110、210．．．電熔絲區塊
    120．．．測試模式區塊
    121、123、125、127．．．解碼器
    218．．．計數器
    215．．．脈衝產生器
    225．．．多工器
    130、140、150、160、230、240、250、260．．．位址區塊
    231、241、251、261．．．區域測試模式區塊
    122、124、126、128、232、242、252、262．．．拴鎖器
    238、248、258、268．．．第一解碼器
    236、246、256、266．．．第二解碼器
    第1圖為採用習知測試模式區塊之晶粒的示意圖。
    第2圖為採用本發明測試模式區塊之晶粒的示意圖。
    200．．．晶粒
    210．．．電熔絲區塊
    218．．．計數器
    215．．．脈衝產生器
    225．．．多工器
    230、240、250、260．．．位址區塊
    231、241、251、261．．．區域測試模式區塊
    232、242、252、262．．．拴鎖器
    238、248、258、268．．．第一解碼器
    236、246、256、266．．．第二解碼器
    权利要求:
    Claims (12)
    [1] 一種用來執行一測試模式操作之晶粒，包含有：複數個電熔絲，分別用來於該晶粒之一啟動操作期間產生複數個測試模式訊號；一控制單元，耦接於一第一控制訊號，用來產生一連串之複數個控制位元；一多工器，耦接於該複數個測試模式訊號與該控制單元，用來根據該複數個控制位元對該複數個測試模式訊號進行多工處理，以致該複數個測試模式訊號可依序地前後串連輸出；至少一位址區塊，用來接收一特定測試模式訊號；以及至少一區域測試模式區塊，耦接於該位址區塊，用來根據該複數個控制位元解碼與拴鎖該特定測試模式訊號，並且用來根據一位址訊號釋放該特定測試模式訊號至該位址區塊。
    [2] 如申請專利範圍第1項所述之晶粒，其中該區域測試模式區塊包含有：一拴鎖器，耦接於該多工器，用來拴鎖該特定測試模式訊號，並且用來根據一第二控制訊號來釋放所拴鎖之該特定測試模式訊號至該位址區塊；一第一解碼器，耦接於該複數個控制位元與該拴鎖器，用來根據該複數個控制位元來釋放該特定測試模式訊號至該拴鎖器；以及一第二解碼器，耦接於該拴鎖器與一位址匯流排，用來根據一特定位址訊號來產生該第二控制訊號至該拴鎖器。
    [3] 如申請專利範圍第1項所述之晶粒，其中該控制單元包含有：一脈衝產生器，耦接於該第一控制訊號，用來產生複數個脈衝；以及一計數器，耦接於該第一控制訊號與該脈衝產生器，用來根據該複數個脈衝來產生該複數個控制位元。
    [4] 如申請專利範圍第3項所述之晶粒，其中該多工器係為一x對一多工器，該脈衝產生器產生x個脈衝，以及該複數個控制位元之位元數係由x來決定。
    [5] 如申請專利範圍第1項所述之晶粒，其中該第一控制訊號係為一位準轉換訊號。
    [6] 如申請專利範圍第5項所述之晶粒，其中該位準轉換訊號係為於該啟動操作期間所產生之一重置訊號。
    [7] 一種用來於一晶粒上實施一測試模式操作之方法，包含有：於該晶粒之一啟動操作期間產生複數個測試模式訊號；根據一第一控制訊號來產生一連串之複數個控制位元；根據該複數個控制位元對該複數個測試模式訊號進行多工處理，以致該複數個測試模式訊號可依序地前後串連輸出；提供至少一位址區塊；於該位址區塊之處，根據該複數個控制位元解碼與拴鎖一特定測試模式訊號；以及根據一位址訊號釋放該特定測試模式訊號至該位址區塊。
    [8] 如申請專利範圍第7項所述之方法，其中根據該位址訊號釋放該特定測試模式訊號至該位址區塊之步驟包含有：解碼該位址訊號以產生一第二控制訊號；以及根據該第二控制訊號來釋放該特定測試模式訊號。
    [9] 如申請專利範圍第7項所述之方法，其中根據該第一控制訊號來產生該一連串之複數個控制位元之步驟包含有：根據該第一控制訊號來產生複數個脈衝；以及根據該複數個脈衝來產生該一連串之複數個控制位元。
    [10] 如申請專利範圍第9項所述之方法，其中：根據該複數個控制位元對該複數個測試模式訊號進行多工處理之步驟包含有：提供一x對一多工器；根據該第一控制訊號來產生該複數個脈衝之步驟包含有：產生x個脈衝；以及根據該複數個脈衝來產生該一連串之複數個控制位元之步驟包含有：產生該一連串之複數個控制位元，其中該複數個控制位元之位元數係由x來決定。
    [11] 如申請專利範圍第7項所述之方法，其中該第一控制訊號係為一位準轉換訊號。
    [12] 如申請專利範圍第11項所述之方法，其中該位準轉換訊號係為於該啟動操作期間所產生之一重置訊號。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI466125B|2014-12-21|執行測試模式操作的晶粒以及於晶粒上實施測試模式操作的方法
    KR100716667B1|2007-05-09|반도체 기억 소자의 리던던시 회로
    US9514840B2|2016-12-06|Semiconductor memory device and method for operating the same
    US9360520B2|2016-06-07|Test mode control circuit of semiconductor apparatus and control method thereof
    JP2005038526A|2005-02-10|半導体記憶装置
    DE102006029747A1|2007-04-05|Halbleiterspeicherchip und Verfahren für den Schutz seines Speicherkerns
    US20110158015A1|2011-06-30|Device and method for generating test mode signal
    US9659609B2|2017-05-23|Semiconductor memory apparatus and system using the same
    KR100951666B1|2010-04-07|테스트 모드를 제어하는 반도체 집적 회로
    US20110267911A1|2011-11-03|Semiconductor memory apparatus
    CN102956272B|2015-10-21|测试模式信号系统以及传送测试模式信号的方法
    US20190079672A1|2019-03-14|Data control circuit, and semiconductor memory apparatus and semiconductor system including the same
    KR100560947B1|2006-03-14|파이프 레지스터의 입력 신호 발생 회로
    KR101131943B1|2012-03-29|반도체 메모리 장치 및 그 동작방법
    US20090240460A1|2009-09-24|Test circuit for performing multiple test modes
    US9202596B2|2015-12-01|Semiconductor device, semiconductor repair system including the same, and method for operating the semiconductor device
    KR102152690B1|2020-09-07|래치 회로 및 이를 포함하는 반도체 장치
    KR20200139347A|2020-12-14|인에이블 신호 생성 회로 및 이를 이용하는 반도체 장치
    KR20160006482A|2016-01-19|반도체 장치
    KR100911203B1|2009-08-06|반도체 메모리 장치의 비트라인 이퀄라이징 제어회로
    JP2019062050A|2019-04-18|半導体装置およびそれを用いたシステム
    US20130318407A1|2013-11-28|Test mode signal generation circuit
    JP2006338746A|2006-12-14|カラムシフト救済回路付半導体記憶装置
    KR940006923B1|1994-07-29|리던던트 컬럼 디코더를 내장하는 반도체 메모리 장치
    KR20070120753A|2007-12-26|로우 블럭 선택 회로 및 로우 리던던시 지연 시간의할당방법
    同族专利:
    公开号 | 公开日
    CN102890968A|2013-01-23|
    CN102890968B|2015-04-08|
    TWI466125B|2014-12-21|
    US20130021863A1|2013-01-24|
    US8514643B2|2013-08-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100402103B1|2001-09-20|2003-10-17|주식회사 하이닉스반도체|웨이퍼 번-인 테스트 모드 및 웨이퍼 테스트 모드 회로|
    KR100546312B1|2003-01-30|2006-01-26|삼성전자주식회사|시그너쳐 퓨즈의 데이터를 노멀 리드 동작을 통해 독출할수 있는 반도체 메모리 장치 및 반도체 메모리 장치의시그너쳐 퓨즈의 데이터를 노멀 리드 동작을 통해독출하는 방법|
    KR100505702B1|2003-08-20|2005-08-02|삼성전자주식회사|웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법|
    KR100554982B1|2003-12-01|2006-03-03|주식회사 하이닉스반도체|반도체 기억 소자에서의 퓨즈 처리 회로 및 그 방법|
    US7516281B2|2004-05-25|2009-04-07|Micron Technology, Inc.|On-die termination snooping for 2T applications in a memory system implementing non-self-terminating ODT schemes|
    US7372752B2|2005-09-29|2008-05-13|Hynix Semiconductor Inc.|Test mode controller|
    JP2007157303A|2005-12-08|2007-06-21|Advantest Corp|試験装置および試験方法|
    KR100780949B1|2006-03-21|2007-12-03|삼성전자주식회사|데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법|
    US7277808B1|2006-05-03|2007-10-02|Texas Instruments Incorporated|Process parameter based I/O timing programmability using electrical fuse elements|
    KR100757932B1|2006-07-18|2007-09-11|주식회사 하이닉스반도체|반도체 집적 회로의 테스트 신호 생성 장치 및 방법|US20150170228A1|2013-12-17|2015-06-18|State Farm Mutual Automobile Insurance Company|Customer feedback system|
    KR20160006482A|2014-07-09|2016-01-19|에스케이하이닉스 주식회사|반도체 장치|
    KR20160029378A|2014-09-05|2016-03-15|에스케이하이닉스 주식회사|반도체 장치|
    US20190348138A1|2018-05-11|2019-11-14|Micron Technology, Inc.|Test mode signal distribution schemes for memory systems and associated methods|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/188,463|US8514643B2|2011-07-22|2011-07-22|Test mode initialization device and method|
    [返回顶部]