• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體積體電路，其包括：一命令產生單元，其經組態以回應於一第一命令而產生複數個第二命令，每一第二命令用於指示一對應反熔絲電路之一操作區段；及複數個反熔絲電路，每一反熔絲電路包含一反熔絲，且經組態以接收一對應第二命令且回應於該經接收對應第二命令而執行該反熔絲之一斷裂操作。
    公开号:TW201306036A
    申请号:TW101110434
    申请日:2012-03-26
    公开日:2013-02-01
    发明作者:Yeon-Uk Kim；Jung-Taek You
    申请人:Hynix Semiconductor Inc；
    IPC主号:G11C17-00
    专利说明:
    半導體積體電路及其驅動方法
    本發明之例示性實施例係關於一種半導體設計技術，且更特定言之，係關於一種半導體積體電路及其驅動方法。
    本發明主張2011年7月26日申請之韓國專利申請第10-2011-0074199號的優先權，該申請案之全文係以引用之方式併入本文中。
    一般而言，半導體積體電路另外具備冗餘記憶胞，且執行用於用冗餘記憶胞來替換有缺陷記憶胞之修復操作，以便達成高良率。可藉由熔絲電路來執行修復操作。舉例而言，可藉由使用如下方法來執行修復操作：藉由使過電流流動至熔絲來切割熔絲、藉由使用雷射光束來燒斷熔絲、藉由使用雷射光束來連接經切割熔絲，或藉由使用可抹除可程式化唯讀記憶體(EPROM)來程式化熔絲。此處，由於藉由使用雷射光束來燒斷熔絲之方法可簡單且在燒斷熔絲方面具有許多可靠性，故廣泛地使用該方法。
    然而，可僅在封裝半導體記憶體裝置之前的晶圓狀態下執行藉由使用雷射光束來燒斷熔絲之方法。因此，已引入使用反型熔絲(在下文中被稱為「反熔絲」)之方法。
    使用反熔絲之方法可用以在封裝狀態下用冗餘記憶胞來替換有缺陷記憶胞。出於參考起見，反熔絲具有與熔絲相反之電特性。詳言之，反熔絲為一種在未經程式化狀態下具有高於或等於100 MΩ之高電阻且在經程式化狀態下具有低於100 KΩ之低電阻的電阻性元件。亦即，當用電晶體(其源極及汲極被電連接)來實施反熔絲時，反熔絲可在未經程式化狀態下充當電容器且在經程式化狀態下充當電阻器。
    作為薄絕緣材料，反熔絲可包括兩個導電層及位於兩個導電層之間的絕緣層。此處，絕緣層可包括氧化矽(SiO2)、氮化矽(SiN)、氧化鉭(TaOx)，或二氧化矽-氮化矽-二氧化矽(ONO)。藉由將高電壓(例如，大約10 V)施加至反熔絲之兩個導電層來執行對反熔絲之程式化操作，藉此破壞位於兩個導電層之間的絕緣層的絕緣屬性。因此，當程式化反熔絲時，使耦接至反熔絲之兩個導電層之兩個端子短路，使得反熔絲具有低電阻。
    然而，當對複數個反熔絲執行程式化操作時，該等反熔絲中之一些反熔絲可能未被程式化。此係因為難以將所有反熔絲製造成具有等同特性。因此，即使複數個反熔絲被同時地程式化，該等反熔絲中之一些反熔絲亦可在其他反熔絲被程式化之前斷裂。此時，形成自高供應電壓端子至低供應電壓端子之漏電流路徑，且因此，高供應電壓端子之電壓位準可能會下降。
    此外，只要複數個反熔絲中任一者斷裂，高供應電壓端子之電壓位準就可能會下降得更嚴重。若高供應電壓端子之電壓位準下降至低於斷裂容限範圍，則程式化操作可在一些反熔絲可能未被程式化之狀態下結束。出於參考起見，由於高供應電壓通常產生於半導體積體電路內部，故在當同時使用高供應電壓時使高供應電壓端子之電壓位準維持於目標電壓位準方面可存在限制。
    結果，當對複數個反熔絲執行程式化操作時，可存在程式化操作歸因於形成於高供應電壓端子與低供應電壓端子之間的漏電流路徑而未被適當地執行的一些反熔絲。
    本發明之例示性實施例係有關一種半導體積體電路及其驅動方法，其能夠在同時程式化複數個反熔絲時穩定地供應程式化電壓。
    根據本發明之一例示性實施例，一種半導體積體電路包括：一命令產生單元，其經組態以回應於一第一命令而產生複數個第二命令，每一第二命令用於指示一對應反熔絲電路之一操作區段；及複數個反熔絲電路，每一反熔絲電路包含一反熔絲，且經組態以接收一對應第二命令且回應於該經接收對應第二命令而執行該反熔絲之一斷裂操作。
    根據本發明之另一例示性實施例，一種用於驅動一半導體積體電路之方法包括：回應於一重設信號及一第一斷裂命令而產生一斷裂源信號；回應於該第一斷裂命令及該斷裂源信號而循序地產生複數個第二斷裂命令，每一第二斷裂命令指示用於程式化一對應反熔絲之一操作區段；及回應於該等第二斷裂命令中每一者而程式化該對應反熔絲。
    下文將參看隨附圖式來更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式予以體現且不應被解釋為限於本文所闡述之實施例。相反地，提供此等實施例，使得本發明將透徹且完整，且將向熟習此項技術者充分地傳達本發明之範疇。貫穿本發明，類似參考數字貫穿本發明之各圖及實施例而指代類似部件。
    圖1展示根據本發明之一實施例的包括反熔絲電路之半導體積體電路的方塊圖。
    舉例而言，在較佳實施例中，4個反熔絲提供於半導體積體電路中。
    參看圖1，半導體積體電路100包括循序斷裂命令產生單元110，及第一至第四反熔絲電路120A、120B、120C及120D。循序斷裂命令產生單元110經組態以產生第一至第四循序斷裂命令RUPT_<1：4>，每一循序斷裂命令RUPT_<1：4>指示用於回應於斷裂命令RUPT_CMD對每一反熔絲電路之斷裂操作的區段，斷裂命令RUPT_CMD雙態觸發歷時預定時間。第一至第四反熔絲電路120A、120B、120C及120D中每一者包括一反熔絲以回應於第一至第四循序斷裂命令RUPT_<1：4>中之一對應循序斷裂命令來執行各別斷裂操作。出於參考起見，使斷裂命令RUPT_CMD與用於半導體積體電路100中之時脈信號(未圖示)同步，且可將斷裂命令RUPT_CMD之週期設定成為時脈信號之週期(tCK)之N倍，N為自然數。
    在下文中，由於反熔絲電路120A至120D具有實質上相同結構，故出於說明之目的而僅解釋及展示第一反熔絲電路120A。
    第一反熔絲電路120A包括電壓供應單元122A及反熔絲124A。電壓供應單元122A經組態以回應於第一循序斷裂命令RUPT_<1>而供應高供應電壓VEXT，且反熔絲124A耦接於電壓供應單元122A之輸出端子與低供應電壓VBBF端子之間。
    詳言之，電壓供應單元122A包括反相器INV1及PMOS電晶體PM1。反相器INV1經組態以反相第一循序斷裂命令RUPT_<1>，且PMOS電晶體PM1經組態以回應於反相器INV1之輸出而將高供應電壓VEXT端子選擇性地耦接至電壓供應單元122A之輸出端子。此處，高供應電壓VEXT及低供應電壓VBBF產生於半導體積體電路內部。舉例而言，高供應電壓VEXT可包括升壓電壓，且低供應電壓VBBF可包括反偏壓電壓。
    圖2展示圖1所示之循序斷裂命令產生單元110的詳細電路圖。
    參看圖2，循序斷裂命令產生單元110包括斷裂源信號產生單元112及循序斷裂命令輸出單元114。斷裂源信號產生單元112經組態以回應於重設信號RST及斷裂命令RUPT_CMD而產生斷裂源信號RUPT_SOURCE。循序斷裂命令輸出單元114經組態以回應於重設信號RST而被重設，且回應於斷裂命令RUPT_CMD及斷裂源信號RUPT_SOURCE而循序地輸出第一至第四循序斷裂命令RUPT_<1：4>。
    斷裂源信號產生單元112可包括RS鎖存器，且循序斷裂命令輸出單元114可包括經串聯地耦接以藉由經反相重設信號而重設之第一至第四D正反器。可提供反相器116以反相重設信號RST以輸出經反相重設信號。
    在下文中，詳細地解釋根據例示性實施例的包括反熔絲電路之半導體積體電路之操作。
    圖3為說明圖1所示之半導體積體電路之操作的波形圖。
    參看圖3，斷裂源信號產生單元112回應於重設信號RST及斷裂命令RUPT_CMD而產生斷裂源信號RUPT_SOURCE，斷裂命令RUPT_CMD雙態觸發歷時自重設信號RST之啟動起之預定時間。
    接著，循序斷裂命令輸出單元114循序地輸出第一至第四循序斷裂命令RUPT_<1：4>，每一循序斷裂命令RUPT_<1：4>指示用於回應於斷裂命令RUPT_CMD及斷裂源信號RUPT_SOURCE對對應反熔絲電路之斷裂操作的區段。此時，將斷裂命令RUPT_CMD之週期設定成為時脈信號(未圖示)之週期(tCK)之N倍，且將斷裂源信號RUPT_SOURCE循序地移位達斷裂命令RUPT_CMD之週期(亦即，N＊tCK)，且將斷裂源信號RUPT_SOURCE輸出為第一至第四循序斷裂命令RUPT_<1：4>。結果，回應於斷裂命令RUPT_CMD之雙態觸發而循序地啟動第一至第四循序斷裂命令RUPT_<1：4>，且該等循序斷裂命令具有對應於斷裂命令RUPT_CMD之週期(亦即，N＊tCK)之作用中持續時間。
    因此，反熔絲電路120A至120D斷裂其自己的反熔絲以回應於各別循序斷裂命令RUPT_<1：4>而執行程式化操作。
    出於參考起見，儘管在例示性實施例中描述用以回應於斷裂命令而執行程式化操作之一個反熔絲電路，但本發明不限於此結構。舉例而言，兩個或兩個以上反熔絲電路可回應於斷裂命令而執行程式化操作，除非高供應電壓之電壓位準可下降至低於斷裂容限範圍。
    根據本發明之例示性實施例，當同時程式化複數個反熔絲電路時，半導體積體電路可確保用於每一反熔絲電路之斷裂操作之區段。因此，可針對程式化操作來增加在反熔絲電路之操作方面之可靠性。
    儘管已關於特定實施例而描述本發明，但對於熟習此項技術者將顯而易見，可在不脫離如在以下申請專利範圍中所界定的本發明之精神及範疇的情況下進行各種改變及修改。
    100‧‧‧半導體積體電路
    110‧‧‧循序斷裂命令產生單元
    112‧‧‧斷裂源信號產生單元
    114‧‧‧循序斷裂命令輸出單元
    116‧‧‧反相器
    120A‧‧‧第一反熔絲電路
    120B‧‧‧第二反熔絲電路
    120C‧‧‧第三反熔絲電路
    120D‧‧‧第四反熔絲電路
    122A‧‧‧電壓供應單元
    124A‧‧‧反熔絲
    INV1‧‧‧反相器
    PM1‧‧‧PMOS電晶體
    RST‧‧‧重設信號
    RUPT_<1：4>‧‧‧第一至第四循序斷裂命令
    RUPT_CMD‧‧‧斷裂命令
    RUPT_SOURCE‧‧‧斷裂源信號
    VBBF‧‧‧低供應電壓
    VEXT‧‧‧高供應電壓
    圖1展示根據本發明之一實施例的包括反熔絲電路之半導體積體電路的方塊圖。
    圖2展示圖1所示之循序斷裂命令產生單元的詳細電路圖。
    圖3為說明圖1所示之包括反熔絲電路之半導體積體電路之操作的波形圖。
    110‧‧‧循序斷裂命令產生單元
    112‧‧‧斷裂源信號產生單元
    114‧‧‧循序斷裂命令輸出單元
    116‧‧‧反相器
    RST‧‧‧重設信號
    RUPT_CMD‧‧‧斷裂命令
    RUPT_SOURCE‧‧‧斷裂源信號
    RUPT_<1：4>‧‧‧第一至第四循序斷裂命令
    权利要求:
    Claims (17)
    [1] 一種半導體積體電路，其包含：一命令產生單元，其經組態以回應於一第一命令而產生複數個第二命令，每一第二命令用於指示一對應反熔絲電路之一操作區段；及複數個反熔絲電路，每一反熔絲電路包含一反熔絲，且經組態以接收一對應第二命令且回應於該經接收對應第二命令而執行該反熔絲之一斷裂操作。
    [2] 如請求項1之半導體積體電路，其中該第一命令與一時脈信號同步地雙態觸發歷時一預定時間。
    [3] 如請求項1之半導體積體電路，其中該第一命令具有被設定成為一時脈信號之一週期之N倍的一週期，N為一自然數。
    [4] 如請求項1之半導體積體電路，其中該複數個第二命令係藉由使該第一命令移位而循序地產生。
    [5] 如請求項1之半導體積體電路，其中該命令產生單元包含：一源信號產生單元，其經組態以回應於一重設信號及該第一命令而產生一源信號；及一循序命令輸出單元，其經組態以回應於該重設信號而被重設，且經組態以回應於該第一命令及該源信號而循序地輸出該複數個第二命令。
    [6] 如請求項5之半導體積體電路，其中該源信號產生單元包含一RS鎖存器。
    [7] 如請求項5之半導體積體電路，其中該循序命令輸出單元包含串聯地耦接之複數個D正反器。
    [8] 如請求項7之半導體積體電路，其中該循序命令輸出單元進一步包含一反相器，該反相器經組態以反相該重設信號以將一經反相重設信號輸出至該等D正反器之一重設信號輸入端子。
    [9] 如請求項1之半導體積體電路，其中該等反熔絲電路中每一者包含：一電壓供應單元，其經組態以回應於該對應第二命令而供應一高供應電壓；及該反熔絲，其耦接於該電壓供應單元之一輸出端子與一低供應電壓之一供應端子之間。
    [10] 如請求項9之半導體積體電路，其中該高供應電壓及一低供應電壓包含產生於該半導體積體電路內部之一升壓電壓及一反偏壓電壓。
    [11] 如請求項1之半導體積體電路，其中該等反熔絲電路中每一者經組態以藉由在該對應操作區段期間將一高供應電壓供應至該等反熔絲來程式化該反熔絲。
    [12] 一種用於驅動一半導體積體電路之方法，該方法包含：回應於一重設信號及一第一斷裂命令而產生一斷裂源信號；回應於該第一斷裂命令及該斷裂源信號而循序地產生複數個第二斷裂命令，每一第二斷裂命令指示用於程式化一對應反熔絲之一操作區段；及回應於該等第二斷裂命令中每一者而程式化該對應反熔絲。
    [13] 如請求項12之方法，其中該第一斷裂命令雙態觸發歷時自該重設信號之一啟動起之一預定時間。
    [14] 如請求項12之方法，其中該第一斷裂命令具有被設定成為一時脈信號之一週期之N倍的一週期，N為一自然數。
    [15] 如請求項12之方法，其中該複數個第二斷裂命令之該產生包含：使該斷裂源信號循序地移位達該第一斷裂命令之一週期；及將該等經移位信號輸出為該等第二斷裂命令。
    [16] 如請求項12之方法，其中回應於該第一斷裂命令之一雙態觸發而循序地啟動該等第二斷裂命令，且該等第二斷裂命令具有對應於該第一斷裂命令之一週期之一作用中持續時間。
    [17] 如請求項12之方法，其中該等反熔絲之該程式化包含在該等各別經指示操作區段期間將一高供應電壓供應至該等反熔絲。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR100376265B1|2003-03-17|모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
    US7629802B2|2009-12-08|Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
    KR20090084531A|2009-08-05|퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
    CN102117793B|2013-05-01|电熔丝巨集
    JP2000011684A|2000-01-14|入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置
    TWI541812B|2016-07-11|半導體積體電路及其驅動方法
    JPH11354721A|1999-12-24|半導体装置
    TW201040975A|2010-11-16|Fuse circuit and redundancy circuit
    US6456546B2|2002-09-24|Repair circuit using antifuse
    US8213256B2|2012-07-03|Anti-fuse circuit and semiconductor integrated circuit including the same
    US9025406B2|2015-05-05|Semiconductor integrated circuit and method of driving the same
    US8717087B2|2014-05-06|Anti-fuse circuit
    KR20130059196A|2013-06-05|퓨즈회로를 포함하는 반도체 집적회로 및 퓨즈회로의 구동방법
    KR101096204B1|2011-12-22|반도체 장치
    US20130169349A1|2013-07-04|Anti-fuse circuit
    US8749298B2|2014-06-10|Anti-fuse circuit
    KR20120063393A|2012-06-15|안티 퓨즈 회로
    KR101017775B1|2011-02-28|병렬 연결 안티퓨즈
    KR20010065141A|2001-07-11|리페어 어드레스 프로그램 방법 및 장치
    KR20160049829A|2016-05-10|지연 조정 장치 및 이를 포함하는 동작 장치
    JP4180021B2|2008-11-12|半導体記憶装置テスト回路
    KR20030002208A|2003-01-08|안티퓨즈 리페어회로 및 방법
    KR20120087719A|2012-08-07|반도체 메모리 장치
    KR20060039483A|2006-05-09|퓨즈의 프로그램 여부 판단방법 및 이를 위한 퓨즈의프로그램 여부 판단회로
    同族专利:
    公开号 | 公开日
    US8570094B2|2013-10-29|
    US20130027095A1|2013-01-31|
    TWI541812B|2016-07-11|
    KR101811303B1|2017-12-26|
    KR20130012802A|2013-02-05|
    CN102903389A|2013-01-30|
    CN102903389B|2016-08-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100439104B1|2002-07-11|2004-07-05|주식회사 하이닉스반도체|안티퓨즈 제어 회로|
    US7031218B2|2002-11-18|2006-04-18|Infineon Technologies Ag|Externally clocked electrical fuse programming with asynchronous fuse selection|
    JP4614775B2|2005-01-14|2011-01-19|パナソニック株式会社|電気ヒューズ回路|
    US7224630B2|2005-06-24|2007-05-29|Freescale Semiconductor, Inc.|Antifuse circuit|
    JP2007048394A|2005-08-11|2007-02-22|Matsushita Electric Ind Co Ltd|電気ヒューズモジュールを備えた半導体記憶装置|
    JP2008042054A|2006-08-09|2008-02-21|Matsushita Electric Ind Co Ltd|電気ヒューズ装置|
    US7486535B2|2007-03-28|2009-02-03|Freescale Semiconductor, Inc.|Method and device for programming anti-fuses|
    JP2010182365A|2009-02-04|2010-08-19|Elpida Memory Inc|アンチヒューズ回路及び半導体記憶装置|
    JP5299014B2|2009-03-25|2013-09-25|富士通セミコンダクター株式会社|電気フューズ切断制御回路および半導体装置|
    KR101204665B1|2010-03-31|2012-11-26|에스케이하이닉스 주식회사|퓨즈회로|KR20130097922A|2012-02-27|2013-09-04|에스케이하이닉스 주식회사|펄스 쉬프팅 회로 및 이를 이용한 반도체 집적 회로|
    KR20150019442A|2013-08-14|2015-02-25|삼성전자주식회사|퓨즈 셀들의 프로그래밍 방법 및 메모리 복구 방법|
    SG11201609248WA|2014-05-09|2016-12-29|Suntory Holdings Ltd|Nox inhibitor and nfκb inhibitor containing methoxyflavone|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    KR1020110074199A|KR101811303B1|2011-07-26|2011-07-26|반도체 집적회로 및 그의 구동 방법|
    [返回顶部]