• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種開關電路及其畫素元件與顯示面板。開關電路包括兩開關。第一開關被導通而對畫素元件執行取樣操作。第二開關具有：控制端，經第一開關耦接至畫素元件之影像資料儲存電容；第一資料端，耦接至畫素元件對應的源極線；第二資料端，耦接至影像資料儲存電容。當取樣操作被執行時，第二開關將影像資料儲存電容中的影像資料儲存在其控制端的雜散閘極電容中。從取樣操作至畫素元件被更新之更新操作，第二開關所儲存的影像資料因雜散閘極電容而被保持。第二開關依儲存在雜散閘極電容中的影像資料選擇性地使其兩資料端相互電性連接。
    公开号:TW201306018A
    申请号:TW101124676
    申请日:2012-07-09
    公开日:2013-02-01
    发明作者:Keitaro Yamashita
    申请人:Innocom Tech Shenzhen Co Ltd；Chimei Innolux Corp；
    IPC主号:G09G3-00
    专利说明:
    開關電路及其畫素元件與顯示面板
    本發明是有關於一種開關電路及其畫素元件與顯示面板，且特別是有關於一種能實現高開口率或高解析度之畫素元件及其顯示面板與控制方法。
    為了增加顯示裝置如液晶顯示器(liquid crystal display,LCD)的價值，一種畫素記憶體(memory in pixel,MIP)的技術被使用在各種領域的應用中。MIP例如可用來降低各種顯示裝置的功耗，如反射或非反射LCD。
    MIP有不同的型式。若以相同位元數來看，相較靜態隨機存取記憶體(static random-access memory,SRAM)型式的MIP，動態隨機存取記憶體(dynamic random-access memory,DRAM)型式的MIP所需的電路元件數量較少。換言之，相較於SRAM型式的MIP，DRAM型式的MIP如自我更新畫素記憶體(self-refreshing in pixel type MIP,SRP-MIP)，其電路複雜度較低，且穿透的開口率(Aperture Ratio)較高。由此可知，基於DRAM的MIP適用於需要高開口率的顯示裝置，或適用於需要高解析度如每英吋點數量(pixels per inch,PPI)的顯示裝置。
    大部分的MIP使用記憶體來保持MIP的灰階，不需由源極驅動器提供新的資料，因此可降低功率消耗。這樣的記憶體例如是電容器，用來儲存含有影像資料之影像資料儲存電容的狀態。當影像資料儲存電容的狀態被記憶在記憶體後，影像資料儲存電容的影像資料便可根據該狀態而受到更新或保持。
    然而，對MIP來說，其記憶體的佈局面積會降低整個畫素面積的透明或穿透面積。如此一來，將會影響顯示裝置的開口率及解析度。由於開口率及解析度之間的反比關係，若顯示裝置需要高解析度，開口率將會降低，甚至可能降低到無法接受的程度。
    本發明係有關於一種開關電路及其畫素元件與顯示面板，能實現高開口率或高解析度。
    根據本發明之一方面，提出一種開關電路，用於畫素元件。開關電路包括第一開關及第二開關。第一開關用於被導通而對畫素元件執行取樣操作。第二開關具有：控制端，經由第一開關耦接至畫素元件之一影像資料儲存電容；第一資料端，用於耦接至畫素元件之一對應的源極線；第二資料端，用於耦接至影像資料儲存電容。當取樣操作被執行時，第二開關用於將影像資料儲存電容中的影像資料儲存在其控制端的雜散閘極電容中。從取樣操作至畫素元件被更新之更新操作，第二開關所儲存的影像資料因雜散閘極電容而被保持。第二開關係依據儲存在雜散閘極電容中的影像資料選擇性地使其第一資料端及第二資料端相互電性連接。
    根據本發明之另一方面，提出一種畫素元件，用於顯示面板。畫素元件包括影像資料儲存電容、閘極開關、第一開關、第二開關、第三開關。影像資料儲存電容用以儲存影像資料。閘極開關具有控制端耦接至對應的閘極線、及兩資料端耦接於對應的源極線與影像資料儲存電容之間。第一開關具有控制端以接收取樣控制訊號。第二開關具有控制端經由第一開關耦接至影像資料儲存電容。第一資料端耦接至畫素元件之對應的源極線。第二資料端耦接至影像資料儲存電容。第三開關具有一控制端以接收更新控制訊號，及兩資料端耦接於第二開關及影像資料儲存電容之間。第一開關係導通以對畫素元件執行取樣操作，第三開關係導通以對畫素元件執行更新操作。當取樣操作被執行時，第二開關用於將影像資料儲存電容中的影像資料儲存在其控制端的雜散閘極電容中。從取樣操作至更新操作，第二開關所儲存的影像資料因雜散閘極電容而被保持。第二開關係依據儲存在雜散閘極電容中的影像資料選擇性地使其第一資料端及第二資料端相互電性連接。
    根據本發明之另一方面，提出一種顯示面板，包括主動矩陣畫素陣列、源極驅動器、及閘極驅動器。主動矩陣畫素陣列包括多條閘極線、多條源極線、及多個畫素元件。源極驅動器用以驅動源極線。閘極驅動器用以驅動閘極線。畫素元件排列成矩陣。各畫素元件包括影像資料儲存電容、閘極開關、第一開關、第二開關、第三開關。影像資料儲存電容用以儲存影像資料。閘極開關具有控制端耦接至對應的閘極線、及兩資料端耦接於對應的源極線與影像資料儲存電容之間。第一開關具有控制端以接收取樣控制訊號。第二開關具有控制端經由第一開關耦接至影像資料儲存電容。第一資料端耦接至畫素元件之對應的源極線。第二資料端耦接至影像資料儲存電容。第三開關具有一控制端以接收更新控制訊號，及兩資料端耦接於第二開關及影像資料儲存電容之間。第一開關係導通以對畫素元件執行取樣操作，第三開關係導通以對畫素元件執行更新操作。當取樣操作被執行時，第二開關用於將影像資料儲存電容中的影像資料儲存在其控制端的雜散閘極電容中。從取樣操作至更新操作，第二開關所儲存的影像資料因雜散閘極電容而被保持。第二開關係依據儲存在雜散閘極電容中的影像資料選擇性地使其第一資料端及第二資料端相互電性連接。
    為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
    以下揭露開關電路及其畫素元件與顯示面板之實施例。於一些實施例中，為了實現高開口率或高解析度如每英吋點數量(pixels per inch,PPI)，係將存在於開關中的雜散閘極電容視為取樣電容而應用在更新畫素記憶體(memory in pixel,MIP)的過程中。茲配合相關圖式於下提供進一步的說明。
    請參照第1圖，其繪示顯示面板之一例之方塊圖。顯示面板100至少包括主動矩陣畫素陣列110、閘極驅動器120、及源極驅動器130。顯示面板100例如可應用在顯示裝置中。主動矩陣畫素陣列110包含多條閘極線G1-Gn及多條源極線D1-Dm。閘極驅動器120驅動閘極線G1-Gn。源極驅動器130驅動源極線D1-Dm。主動矩陣畫素陣列110更包含排成矩陣的多個畫素元件。各畫素元件耦接至對應的閘極線及源極線。以畫素元件P(x,y)為例，其位在由對應的源極線Dx及對應的掃描線Gy所定義的座標位置。畫素元件P(x,y)為例包含影像資料儲存電容C及閘極開關T。閘極開關T具有控制端耦接至對應的閘極線Gy、及兩資料端耦接於對應的源極線Dx與影像資料儲存電容C之間。在閘極開關T的控制下，影像資料儲存電容C從對應的源極線Dx接收影像資料並儲存之。
    請參照第2A圖，其繪示依據本發明實施例之開關電路之一例之示意圖。開關電路210例如是使用在第1圖之畫素元件P(x,y)中。開關電路210包括第一開關211及第二開關212。第二開關212具有控制端212g與兩資料端212s及212d，其例如分別是閘極、源極與汲極端。控制端212g經由第一開關211耦接至開關電路210的端點Tg。端點Tg例如是連接至畫素元件P(x,y)之影像資料儲存電容C。資料端212s耦接至開關電路210的端點Ts。端點Ts例如是耦接至畫素元件P(x,y)之對應的源極線Dx。資料端212d耦接開關電路210的端點Td。端點Td例如是連接至影像資料儲存電容C。
    第一開關211用於被導通而對畫素元件P(x,y)執行取樣操作。當取樣操作被執行時，第二開關212可將影像資料儲存電容C中的影像資料儲存在其控制端212g的雜散閘極電容中。舉例來說，當取樣操作被執行時，影像資料儲存電容C之畫素電極電壓會經由導通之第一開關211而施加在第二開關212的控制端212g上。此時，存在於第二開關212之控制端212g上的雜散閘極電容被用來保持控制端212g所受之偏壓。這意味著，在取樣操作中，影像資料儲存電容C的影像資料可被儲存在第二開關212中，或更詳細地說，係儲存在其雜散閘極電容中。從取樣操作至畫素元件P(x,y)被更新之更新操作，第二開關212所儲存的影像資料因雜散閘極電容而被保持。第二開關212係依據儲存在雜散閘極電容中的影像資料選擇性地使其兩資料端212s及212d相互電性連接。
    換言之，第二開關212呈現的不只是開關的特性，還包含了用來儲存影像資料之電容性元件或記憶體的特性。如此，當開關電路210實現在畫素元件P(x,y)以形成MIP時，便可省下額外的記憶體佈局面積。相較於傳統使用記憶體或取樣電容的MIP，依此處揭露之畫素元件P(x,y)所實現之MIP可使用較少的電路元件，故能降低電路複雜度。如此，便可實現高開口率或高解析度。
    請參照第2B圖，其繪示第2A圖之開關電路之第二開關之範例性結構之剖面圖。於此例中，第二開關212係舉例為以薄膜電晶體來實現，其閘極、汲極、源極端212g、212d、212s係分別以閘極、汲極、源極電極212GE、212DE、212SE來表示。在第二開關212中，雜散閘極電容Cg存在於控制端212g上，而且是多個雜散電容的組合。舉例來說，雜散電容可分為介電(dielectric)電容如閘極-基極電容Cgb、與邊際(fringe)電容如閘極-汲極電容Cgd與閘極-源極電容Cgs。閘極-基極電容Cgb係形成於閘極電極212GE與介電層212DL之間。介電層212DL將閘極電極212GE與一多晶矽(poly-silicon)層如通道層212CL分隔開來。閘極-汲極電容Cgd係形成於閘極電極212GE的邊緣、位於閘極電極212GE與汲極電極212DE之間。閘極-源極電容Cgs係形成在閘極電極212GE的另一邊緣、位於閘極電極212GE與源極電極212SE之間。
    請參照第2A及2B圖。於一些例子中，當第一開關211被導通且閘極-源極電壓Vgs係高於第二開關212的臨界電壓時，通道層212CL的表面將會因電子的聚集而形成反轉層。由於此反轉層是導電的，閘極-基極電容Cgb會具有高電容值。於另些例子中，當第一開關211被斷開時，反轉層的消失將會使通道層212CL失去導電性，故此時閘極-基極電容Cgb會具有低電容值。
    為了讓第二開關212能儲存影像資料，其雜散閘極電容Cg需具備足夠的電容值以保持閘極-源極電壓Vgs。於一些實作例中，雜散閘極電容Cg的電容值約莫在數十飛(femto)法拉之間，如40fF或50fF，但本發明並不限於此，其實際值可視經驗或實驗結果來決定。由於在第一開關211被斷開時閘極-基極電容Cgb很小，故閘極-源極電壓Vgs的維持便仰賴邊際電容如閘極-汲極電容Cgd與閘極-源極電容Cgs。申請人發現，閘極-汲極電容Cgd與閘極-源極電容Cgs的電容值大小相關於多種因素，其至少包含通道層212CL的寬度、介電層212DL之深度De或介電值、及第二開關212的布局面積或尺寸。因此，藉由上述至少一種因素的調整，便能使一開關具有足以穩定地維持閘極-源極電壓Vgs的雜散電容。
    請參照第3A圖，其繪示依據本發明一實施例之用於顯示面板之畫素元件之示意圖。將第1圖的畫素元件P(x,y)替換為第3A圖的畫素元件P(x,y)，便能實現本發明實施之顯示面板，故細詳的示意圖式因簡潔起見予以省略。於第3A圖中，畫素元件P(x,y)包含與第1圖相仿之影像資料儲存電容C與閘極開關T。於此例中，影像資料儲存電容C是以兩個電容的組成為例所繪示，如液晶電容Clc與儲存電容Cs。
    畫素元件P(x,y)更包含第一開關211、第二開關212、及第三開關213。第一開關211具有控制端以接收取樣控制訊號SAMPLE。第二開關具有控制端212g，控制端212g係經由第一開關211耦接至影像資料儲存電容C的畫素電極(以端點PE標示)。第二開關212更包含：第一資料端212g，其係耦接至畫素元件P(x,y)對應的該源極線Dx；及第二資料端212d，其係經由第三開關213耦接至影像資料儲存電容C。第三開關213具有：控制端，用以接收更新控制訊號REFRESH；及兩資料端，耦接於第二開關212及影像資料儲存電容C之間。於實作中，畫素元件P(x,y)可稱為含有4T的MIP，即四個開關，其中一個(即此例中的第二開關212)具有開關與電容性元件(或記憶體的)雙重特性。
    在畫素元件P(x,y)中，雜散閘極電容係存在於第二開關212的控制端。在設計時，可使雜散閘極電容具有足夠大的電容值，俾保持控制端212g所受之偏壓。因此，從第二開關212的控制端212g與源極線Dx來看，第二開關212可視為是開關與電容性元件(或記憶體)的等效電路。如此，可省去控制端212g與源極線Dx之間額外的記憶體，從而實現高開口率或高解析度。
    在實作例中，為了實現高開口率，開關211、212、213例如是設計在最小的、可接受的尺寸。此時，由於第二開關212可用來作為開關且可作為電容性元件，故第二開關212的物理結構會不同於第一開關211及第三開關213。也就是說，在設計時，可使第二開關212的雜散閘極電容值大於第一開關211及第三開關213的雜散閘極電容值，但仍小於影像資料儲存電容C。
    於一些實施例中，開關211、212、213可以薄膜電晶體來實現，如第2B圖所示。於此實施例中，第二開關212具有通道層如第2B圖的通道層212CL，其寬度大於第一開關211或第三開關213的通道層寬度。換言之，請參照第2B圖，通道層212CL可從某方向如射入或射出紙面的方向延伸其寬度，閘極電極212GE亦同。於另些實施例中，第二開關212具有介電層如第2B圖的介電層212DL，其深度大於第一開關211或第三開關213的介電層深度。於另些實施例中，第二開關212具有介電層如第2B圖的介電層212DL，其介電係數(permittivity)低於第一開關211或第三開關213的介電層介電係數。於另些實施例中，第二開關212的佈局(layout)面積大於第一開關211或第三開關213的佈局面積。於此些實施例中，第二開關212的邊際電容如閘極-源極電容Cgs或閘極-汲極電容Cgd具有較大的電容值，藉以確保第二開關212的控制端偏壓能受到保持。
    請參照第3B圖，其繪示多個用於第3A圖之畫素元件的訊號波形之時序圖之一例。於此例中，取樣控制訊號SAMPLE、閘極控制訊號GATE、及更新控制訊號REFRESH係依序被致能，使得第一開關211、閘極開關T、及第三開關213依序被導通，從而在不同時期對畫素元件P(x,y)進行取樣操作、預充電操作、及更新操作。對高位或低位的二位元影像資料，如白色或黑色，影像資料儲存電容C之畫素電極PE的畫素電壓Vpix可處於兩種電壓狀態，如代表高位影像資料的畫素電壓Vpix(white)、或代表低位影像資料的畫素電壓Vpix(black)。如此，取樣操作、預充電操作、及更新操作便可依序的執行代表影像資料儲存電容C的更新過程，使其影像資料維持在原始狀態。
    更詳細地說，以下將配合第3B圖的訊號波形來說明畫素元件P(x,y)的更新過程，並以高位元影像資料之畫素電壓Vpix(white)為例。首先，在第3B圖的取樣期間之前，畫素電壓Vpix(white)初始例如是5V、而共同電壓Vcom初始例如是0V。接著，參照取樣期間，取樣控制訊號SAMPLE係被致能以導通第一開關211，故第二開關212的控制端212g會被偏壓在5V，如電壓212g(white)所示。控制端212g上的電壓212g(white)因第二開關212兩端212g與212s之間的雜散閘極電容而得以維持。如此，在取樣期間，第二開關212的行為如同電容一般用來儲存影像資料。
    接著，參照第3B圖的預充電期間。閘極控制訊號GATE被致能在高位準以導通閘極開關T。更新資料訊號SOURCE被致能在高位準，如5V。經由導通的閘極開關T，5V的更新資料訊號SOURCE被用來維持5V的畫素電壓Vpix於5V，且共同電壓Vcom於此時受到反轉。因此，影像資料儲存電容C會被電性中和，即其跨壓為0V。再者，源極資料訊號SOURCE會從低位準過渡到高位準。經由第二開關212兩端212g與212s的雜散閘極電容，控制端212g上的電壓212g(white)會隨著源極資料訊號SOURCE改變。因此，在預充電期間，電壓212g(white)會被推升至約10V。
    之後，參照第3B圖的更新期間。更新控制訊號REFRESH被致能在高位準以導通第三開關213。此時，在更新期間，電壓212g(white)會被拉低至約5V。由於兩端212s與212g之間的電壓高於第二開關212的臨界電壓，故電壓212g(white)此時的位準仍足夠使第二開關212導通。詳言之，由於5V(212g(white)-SOURCE=5V-0V)的電壓差值高於1V的臨界電壓，故第二開關212會被導通。經由導通的第二開關212及第三開關213，0V的更新資料訊號SOURCE會被用來將畫素電壓Vpix偏壓在5V。如此，從第3B圖之更新期間的“Vpix(white),Vcom”=“5V,0V”與取樣期間的“Vpix(white),Vcom”=“0V,5V”來看，可知影像資料便會被更新，且其極性會被反轉。
    同理可知，從第3B圖之更新期間的“Vpix(black),Vcom”=“5V,5V”與取樣期間的“Vpix(black),Vcom”=“0V,0V”來看，可知低位元影像資料之畫素電壓Vpix(black)亦會適當地受到更新。有關低位元影像資料之畫素電壓Vpix(black)，其詳細的更新過程應可由具有通常知識者參照上述相關說明而推知，故為簡潔起見不再重述。
    上述有關畫素元件P(x,y)的操作過程中，第二開關212可視為或作用為開關元件、及用來儲存影像資料的電容器。因此，從第二開關212的控制端212g與源極線Dx來看，第二開關212可視為是開關與電容性元件(或記憶體)的等效電路。如此，可省去控制端212g與源極線Dx之間額外的記憶體，從而實現高開口率或高解析度。
    請參照第4A圖及第4B圖。第4A圖繪示依照本發明另一實施例之用於顯示面板之畫素元件之示意圖。第4B圖繪示多個用於第4A圖之畫素元件的訊號波形之時序圖之一例。第4A圖之畫素元件P(x,y)與第3A圖之畫素元件P(x,y)不同之處在於，第二開關212的兩資料端212s與212d係電性連接至閘極開關T的兩資料端。第4B圖之訊號波形與第3B圖之訊號波形不同之處在於，更新控制訊號REFRESH係在更新期間中被致能的。藉由使用適當的控制訊號如第4B圖所示之控制訊號，第4A圖的畫素元件P(x,y)會與第3A圖的畫素元件具有相仿的特性，故為簡潔起見不詳細說明。
    本發明上述實施例之開關電路及其畫素元件與顯示面板，開關中的雜散閘極電容被用來作為MIP的記憶體。如此，可實現高開口率或高解析度。
    綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100‧‧‧顯示面板
    110‧‧‧主動矩陣畫素陣列
    120‧‧‧閘極驅動器
    130‧‧‧源極驅動器
    210‧‧‧開關電路
    211、212、213‧‧‧開關
    212CL‧‧‧通道層
    212g‧‧‧控制端
    212s、212d‧‧‧資料端
    212DL‧‧‧介電層
    212GE、212DE、212SE‧‧‧電極
    C‧‧‧影像資料儲存電容
    Clc‧‧‧液晶電容
    Cs‧‧‧儲存電容
    Cg‧‧‧雜散閘極電容
    Cgb‧‧‧閘極-基極電容
    Cgs‧‧‧閘極-源極電容
    Cgd‧‧‧閘極-汲極電容
    D1-Dm‧‧‧源極線
    De‧‧‧深度
    GATE‧‧‧閘極控制訊號
    G1-Gn‧‧‧閘極線
    P(x,y)‧‧‧畫素元件
    PE‧‧‧畫素電極
    REFRESH‧‧‧更新控制訊號
    SAMPLE‧‧‧取樣控制訊號
    SOURCE‧‧‧更新資料訊號
    T‧‧‧閘極開關
    Ts、Td、Tg‧‧‧端點
    Vcom‧‧‧共同電壓
    Vgs、212g(black)、212g(white)‧‧‧電壓
    Vpix、Vpix(black)、Vpix(white)‧‧‧畫素電壓
    第1圖繪示顯示面板之一例之方塊圖。
    第2A圖繪示依據本發明實施例之開關電路之一例之示意圖。
    第2B圖繪示第2A圖之開關電路之第二開關之範例性結構之剖面圖。
    第3A圖繪示依據本發明一實施例之用於顯示面板之畫素元件之示意圖。
    第3B圖繪示多個用於第3A圖之畫素元件的訊號波形之時序圖之一例。
    第4A圖繪示依照本發明另一實施例之用於顯示面板之畫素元件之示意圖。
    第4B圖繪示多個用於第4A圖之畫素元件的訊號波形之時序圖之一例。
    210‧‧‧開關電路
    211、212‧‧‧開關
    212g‧‧‧控制端
    212s、212d‧‧‧資料端
    Ts、Td、Tg‧‧‧端點
    Vgs‧‧‧電壓
    权利要求:
    Claims (17)
    [1] 一種開關電路，用於一畫素元件，包括：一第一開關，用於被導通而對該畫素元件執行一取樣操作；以及一第二開關，具有：一控制端，經由該第一開關耦接至該畫素元件之一影像資料儲存電容；一第一資料端，用於耦接至該畫素元件之一對應的源極線；及一第二資料端，用於耦接至該影像資料儲存電容；其中，當該取樣操作被執行時，該第二開關用於將該影像資料儲存電容中的影像資料儲存在其控制端的雜散閘極電容中，從該取樣操作至該畫素元件被更新之一更新操作，該第二開關所儲存的影像資料因該雜散閘極電容而被保持，該第二開關係依據儲存在該雜散閘極電容中的影像資料選擇性地使其第一資料端及第二資料端相互電性連接。
    [2] 如申請專利範圍第1項所述之開關電路，其中該第二開關的通道層寬度大於第一開關的通道層寬度。
    [3] 如申請專利範圍第1項所述之開關電路，其中該第二開關的介電層深度大於該第一開關的介電層深度。
    [4] 如申請專利範圍第1項所述之開關電路，其中該第二開關的介電層介電係數(permittivity)低於該第一開關的介電層介電係數。
    [5] 如申請專利範圍第1項所述之開關電路，其中該第二開關的佈局(layout)面積大於該第一開關的佈局面積。
    [6] 一種畫素元件，用於一顯示面板，包括：一影像資料儲存電容，用以儲存影像資料；一閘極開關，具有一控制端耦接至一對應的閘極線，及兩資料端耦接於一對應的源極線與該影像資料儲存電容之間；以及一第一開關，具有一控制端以接收一取樣控制訊號；一第二開關，具有一控制端經由該第一開關耦接至該影像資料儲存電容，一第一資料端耦接至該畫素元件之對應的該源極線，一第二資料端耦接至該影像資料儲存電容；以及一第三開關，具有一控制端以接收一更新控制訊號，及兩資料端耦接於該第二開關及該影像資料儲存電容之間；其中，該第一開關係導通以對該畫素元件執行一取樣操作，第三開關係導通以對該畫素元件執行一更新操作；當該取樣操作被執行時，該第二開關用於將該影像資料儲存電容中的影像資料儲存在其控制端的雜散閘極電容中，從該取樣操作至該更新操作，該第二開關所儲存的影像資料因該雜散閘極電容而被保持，該第二開關係依據儲存在該雜散閘極電容中的影像資料選擇性地使其第一資料端及第二資料端相互電性連接。
    [7] 如申請專利範圍第6項所述之畫素元件，其中該第二開關的通道層寬度大於第一開關的通道層寬度。
    [8] 如申請專利範圍第6項所述之畫素元件，其中該第二開關的介電層深度大於該第一開關的介電層深度。
    [9] 如申請專利範圍第6項所述之開關電路，其中該第二開關的介電層介電係數(permittivity)低於該第一開關的介電層介電係數。
    [10] 如申請專利範圍第6項所述之畫素元件，其中該第二開關的佈局(layout)面積大於該第一開關的佈局面積。
    [11] 如申請專利範圍第6項所述之畫素元件，其中該第二開關的兩資料端係電性連接至該閘極開關的兩資料端。
    [12] 一種顯示面板，包括：一主動矩陣畫素陣列，包括：複數條閘極線；複數條源極線；複數個畫素元件，排列成一矩陣，各畫素元件耦接至對應之閘極線與源極線，各畫素元件之特徵如申請專利範圍第6項所述；一源極驅動器，用以驅動該些源極線；以及一閘極驅動器，用以驅動該些閘極線。
    [13] 如申請專利範圍第12項所述之顯示面板，其中該第二開關的通道層寬度大於第一開關的通道層寬度。
    [14] 如申請專利範圍第12項所述之顯示面板，其中該第二開關的介電層深度大於該第一開關的介電層深度。
    [15] 如申請專利範圍第12項所述之顯示面板，其中該第二開關的介電層介電係數(permittivity)低於該第一開關的介電層介電係數。
    [16] 如申請專利範圍第12項所述之顯示面板，其中該第二開關的佈局(layout)面積大於該第一開關的佈局面積。
    [17] 如申請專利範圍第12項所述之顯示面板，其中該第二開關的兩資料端係電性連接至該閘極開關的兩資料端。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5351974B2|2013-11-27|表示装置
    US7045821B2|2006-05-16|Pixel structure of display and driving method thereof
    JP5378225B2|2013-12-25|電気泳動ディスプレイ装置およびその駆動方法
    JP2005292793A|2005-10-20|液晶表示装置の駆動方法
    JP5346381B2|2013-11-20|画素回路及び表示装置
    JP2013025311A|2013-02-04|ピクセル素子、そのディスプレイパネル、及びその制御方法
    JP2001282205A|2001-10-12|アクティブマトリクス型液晶表示装置およびその駆動方法
    WO2011027599A1|2011-03-10|画素回路及び表示装置
    US8477130B2|2013-07-02|Display device
    TWI462084B|2014-11-21|開關電路及其畫素元件與顯示面板
    US8896512B2|2014-11-25|Display device for active storage pixel inversion and method of driving the same
    JP5342657B2|2013-11-13|表示装置
    US20090135170A1|2009-05-28|Display device
    JP5329670B2|2013-10-30|メモリ装置およびメモリ装置を備えた液晶表示装置
    JP5823603B2|2015-11-25|駆動装置および表示装置
    US20100013752A1|2010-01-21|Low Feed-Through Voltage Liquid Crystal Display Device And Related Operating Method
    US8736591B2|2014-05-27|Display device using pixel memory circuit to reduce flicker with reduced power consumption
    JP2009288562A|2009-12-10|駆動制御回路、電子機器及び駆動制御回路の駆動方法
    JP5386409B2|2014-01-15|アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
    Chu et al.2010|P‐40: Design of Analog Pixel Memory Circuit with Low Temperature Polycrystalline Silicon TFTs for Low Power Application
    KR20010036715A|2001-05-07|액정표시소자
    US7242396B2|2007-07-10|Method of charging liquid crystal display device
    TW201025265A|2010-07-01|Liquid crystal panel, display and driving method thereof for eliminating afterimage at power off
    同族专利:
    公开号 | 公开日
    US9159283B2|2015-10-13|
    TWI462084B|2014-11-21|
    CN102890375B|2015-12-02|
    US20130021319A1|2013-01-24|
    CN102890375A|2013-01-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TW521249B|2000-09-05|2003-02-21|Toshiba Corp|Display apparatus and its driving method|
    US7230597B2|2001-07-13|2007-06-12|Tpo Hong Kong Holding Limited|Active matrix array devices|
    US6897843B2|2001-07-14|2005-05-24|Koninklijke Philips Electronics N.V.|Active matrix display devices|
    JP3879463B2|2001-09-19|2007-02-14|株式会社日立製作所|液晶表示パネル，液晶表示装置、及び液晶テレビ|
    GB0308167D0|2003-04-09|2003-05-14|Koninkl Philips Electronics Nv|Active matrix array device electronic device and operating method for an active matrix device|
    JP4464078B2|2003-06-20|2010-05-19|株式会社日立ディスプレイズ|画像表示装置|
    GB0316482D0|2003-07-15|2003-08-20|Koninkl Philips Electronics Nv|Active matrix array device|
    US20070085805A1|2005-10-18|2007-04-19|Seiko Epson Corporation|Electro-optical device and electronic apparatus|
    WO2008032552A1|2006-09-12|2008-03-20|Pioneer Corporation|Circuit de commutation, circuit de commande de pixel et circuit d'échantillonnage avec maintien|
    TWI348065B|2007-01-10|2011-09-01|Au Optronics Corp|Liquid crystal display|
    US7952546B2|2007-06-27|2011-05-31|Chimei Innolux Corporation|Sample/hold circuit, electronic system, and control method utilizing the same|
    JP5064136B2|2007-08-10|2012-10-31|奇美電子股▲ふん▼有限公司|表示装置|
    JP2009122401A|2007-11-15|2009-06-04|Toppoly Optoelectronics Corp|アクティブマトリクス型の表示装置|
    JP2009276547A|2008-05-14|2009-11-26|Toppoly Optoelectronics Corp|アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器|
    JP4674291B2|2008-07-04|2011-04-20|奇美電子股▲ふん▼有限公司|タッチセンス機能付きアクティブマトリクスディスプレイ装置|
    JP4693009B2|2008-10-07|2011-06-01|奇美電子股▲ふん▼有限公司|アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器|US20130021320A1|2011-07-18|2013-01-24|Chimei Innolux Corporation|Pixel element, display panel thereof, and control method thereof|
    TWI584264B|2016-10-18|2017-05-21|友達光電股份有限公司|顯示控制電路及其操作方法|
    TWI603313B|2016-10-18|2017-10-21|友達光電股份有限公司|顯示控制電路及其操作方法|
    法律状态:
    2018-08-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/185,126|US9159283B2|2011-07-18|2011-07-18|Switch circuit, pixel element and display panel for using in refreshing memory in pixel|
    [返回顶部]