• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之成膜方法包含以下工序：第一原料氣體供應工序(A)，係對被處理基板上供應第一原料氣體，來使第一原料氣體吸附在被處理基板上而形成第一化學吸附層；第二原料氣體供應工序(C)，係對形成有第一化學吸附層之被處理基板上供應相異於第一原料氣體之第二原料氣體，來使第二原料氣體吸附在第一化學吸附層上而形成第二化學吸附層；以及電漿處理工序(E)，係使用微波電漿來至少對第一及第二化學吸附層進行電漿處理。
    公开号:TW201305380A
    申请号:TW101114451
    申请日:2012-04-24
    公开日:2013-02-01
    发明作者:Kouji Tanaka；Hirokazu Ueda
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    成膜方法
    本發明係關於一種成膜方法，特別是關於一種利用於半導體元件的製造之成膜方法。
    以往，於LSI(Large Scale Integratedcircuit)或CCD(Charge Coupled Device)、MOS(Metal Oxide Semiconductor)電晶體等代表性半導體元件的閘極氧化膜等形成有被要求高耐壓特性或優異溢漏特性的絕緣層之情況下，一般來說係使用熱CVD(Chemical Vapor Deposition)法。但在成膜被要求有高絕緣性的矽氧化膜之情況下，若以上述熱CVD來成膜矽氧化膜，便必須使矽基板曝露在高溫。如此一來，已藉由較低熔點的物質(例如低熔點的金屬或高分子化合物)而在矽基板上形成有導電層等之情況下，便會有發生低熔點金屬的熔融等之問題。
    另一方面，從近年來元件的高集積化之觀點來看，而被要求有一種對於3維構造等之段差被覆性或均勻性、或是於絕緣膜內及界面沒有雜質或物理性缺陷的高品質薄膜。作為解決上述要求的有效方法已知有一種可以相當於原子單位來週期性地供應反應氣體而成膜於基板表面之原子層沉積(ALD(Atomic Layer Deposition))。
    此處，日本特開2007-138295號公報(專利文獻1)中已揭示一種使用原子層沉積(ALD)而於單腔室(即一個腔室(處理容器))內執行不同的沉積製程之技術。
    近來，從提高半導體元件的要求特性之觀點來看，而被要求成膜的更加薄膜化或所成膜之薄膜的膜厚均勻性提升。在上述狀況下，依據對於特別複雜形狀(例如高深寬比形狀)的覆蓋率，即所謂的段差被覆性之觀點，則使用原子層沉積(ALD)製程來進行處理為有效的。
    此處，簡單地說明ALD製程，則如以下所述。首先，對處理容器內供應化學吸附用氣體來使原子層化學吸附在被處理基板表面。然後，進行處理容器內的排氣。具體來說，係進行未被化學吸附之剩餘氣體或物理性地吸附在化學吸附層上之氣體的去除。之後，對經化學吸附後的層施予氮化處理或氧化處理等來進行改質。重複進行上述一連串的工序直到達成期望膜厚。
    但上述般的ALD製程會有無法提高產能之虞。亦即，原子層沉積製程中，為了在每一次的循環中使化學吸附用氣體充滿處理容器內，便需花費相當的時間。又，在每一次的循環中使得處理容器內成為氮化處理等所需的最佳壓力或溫度之時間亦相當費時。
    本發明之目的係提供一種可謀求產能的提升，並且成膜高品質的膜之成膜方法。
    本發明之成膜方法係在被處理基板進行成膜之成膜方法，其包含以下工序：第一原料氣體供應工序，係對被處理基板上供應第一原料氣體，來使第一原料氣體吸附在被處理基板上而形成第一化學吸附層；第二原料氣體供應工序，係對形成有該第一化學吸附層之該被處理基板上供應相異於該第一原料氣體之第二原料氣體，來使第二原料氣體吸附在第一化學吸附層上而形成第二化學吸附層；以及電漿處理工序，係使用微波電漿來至少對該第一及第二化學吸附層進行電漿處理。
    依據上述成膜方法，由於係對供應第一及第二原料氣體來使第一及第二原料氣體吸附而形成之至少第一及第二化學吸附層進行電漿處理，因此可在進行期望膜厚的成膜之際減少電漿處理次數，來謀求產能的提升。又，由於係至少對第一及第二化學吸附層進行電漿處理來進行具有期望膜厚的成膜，因此可降低電漿對化學吸附層的底層造成損傷之虞。從而可形成高品質的膜。
    較佳地，在第一原料氣體供應工序之後但為第二原料氣體供應工序之前，係包含有進行第一原料氣體的排氣之第一原料氣體排氣工序。
    更佳地，在第二原料氣體供應工序之後，係包含有進行第二原料氣體的排氣之第二原料氣體排氣工序。
    更佳地，第一原料氣體供應工序係包含有供應含鹵素化物的氣體之工序。
    更佳地，第二原料氣體供應工序係包含有供應具有氫鍵結的氣體之工序。
    作為一更佳實施型態，第一原料氣體供應工序係供應含Si2Cl6(六氯二矽甲烷)氣體之工序，第二原料氣體供應工序係包含有供應含SiH4(矽烷)氣體之工序。
    更佳地，微波電漿係由輻射狀槽孔天線(RLSA)所生成。
    更佳地，電漿處理工序係使用在被處理基板的表面附近處，電漿的電子溫度係低於1.5eV，且電漿的電子密度係高於1×1011cm-3之微波電漿之處理。
    又，成膜方法係成膜氮化膜或氧化膜之方法。
    依據上述成膜方法，由於係對供應第一及第二原料氣體來使第一及第二原料氣體吸附而形成之至少第一及第二化學吸附層進行電漿處理，因此可在進行期望膜厚的成膜之際減少電漿處理次數，來謀求產能的提升。又，由於係至少對第一及第二化學吸附層進行電漿處理來進行具有期望膜厚的成膜，因此可降低電漿對化學吸附層的底層造成損傷之虞。從而可形成高品質的膜。
    以下，參照圖式來加以說明本發明實施型態。首先，針對具有藉由本發明一實施型態之成膜方法所成膜的膜之半導體元件的結構加以說明。圖1係顯示具有藉由本發明一實施型態之成膜方法所成膜的膜之MOS型半導體元件的一部分之概略剖視圖。此外，圖1所示之MOS型半導體元件中，導電層係以斜線來表示。
    參照圖1，MOS型半導體元件11係於矽基板12上形成有元件分離區域13、p型阱14a、n型阱14b、高濃度n型雜質擴散區域15a、高濃度p型雜質擴散區域15b、n型雜質擴散區域16a、p型雜質擴散區域16b及閘極氧化膜17。將閘極氧化膜17挾置其間所形成之高濃度n型雜質擴散區域15a及高濃度p型雜質擴散區域15b的其中一者為汲極，另一者為源極。
    又，閘極氧化膜17上係形成有作為導電層之閘極電極18，閘極電極18的側部係形成有作為絕緣膜之閘極側壁部19。再者，形成有上述閘極電極18等之矽基板12上係形成有絕緣膜21。絕緣膜21係形成有連接於高濃度n型雜質擴散區域15a及高濃度p型雜質擴散區域15b之接觸孔22，且接觸孔22內係形成有埋孔電極23。更進一步地於其上係形成有作為導電層之金屬配線層24。更進一步地，交互地形成作為絕緣層之層間絕緣膜(未圖示)及作為導電層之金屬配線層，最後再形成作為與外部的接點之襯墊(pad)(未圖示)。如此便形成了MOS型半導體元件11。
    具有藉由本發明一實施型態之成膜方法所成膜的膜之半導體元件係如後所述般地包含有藉由使第一及第二原料氣體吸附在被處理基板上而形成化學吸附層，再對吸附有第一及第二原料氣體而形成之複數層化學吸附層進行電漿處理所形成之矽氧化膜，來作為例如閘極氧化膜17。又，藉由本發明一實施型態之成膜方法所成膜的絕緣膜係構成上述閘極氧化膜之矽氧化膜，其係藉由使第一及第二原料氣體吸附在被處理基板上而形成化學吸附層，再對吸附有第一及第二原料氣體而形成之複數層化學吸附層進行電漿處理所成膜。
    接著，針對本發明一實施型態之成膜方法所使用之電漿處理裝置的結構及動作加以說明。
    圖2係顯示本發明一實施型態之成膜方法所使用之電漿處理裝置的主要部分之概略剖視圖。又，圖3為從下側(即圖2中的箭頭III方向)所觀看到圖2所示之電漿處理裝置所包含的槽孔天線板之圖式。此外，圖2中，為了容易理解，而省略了組件的一部分斜線。
    參照圖2及圖3，電漿處理裝置31係具備有於其內部對被處理基板W進行電漿處理之處理容器32、對處理容器32內供應電漿激發用氣體或使用於電漿處理之材料氣體、ALD的原料氣體等之氣體供應部33、將被處理基板W支撐於其上之圓板狀支撐台34、使用微波來使電漿產生於處理容器32內之電漿產生機構39、以及控制電漿處理裝置31整體的動作之控制部(未圖示)。控制部係進行氣體供應部33中的氣體流量、處理容器32內的壓力等之電漿處理裝置31整體的控制。
    處理容器32係包含有位在支撐台34的下側之底部41，與自底部41的外周延伸於上方之側壁42。側壁42為略圓筒狀。處理容器32的底部41係設置有貫穿其一部分之排氣用排氣孔43。處理容器32的上部側係呈開口，而構成為可藉由配置在處理容器32的上部側之蓋部44、後述介電體窗36以及介設於介電體窗36與蓋部44之間之作為密封組件的O型環45來密封處理容器32。
    氣體供應部33係包含有朝向被處理基板W的中央噴附氣體之第一氣體供應部46，與從被處理基板W的周邊側噴附氣體之第二氣體供應部47。在第一氣體供應部46供應氣體之氣體供應孔30係設置於介電體窗36的徑向中央且較與支撐台34呈對向之對向面(介電體窗36的下面48)要往介電體窗36的內側後退之位置處。第一氣體供應部46係藉由連接於第一氣體供應部46之氣體供應系統49來調整流量等，並供應電漿激發用非活性氣體或電漿處理用材料氣體、ALD用原料氣體等。第二氣體供應部47係在側壁42上部側的一部分設置有對處理容器32內供應電漿激發用氣體或材料氣體、原料氣體等之複數氣體供應孔50所形成。複數氣體供應孔50係等間隔地設置於圓周方向。第一氣體供應部46及第二氣體供應部47係從相同的氣體供應源供應有相同種類的電漿激發用非活性氣體或原料氣體等。此外，亦可對應於要求或控制內容，而從第一氣體供應部46及第二氣體供應部47供應其他氣體，或調整該等的流量比等。
    於支撐台34處，RF(radio frequency)偏壓用高頻電源58係透過匹配單元59而電連接於支撐台34內的電極61。該高頻電源58可以特定的電功率(偏壓功率)輸出例如13.56MHz的高頻。匹配單元59係收納有用以在高頻電源58側的阻抗與主要為電極61、電漿、處理容器32之負荷側的阻抗之間取得匹配之匹配器，該匹配器中係包含有用以保護匹配器之阻隔電容器。
    支撐台34係藉由靜電夾具(未圖示)，而可將被處理基板W支撐於其上。又，支撐台34係具備有加熱用的溫度調整機構等，可藉由設置於例如支撐台34內部的加熱器29來設定為期望溫度。支撐台34係被支撐在從底部41的下側延伸於垂直上方之絕緣性筒狀支撐部51。上述排氣孔43係設置為沿著筒狀支撐部51的外周而貫穿處理容器32之底部41的一部分。此外，係設置有圍繞排氣孔43而朝下側突出之排氣室(未圖示)，並透過連接於排氣室之排氣管(未圖示)而連接有排氣裝置(未圖示)。排氣裝置係具有渦輪分子幫浦等真空幫浦。藉由排氣裝置，可將處理容器32內減壓至特定壓力。
    電漿產生機構39係設置於處理容器32的上部及外部。電漿產生機構39包含有：產生電漿激發用微波之微波產生器35；配置在與支撐台34呈對向之位置處，而將藉由微波產生器35所產生之微波導入至處理容器32內之介電體窗36；設置有複數槽孔40(參照圖2)所構成，且配置在介電體窗36的上側，來使微波朝介電體窗36放射之槽孔天線板37；以及，配置在槽孔天線板37的上側，來使藉由後述同軸導波管56所導入之微波朝徑向傳播之介電體組件38。
    具有匹配機構53之微波產生器35係透過導波管55及模式轉換器54，而連接於導入微波之同軸導波管56的上部。例如微波產生器35所產生之TE模式的微波係通過導波管55，而藉由模式轉換器54被轉換成TEM模式，並在同軸導波管56傳播。微波產生器35所產生之微波的頻率係選擇為例如2.45GHz。
    介電體窗36為略圓板狀，且由介電體所構成。介電體窗36之下面48的一部分係設置有藉由所導入之微波來使駐波容易產生之凹陷為錐狀的環狀凹部57。藉由該凹部57，便可藉由微波來使電漿有效率地生成於介電體窗36的下部側。此外，介電體窗36的具體材質舉例有石英或氧化鋁等。
    槽孔天線板37為金屬製薄板狀，同時為圓板狀。關於複數長孔狀槽孔40，如圖3所示，一對槽孔40係設置為正交而呈略八字狀，構成一對的槽孔40係於圓周方向相距特定間隔而設置為同心圓狀。又，在徑向上，複數個一對槽孔40亦相距特定間隔而設置為同心圓狀。
    藉由微波產生器35所產生之微波係通過同軸導波管56，而朝介電體組件38傳播。微波會在挾置於冷卻套52(其係具有使冷媒等循環於其內部之循環路徑60，且進行槽孔天線板37、介電體窗36、介電體組件38等的溫度調整)與槽孔天線板37之間之介電體組件38的內部而朝向徑向外側放射狀地擴散，並從槽孔天線板37所設置之複數槽孔40穿透介電體窗36而被導入至處理容器32內。微波會在介電體窗36的正下方產生電場，來使電漿生成於處理容器32內。亦即，在電漿處理裝置31中供應於處理的微波電漿會藉由從上述結構的冷卻套52、槽孔天線板37及介電體組件38所構成之輻射狀槽孔天線(RLSA：Radial Line Slot Antenna)放射的微波而生成於處理容器32內。此外，以下的說明中，有將上述方式生成的電漿稱作RLSA電漿之情況。
    圖4係顯示在電漿處理裝置31中產生電漿時，從處理容器32內之介電體窗36的下面48之距離與電漿之電子溫度的關係之圖表。圖5係顯示在電漿處理裝置31中產生電漿時，從處理容器32內之介電體窗36的下面48之距離與電漿之電子密度的關係之圖表。
    參照圖4及圖5，介電體窗36的正下方的區域，具體來說，如圖4中以一點之鏈線所示之至大約10mm左右的區域26係稱作所謂的電漿生成區域。此區域26中，電子溫度較高，而電子密度係大於1×1012cm-3。另一方面，以二點之鏈線所示之大於10mm的區域27係稱作電漿擴散區域。此區域27中，電子溫度為1.0~1.3eV左右，且至少低於1.5eV，而電子密度為1×1012cm-3左右，且至少高於1×1011cm-3。後述針對被處理基板W之電漿處理係例如在上述般的電漿擴散區域進行。亦即，電漿處理較佳地係在被處理基板W的表面附近處，使用電漿的電子溫度低於1.5eV，且電漿的電子密度高於1×1011cm-3之微波電漿。
    接著，說明本發明一實施型態之成膜方法。圖6係顯示本發明一實施型態之成膜方法中的代表性工序之流程圖。此外，後述電漿處理時之支撐台34的溫度係選擇為例如300~400℃之間的任意溫度。又，在此，關於成膜係形成矽氮化膜(SiN膜)。
    通常，若被處理基板W的表面附著有例如自然氧化膜、有機物等，則縱使是對被處理基板W上供應例如含有Si2Cl6(六氯二矽甲烷(以下，亦有稱作「HCD」的情況)之氣體的原料氣體，而仍有無法形成原料氣體的化學吸附層之情況。此情況下，可使氫電漿產生於處理容器32內，來使被處理基板W的表面以氫為末端。上述問題會有所製作之膜的均勻性或膜質惡化之可能性。因此，藉由如上所述般地進行前處理工序，便可改善被處理基板W的表面狀態。前處理工序可對應於被處理基板W的種類、所成膜之薄膜的種類、要求的膜質而適當地變更。例如，當被處理基板W為Si基板的情況，亦可不進行化學吸附，而是使用電漿來直接對被處理基板W進行氮化處理，或是藉由對被處理基板W照射紫外線來去除有機物。此外，前處理工序乃係依需要而進行的任意工序，故亦可省略。
    接著，藉由靜電夾具來將被處理基板W支撐在支撐台34上。然後，從氣體供應部46、47對被處理基板W的表面供應含有氯系氣體(例如Si2Cl6(HCD))之第一原料氣體，來使第一原料氣體吸附而形成第一化學吸附層(圖6(A))。如此的話，在施予上述前處理後，由於被處理基板W的表面會成為氫末端，因此被處理基板W表面的H(氫)便會與Si2Cl6(HCD)的Cl(氯)反應，而成為HCl並脫離。然後，在被處理基板W的表面，SiCl3會因化學吸附而形成第一化學吸附層。此情況下，被處理基板W的表面係會以氯為末端。
    接著，於處理容器32內進行多餘地殘留之第一原料氣體的排氣(圖6(B))。關於處理容器32內之第一原料氣體的排氣，可從氣體供應部46、47一邊供應排氣用吹淨氣體，一邊從排氣孔43去除處理容器32內的氣體。吹淨氣體係使用例如氬(Ar)氣。藉由該第一原料氣體的排氣工序，則物理性地吸附在化學吸附層上之第一原料氣體，或多餘地存在於處理容器32內之第一原料氣體便會從處理容器32內被有效率地快速去除。
    接著，從氣體供應部46、47供應相異於第一原料氣體之第二原料氣體，例如具有氫鍵結之氣體的SiH4(矽烷)氣體，來使第二原料氣體吸附在第一化學吸附層上而形成第二化學吸附層(圖6(C))。此情況下，被處理基板W表面的Cl(氯)會與作為第二原料氣體之SiH4的H反應，而成為HCl並脫離。然後，在被處理基板W的表面，Si化合物(SiH、SiH2、SiH3等之SiHx)會因化學吸附而形成第二化學吸附層。此情況下，被處理基板W的表面係會以氫為末端。
    接著，於處理容器32內進行第二原料氣體的排氣(圖6(D))。關於處理容器32內之第二原料氣體的排氣，係與上述第一原料氣體的排氣同樣地，可從氣體供應部46、47一邊供應排氣用吹淨氣體，一邊從排氣孔43去除處理容器32內的氣體。
    如此地，藉由供應第一原料氣體來進行第一化學吸附層的形成，及藉由供應第二原料氣體來進行第二化學吸附層的形成。然後，交互地進行複數次該圖6(A)~圖6(D)所示之工序，即第一及第二原料氣體之化學吸附層的形成，便可在進行電漿處理之際形成期望的膜厚。例如，可為0.2~20nm的膜厚。
    接著，交互地進行複數次第一及第二化學吸附層的形成來形成期望膜厚，並藉由含氮氣體的電漿來對第一及第二化學吸附層進行電漿處理(圖6(E))。此情況下，係使用藉由上述電漿處理裝置31所生成的微波電漿來進行電漿氮化處理。具體來說，係從氣體供應部46、47供應電漿處理用氣體等(例如作為電漿激發用氣體之氬(Ar)氣)與作為含氮氣體之氨(NH3)氣來生成含氮氣體的電漿，並藉由含氮氣體的電漿，來進行第一及第二化學吸附層的電漿氮化處理。
    又，形成氧化膜的情況，係使用氬(Ar)氣與氧(O2)氣的混合氣體來作為電漿激發用氣體而進行電漿氧化處理。
    在該電漿處理之後，將電漿處理用氣體排氣(圖6(F))。然後，再次重複圖6(A)~圖6(F)的工序，來獲得期望膜厚的氮化膜。
    藉由上述構成，由於係供應第一及第二原料氣體，並對所形成之第一及第二化學吸附層進行電漿處理，因此可在進行期望膜厚的成膜之際減少電漿處理次數，來謀求產能的提升。又，可降低電漿對化學吸附層的底層造成損傷之虞。從而可形成高品質的膜。
    此情況下，由於可以較低溫來進行ALD，而不需如熱ALD般地進行600℃以上之處理，因此可以低溫來形成高品質的膜，並且可在使用低熔點金屬之半導體元件的製造等中，謀求製造工序的自由化。
    此處，ALD的氣體有使用例如含有BTBAS(bis-tertiaryl-buthyl-amino-silane)之氣體的情況。但上述含有如BTBAS般分子量較大的分子之氣體總合來說價格高昂，且至少較含有上述分子量較低的六氯二矽甲烷或矽烷之氣體要高價。因此，大量地使用上述般價昂的氣體於上述成膜一事，若考慮到費用面，是相當不利的。尤其，在處理容器內所供應之原料氣體不會化學吸附，而是剩餘下來且最終地被排氣之量亦相對較多。基於上述觀點，則使用含有上述六氯二矽甲烷之氣體或含有矽烷之氣體，從降低成本的觀點來看，會較為有利。
    此情況下，微波電漿係藉由輻射狀槽孔天線(RLSA)所生成。如此，便可大為降低成膜時的電漿損傷。從而，依據上述成膜方法，便可形成高品質的膜。亦即，由於係使用藉由從RLSA釋放的微波所生成之電漿，因此可以所生成之電漿中電子溫度的較低者來進行處理。又，由於主要會生成有自由基，因此係使用自由基來進行氮化處理。如此的話，則在形成氮化膜之際，便可大為降低對於底層之充電損傷(charging damage)或離子照射等造成的物理性損傷。從而可形成高品質的膜。
    此外，第一原料氣體除了上述Si2Cl6以外，可使用SiCl4、Si3Cl8、SiH2Cl2等來作為氯系氣體。或是使用含有氯化鋁之氣體，或含有Ge2Cl6之氣體。第二原料氣體具體來說除了上述SiH4以外，係使用含有Si2H4、Si3H8、SiH2Cl2、三甲基鋁(TMAl：Trimethyl Aluminium)之氣體或含有GeH4之氣體來作為氫系氣體。又，第二原料氣體係使用具有胺基之氣體，或具有甲基或乙基等烷基之氣體。具體的組合例如有使用含有氯化鋁之氣體來作為第一原料氣體，且使用含有三甲基鋁之氣體來作為第二原料氣體之型態，或使用含有Ge2Cl6之氣體來作為第一原料氣體，且使用含有GeH4之氣體來作為第二原料氣體之型態。又，所形成的膜為氮化膜及氧化膜。具體來說，有氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜、氧化鎵膜、氮化鎵膜、氧化鉿膜、氮化鉿膜、氧化釕膜、氮化釕膜等。
    此處，將說明氮化膜膜厚與氮化時間的關係。圖7係顯示氮化膜膜厚與氮化時間的關係之圖表。圖7中，縱軸表示氮化膜膜厚(Å(angstrom))，橫軸表示氮化時間(分)。
    參照圖7，當氮化時間為1分鐘左右、10分鐘左右、20分鐘左右時，氮化膜膜厚，亦即，可藉由電漿處理來氮化的膜厚為12~14 Å之間。亦即，在電漿處理之氮化中，時間所影響的要素較少，因此可以較短的電漿氮化處理時間而在上述膜厚的範圍內對化學吸附層進行氮化處理。於是，上述工序中，在成膜工序的初期，若考慮到對被處理基板W的影響，則亦可在形成12~14 Å左右的化學吸附層後，再進行電漿氮化處理。如此，便可降低化學吸附層的底層被氮化之虞。之後的工序中，為了確實地將化學吸附層氮化，藉由在形成12 Å以下的化學吸附層後重複進行電漿氮化之循環來獲得期望膜厚的氮化膜，便可有效率地獲得高品質的膜。
    接著，說明氧化膜膜厚與氧化時間的關係。圖8係顯示氧化膜膜厚與氧化時間的關係之圖表。圖8中，縱軸表示氧化膜膜厚(Å(angstrom))，橫軸表示氧化時間(秒)。
    參照圖8，可觀察到氧化膜膜厚會隨著氧化時間增加而變厚。亦即，在電漿氧化中，藉由先形成任意厚度的化學吸附層，之後，再進行對應於厚度之時間的電漿氧化處理，便可適當地進行成膜。此外，相較於電漿氮化，電漿氧化的時間效率為十分之一左右。
    此外，關於成膜時的製程條件，在吸附工序中可為室溫~小於600℃的溫度範圍，較佳為200~400℃的溫度範圍。又，成膜時的壓力範圍主要係採用0.1~10Torr的範圍，再者，形成氮化膜的情況主要係採用3~8Torr，而形成氧化膜的情況主要係採用50~500mTorr的範圍。
    此處，參照以下所示之表1來加以說明氮化膜之成膜中的具體製程。表1係顯示形成氮化膜時之具體工序的一部分。
    表1中，從左邊的欄依序表示工序、所供應之氣體的流量、壓力、微波功率及當時被處理基板的表面狀態。然後，從上方列朝向下方列來進行製程。表1中的「-」表示未流有氣體之狀態、未調整壓力之狀態或未導入微波功率之狀態。
    首先，初期氮化工序(步驟1)中，係對基板表面進行電漿氮化。此情況下，係以400sccm的流量供應NH3氣體，以900sccm的流量供應N2氣體，以1200sccm的流量供應Ar氣體，並使壓力為5Torr，微波功率為4000W來進行。此情況下，被處理基板的表面狀態會成為H末端。又，若基板表面為可藉由原料氣體的供應來形成吸附層之狀態，則亦可不實施該初期氮化工序(步驟1)。若基板表面已附著有自然氧化膜或有機物的情況，則進行氫電漿處理來使其氫末端為佳。
    接著，Cl系氣體吸附工序(步驟2：第一化學吸附層形成工序)中，係供應Cl系氣體(第1原料氣體)而於被處理基板的表面形成第一化學吸附層。此情況下，係以1000sccm的流量供應Ar氣體，以100sccm的流量供應作為Cl系氣體之HCD氣體，並使壓力為1Torr。之後，進行多餘地殘留之原料氣體的排氣(步驟3)。在此步驟2、3中，被處理基板的表面狀態會成為Cl末端。
    之後，H系氣體吸附工序(步驟4：第二化學吸附層形成工序)中，係供應H系氣體(第二原料氣體)而於上述第一化學吸附層上形成第二化學吸附層。此情況下，係以1000sccm的流量供應Ar氣體，以100sccm的流量供應作為H系氣體之SiH4氣體，並使壓力為1Torr。之後，進行多餘地殘留之原料氣體的排氣(步驟5)。在此步驟4、5中，被處理基板的表面狀態會成為H末端。
    接著，Cl系氣體吸附工序(步驟6)中，係再度供應Cl系氣體而形成第一化學吸附層。此情況下，係與步驟2同樣地以1000sccm的流量供應Ar氣體，以100sccm的流量供應作為Cl系氣體之HCD氣體，並使壓力為1Torr。之後，進行多餘地殘留之原料氣體的排氣(步驟7)。在此步驟6、7中，被處理基板的表面狀態會再度成為Cl末端。
    之後，H系氣體吸附工序(步驟8)中，係再度供應H系氣體而形成第二化學吸附層。此情況下，係與步驟4同樣地以1000sccm的流量供應Ar氣體，以100sccm的流量供應作為H系氣體之SiH4氣體，並使壓力為1Torr。之後，進行多餘地殘留之原料氣體的排氣(步驟9)。在此步驟8、9中，被處理基板的表面狀態會再度成為H末端。
    接著，Cl系氣體吸附工序(步驟10)中，係再度供應Cl系氣體而形成第一化學吸附層。此情況下，係與步驟2、6同樣地以1000sccm的流量供應Ar氣體，以100sccm的流量供應作為Cl系氣體之HCD氣體，並使壓力為1Torr。之後，進行多餘地殘留之原料氣體的排氣(步驟11)。在此步驟10、11中，被處理基板的表面狀態會再度成為Cl末端。
    之後，H系氣體吸附工序(步驟12)中，係再度供應H系氣體而形成第二化學吸附層。此情況下，係與步驟4、8同樣地以1000sccm的流量供應Ar氣體，以100sccm的流量供應作為H系氣體之SiH4氣體，並使壓力為1Torr。之後，進行多餘地殘留之原料氣體的排氣(步驟13)。在此步驟12，13中，被處理基板的表面狀態會再度成為H末端。
    如此地，在氣體吸附工序的各工序間加入排氣工序，並分別交互地進行3次Cl系氣體的吸附以及H系氣體的吸附。此實施型態中，係分別藉由Cl系氣體的供應及H系氣體的供應而交互地形成有3層第一化學吸附層及3層第二化學吸附層，如此便會吸附有第一6個原子層量的化學吸附層。
    然後，利用吸附有6個原子層量之原子的電漿來進行氮化處理(步驟14)。在氮化工序中，係以400sccm的流量供應NH3氣體，以900sccm的流量供應N2氣體，以1200sccm的流量供應Ar氣體，並使壓力為5Torr，微波功率為4000W來進行。如上所述般地進行吸附有6個原子層量之原子層的電漿氮化處理(第一氮化膜形成)。此外，此情況下，被處理基板的表面狀態會成為H末端。又，將此情況下之步驟2~步驟14的流程作為1個循環。
    更進一步地，與上述步驟2~13同樣地重複步驟15~步驟26，來使第二6個原子層量的化學吸附層吸附在第一氮化膜上，而進行第二6個原子層量之化學吸附層的電漿氮化(步驟27)。亦即，步驟15~步驟27會成為接下來的1個循環。如上所述般地進行第二氮化膜的形成。
    如此地，於第一氮化膜上形成第二氮化膜，並重複氣體吸附及電漿氮化的必要循環直到達成期望膜厚。如此，便可獲得形成於被處理基板上之具有期望膜厚的氮化膜。
    此外，上述實施型態中，雖係在第一原料氣體供應工序與第二原料氣體供應工序之間包含有第一原料氣體排氣工序，但不限於此，而亦可構成為僅藉由第二原料氣體的供應來進行第一原料氣體的排氣。又，雖係在第二原料氣體供應工序之後包含有第二原料氣體排氣工序，但不限於此，而亦可構成為僅在第一原料氣體供應工序或電漿處理用氣體供應工序中進行第二原料氣體的排氣。
    又，上述實施型態中，亦可在進行原料氣體的供應工序之際，配置有覆蓋支撐台上之覆蓋組件，而在該覆蓋組件所覆蓋的空間供應原料氣體。藉此，便可謀求原料氣體量的降低或時間縮短，從而可更有效率地成膜。
    此外，上述實施型態中，雖係交互地供應第一及第二原料氣體，而藉由第一原料氣體的供應及第二原料氣體的供應來交互地形成第一化學吸附層及第二化學吸附層，但不限於此，而亦可在該等之間供應相異於第一及第二原料氣體之第三原料氣體，而藉由第三原料氣體的供應來形成第三化學吸附層。再者，亦可使用其他不同種類的原料氣體。亦即，本案發明中，係供應至少二種不同原料氣體來形成化學吸附層，並對其進行電漿處理而成膜。
    又，上述實施型態中雖係藉由使用槽孔天線板之RLSA所產生的微波來進行電漿處理，但不限於此，而亦可使用具有梳子型的天線部之微波電漿處理裝置，或磁控型電漿處理裝置。
    以上，雖已參照圖式來加以說明本發明實施型態，但本發明不限於圖示之實施型態。亦可針對圖示之實施型態，而在與本發明之相同範圍內或均等的範圍內，做各種修正或變化。
    11‧‧‧MOS型半導體元件
    12‧‧‧矽基板
    13‧‧‧元件分離區域
    14a‧‧‧p型阱
    14b‧‧‧n型阱
    15a‧‧‧高濃度n型雜質擴散區域
    15b‧‧‧高濃度p型雜質擴散區域
    16a‧‧‧n型雜質擴散區域
    16b‧‧‧p型雜質擴散區域
    17‧‧‧閘極氧化膜
    18‧‧‧閘極電極
    19‧‧‧閘極側壁部
    21‧‧‧絕緣膜
    22‧‧‧接觸孔
    23‧‧‧埋孔電極
    24‧‧‧金屬配線層
    26、27‧‧‧區域
    29‧‧‧加熱器
    30、50‧‧‧氣體供應孔
    31‧‧‧電漿處理裝置
    32‧‧‧處理容器
    33‧‧‧氣體供應部
    34‧‧‧支撐台
    35‧‧‧微波產生器
    36‧‧‧介電體窗
    37‧‧‧槽孔天線板
    38‧‧‧介電體組件
    39‧‧‧電漿產生機構
    40‧‧‧槽孔孔
    41‧‧‧底部
    42‧‧‧側壁
    43‧‧‧排氣孔
    44‧‧‧蓋部
    45‧‧‧O型環
    46、47‧‧‧氣體供應部
    48‧‧‧下面
    49‧‧‧氣體供應系統
    51‧‧‧筒狀支撐部
    52‧‧‧冷卻套
    53‧‧‧匹配機構
    54‧‧‧模式轉換器
    55‧‧‧導波管
    56‧‧‧同軸導波管
    57‧‧‧凹部
    58‧‧‧高頻電源
    59‧‧‧匹配單元
    60‧‧‧循環路徑
    61‧‧‧電極
    圖1係顯示MOS型半導體元件的一部分之概略剖視圖。
    圖2係顯示本發明一實施型態之成膜方法所使用之電漿處理裝置的主要部分之概略剖視圖。
    圖3為從板厚方向所觀看到圖2所示之電漿處理裝置所包含的槽孔天線板之圖式。
    圖4係顯示從介電體窗下面的距離與電漿的電子溫度之關係之圖表。
    圖5係顯示從介電體窗下面的距離與電漿的電子密度之關係之圖表。
    圖6係顯示本發明一實施型態之成膜方法中的代表性工序之流程圖。
    圖7係顯示氮化膜膜厚與氮化時間的關係之圖表。
    圖8係顯示氧化膜膜厚與氧化時間的關係之圖表。
    (A)‧‧‧第一原料氣體供應工序
    (B)‧‧‧第一原料氣體排氣工序
    (C)‧‧‧第二原料氣體供應工序
    (D)‧‧‧第二原料氣體排氣工序
    (E)‧‧‧電漿處理工序
    (F)‧‧‧電漿處理用氣體排氣工序
    权利要求:
    Claims (9)
    [1] 一種成膜方法，係在被處理基板進行成膜之成膜方法，其包含以下工序：第一原料氣體供應工序，係對該被處理基板上供應第一原料氣體，來使第一原料氣體吸附在該被處理基板上而形成第一化學吸附層；第二原料氣體供應工序，係對形成有該第一化學吸附層之該被處理基板上供應相異於該第一原料氣體之第二原料氣體，來使第二原料氣體吸附在該第一化學吸附層上而形成第二化學吸附層；以及電漿處理工序，係使用微波電漿來至少對該第一及第二化學吸附層進行電漿處理。
    [2] 如申請專利範圍第1項之成膜方法，其中在該第一原料氣體供應工序之後但為該第二原料氣體供應工序之前，係包含有進行該第一原料氣體的排氣之第一原料氣體排氣工序。
    [3] 如申請專利範圍第1項之成膜方法，其中在該第二原料氣體供應工序之後，係包含有進行該第二原料氣體的排氣之第二原料氣體排氣工序。
    [4] 如申請專利範圍第1項之成膜方法，其中該第一原料氣體供應工序係包含有供應含鹵素化物的氣體之工序。
    [5] 如申請專利範圍第1項之成膜方法，其中該第二原料氣體供應工序係包含有供應具有氫鍵結的氣體之工序。
    [6] 如申請專利範圍第5項之成膜方法，其中該第一原料氣體供應工序係供應含Si2Cl6(六氯二矽甲烷)氣體之工序；該第二原料氣體供應工序係包含有供應含SiH4(矽烷)氣體之工序。
    [7] 如申請專利範圍第1項之成膜方法，其中該微波電漿係由輻射狀槽孔天線(RLSA)所生成。
    [8] 如申請專利範圍第1項之成膜方法，其中該電漿處理工序係使用在該被處理基板的表面附近處，電漿的電子溫度係低於1.5eV，且電漿的電子密度係高於1×1011cm-3之微波電漿之處理。
    [9] 如申請專利範圍第1項之成膜方法，其係成膜氮化膜或氧化膜。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5660205B2|2015-01-28|成膜方法
    JP2020136677A|2020-08-31|基材表面内に形成された凹部を充填するための周期的堆積方法および装置
    US20210313170A1|2021-10-07|Method of post-deposition treatment for silicon oxide film
    CN112071754A|2020-12-11|使用重整气体形成电子结构的方法、系统和形成的结构
    KR100841866B1|2008-06-27|반도체 디바이스의 제조 방법 및 기판 처리 장치
    CN111593329A|2020-08-28|包括处理步骤的循环沉积方法及用于其的装置
    JP4820864B2|2011-11-24|プラズマ原子層成長方法及び装置
    KR20120043128A|2012-05-03|플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
    TWI634600B|2018-09-01|Film forming method and film forming device
    CN102543692A|2012-07-04|用于形成氮化物膜的方法
    US10017853B2|2018-07-10|Processing method of silicon nitride film and forming method of silicon nitride film
    WO2011162136A1|2011-12-29|Film formation method, semiconductor-device fabrication method, insulating film and semiconductor device
    US10151029B2|2018-12-11|Silicon nitride film forming method and silicon nitride film forming apparatus
    KR20120059557A|2012-06-08|성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자
    WO2010038887A1|2010-04-08|二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
    KR20180016951A|2018-02-20|실리콘 질화막의 성막 방법 및 성막 장치
    US10643841B2|2020-05-05|Surface modification to improve amorphous silicon gapfill
    US11171014B2|2021-11-09|Substrate processing method and substrate processing apparatus
    JP2020017569A|2020-01-30|エッチング方法及びエッチング装置
    KR20170114809A|2017-10-16|박막 증착 방법
    CN114080661A|2022-02-22|固化介电材料的方法与设备
    JP2003168680A|2003-06-13|気相堆積方法及び装置
    同族专利:
    公开号 | 公开日
    US20140051263A1|2014-02-20|
    JPWO2012147680A1|2014-07-28|
    KR20140019803A|2014-02-17|
    KR101657341B1|2016-09-13|
    JP5660205B2|2015-01-28|
    WO2012147680A1|2012-11-01|
    US9034774B2|2015-05-19|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100269306B1|1997-07-31|2000-10-16|윤종용|저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법|
    JP2004343031A|2002-12-03|2004-12-02|Advanced Lcd Technologies Development Center Co Ltd|誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法|
    JP4601975B2|2004-03-01|2010-12-22|東京エレクトロン株式会社|成膜方法|
    US20050252449A1|2004-05-12|2005-11-17|Nguyen Son T|Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system|
    KR100924055B1|2005-02-17|2009-10-27|가부시키가이샤 히다치 고쿠사이 덴키|반도체 디바이스의 제조 방법 및 기판 처리 장치|
    US7365027B2|2005-03-29|2008-04-29|Micron Technology, Inc.|ALD of amorphous lanthanide doped TiOx films|
    US20070065578A1|2005-09-21|2007-03-22|Applied Materials, Inc.|Treatment processes for a batch ALD reactor|
    JP4854245B2|2005-09-22|2012-01-18|東京エレクトロン株式会社|半導体装置の製造方法|
    US20070116888A1|2005-11-18|2007-05-24|Tokyo Electron Limited|Method and system for performing different deposition processes within a single chamber|
    US7601648B2|2006-07-31|2009-10-13|Applied Materials, Inc.|Method for fabricating an integrated gate dielectric layer for field effect transistors|
    WO2008035678A1|2006-09-19|2008-03-27|Tokyo Electron Limited|Processus de nettoyage de plasma et procédé cvd plasma|
    CN101536154B|2006-11-09|2010-08-11|株式会社爱发科|遮蔽膜的形成方法|
    KR101147920B1|2008-05-13|2012-05-24|도쿄엘렉트론가부시키가이샤|실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치, 반도체 장치의 제조 방법 및 라이너 막의 성막 방법|
    JP2010283145A|2009-06-04|2010-12-16|Sony Corp|固体撮像素子及びその製造方法、電子機器|
    CN102239544A|2009-09-17|2011-11-09|东京毅力科创株式会社|等离子体处理装置以及等离子体处理装置用气体供给机构|
    US20120190211A1|2009-09-17|2012-07-26|Tokyo Electron Limited|Film forming method, semiconductor device manufacturing method, insulating film and semiconductor device|
    KR101366002B1|2010-04-09|2014-02-21|가부시키가이샤 히다치 고쿠사이 덴키|반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치|
    US20120263887A1|2011-04-13|2012-10-18|Varian Semiconductor Equipment Associates, Inc.|Technique and apparatus for ion-assisted atomic layer deposition|KR20140059107A|2012-11-07|2014-05-15|주식회사 유피케미칼|실리콘 질화물 박막 제조 방법|
    JP6017396B2|2012-12-18|2016-11-02|東京エレクトロン株式会社|薄膜形成方法および薄膜形成装置|
    US10573511B2|2013-03-13|2020-02-25|Asm Ip Holding B.V.|Methods for forming silicon nitride thin films|
    US9824881B2|2013-03-14|2017-11-21|Asm Ip Holding B.V.|Si precursors for deposition of SiN at low temperatures|
    US9564309B2|2013-03-14|2017-02-07|Asm Ip Holding B.V.|Si precursors for deposition of SiN at low temperatures|
    TW201441408A|2013-03-15|2014-11-01|Applied Materials Inc|包含氮化矽之膜的電漿輔助原子層沉積|
    US9576792B2|2014-09-17|2017-02-21|Asm Ip Holding B.V.|Deposition of SiN|
    JP6378070B2|2014-12-15|2018-08-22|東京エレクトロン株式会社|成膜方法|
    US10410857B2|2015-08-24|2019-09-10|Asm Ip Holding B.V.|Formation of SiN thin films|
    JP6576277B2|2016-03-23|2019-09-18|東京エレクトロン株式会社|窒化膜の形成方法|
    JP6635839B2|2016-03-23|2020-01-29|東京エレクトロン株式会社|窒化膜の形成方法|
    JP6728087B2|2017-02-22|2020-07-22|東京エレクトロン株式会社|成膜方法及び成膜装置|
    JP6873007B2|2017-08-09|2021-05-19|東京エレクトロン株式会社|シリコン窒化膜の成膜方法及び成膜装置|
    US10580645B2|2018-04-30|2020-03-03|Asm Ip Holding B.V.|Plasma enhanced atomic layer depositionof SiN using silicon-hydrohalide precursors|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011096753||2011-04-25||
    [返回顶部]