• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種訊號操作電路包含有：一負載元件；一輸入級耦接於該負載元件，用來依據一控制訊號來將一輸入訊號轉換為一輸出訊號；一閂鎖級耦接於該負載元件與該輸入級，用來依據該控制訊號來閂鎖該輸出訊號；以及一控制電路耦接於該閂鎖級，用來依據對應該負載元件之一負載值偏移量來至少調整流經該閂鎖級之一操作電流以補償該負載值偏移量。
    公开号:TW201304419A
    申请号:TW100124290
    申请日:2011-07-08
    公开日:2013-01-16
    发明作者:Hui-Ju Chang
    申请人:Silicon Motion Inc；
    IPC主号:H03K3-00
    专利说明:
    訊號操作電路
    本發明係關於一低成本正反器，尤指利用該低成本正反器來實作的一環形震盪器以及一鎖相廻路。
    在一傳統N級環形震盪器(Ring Oscillator)中，每一級的延遲單元都會提供一預定的延遲量。該延遲量會決定該N級環形震盪器的一震盪頻率。進一步來說，每一級的延遲單元的該延遲量係由該延遲單元的一輸出電阻來決定的。然而，該輸出電阻的電阻值會因為不理想的半導體製程而造成偏移，進而影響該N級環形震盪器的震盪頻率。另一方面，當該N級環形震盪器應用在一鎖相廻路(Phase-locked Loop)時，該N級環形震盪器的壓控震盪器增益(Kvco)特性曲線會因為該電阻值的偏移而偏移。換句話說，為了使得該N級環形震盪器能夠震盪出當初設計時所預定的震盪頻率範圍，該壓控震盪器增益的斜率就必須設計得比較陡，以在該電阻值的發生偏移時亦能依據其輸入電壓來產生的預定的震盪頻率範圍。此時，該壓控震盪器增益就要設計得非常大，進而造成該N級環形震盪器的反應過於靈敏。此外，當該壓控震盪器增益非常大時，該鎖相廻路內的一低通濾波器所使用的一電容的電容值亦必須夠大才能將該鎖相廻路內所產生的高頻訊號濾掉。如此一來，該電容的面積也必須增加進而提高了製作該鎖相廻路的成本。因此，在一N級環形震盪器的領域，如何改善一延遲單元中電阻值的偏移所造成的影響已成為業界急須解決的問題。
    本發明實施例之一目的在於提供一低成本正反器來實作的一環形震盪器以及一鎖相廻路。
    依據本發明之一實施例，其係提供一種訊號操作電路。該訊號操作電路包含有一負載元件、一輸入級、一閂鎖級以及一控制電路。該輸入級係耦接於該負載元件，用來依據一控制訊號來將一輸入訊號轉換為一輸出訊號。該閂鎖級係耦接於該負載元件與該輸入級，用來依據該控制訊號來閂鎖該輸出訊號。該控制電路係耦接於該閂鎖級，用來依據對應該負載元件之一負載值偏移量來至少調整流經該閂鎖級之一操作電流以補償該負載值偏移量。
    在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
    請參考第1圖。第1圖所示係本發明一種訊號操作電路100之一實施例示意圖。訊號操作電路100包含有一負載元件102、一輸入級104、一閂鎖級106以及一控制電路108。訊號操作電路100係一差動(Differential)控制電路，並操作於一電源電壓Vdd與一接地電壓Vgnd之間。負載元件102包含有一第一電阻1022以及一第二電阻1024，而在此較佳實施例中，第一電阻1022的電阻值會大致上相等於第二電阻1024。輸入級104係耦接於負載元件102，用來依據一第一控制訊號Sc1來將一輸入訊號Si1、Si2轉換為一輸出訊號So1、So2，並分別輸出於輸出端No1、No2。閂鎖級106係耦接於負載元件102與輸入級104，用來依據一第二控制訊號Sc2來閂鎖該輸出訊號So1、So2。請注意，在本較佳實施例中，第一控制訊號Sc1與第二控制訊號Sc2係構成一差動時脈控制訊號，以及輸入訊號Si1、Si2與輸出訊號So1、So2均為差動訊號。輸入級104包含有一差動輸入對(Differential Input Pair)M1、M2以及一控制場效電晶體M3，其中控制場效電晶體M3係耦接於差動輸入對M1、M2之一共同點N1與一參考電流源110之間，並受控於第一控制訊號Sc1，且差動輸入對M1、M2以及控制場效電晶體M3均為N型場效電晶體。此外，閂鎖級106包含有一交錯耦合對(cross-coupled pair) M4、M5以及一控制場效電晶體M6，其中控制場效電晶體M6係耦接於交錯耦合對M4、M5之一共同點N2與參考電流源110之間，並受控於第二控制訊號Sc2，且交錯耦合對M4、M5以及控制場效電晶體M6均為N型場效電晶體。參考電流源110係耦接於控制場效電晶體M5、M6之一共同點與接地電壓Vgnd之間，其會提供一參考電流Ip。此外，本較佳實施例更包含有另一參考電流源112，係耦接於共同點N1與接地電壓Vgnd之間，其會提供另一參考電流If。
    在此較佳實施例中，由於負載元件102的第一電阻1022以及第二電阻1024會因為半導體製程的不理想因素而造成製造完成後第一電阻1022以及第二電阻1024的電阻值偏離原本預定的電阻值，因此本發明設置了控制電路108來耦接於輸入級104以及閂鎖級106，以依據對應負載元件102之一負載值偏移量來調整流經閂鎖級106之一操作電流I1以補償該負載值偏移量，並同時調整輸入級104之一操作電流I2。請注意，在本實施例中，該負載值偏移量即為第一電阻1022以及第二電阻1024的電阻值偏移量。控制電路108包含有一偵測電路1082、一訊號放大電路1084以及一調整電路1086。偵測電路1082係用來產生對應該負載值偏移量之一偵測訊號Sd。訊號放大電路1084係耦接於偵測電路1082與調整電路1086，用來對偵測訊號Sd進行一訊號放大操作來產生一調整訊號Sad。請注意到，該訊號放大電路1084亦得省略。調整電路1086係耦接於偵測電路1084，用來依據偵測訊號Sd(亦即利用調整訊號Sad)來調整流經閂鎖級106之操作電流I1以及輸入級104之操作電流I2。
    請參考第2圖。第2圖所示係本發明一種偵測電路1082之一實施例示意圖。偵測電路1082包含有一第一電壓訊號產生電路1082a以及一第二電壓訊號產生電路1082b，第一電壓訊號產生電路1082a係用來將一第一電流Ia施加於一第一電阻1082c以產生偵測訊號Sd之一第一電壓訊號Sd1，而第二電壓訊號產生電路1082b係用來將一第二電流Ib施加於一第二電阻1082d以產生偵測訊號Sd之一第二電壓訊號Sd2，其中第一電阻1082c的電阻值偏移量以及第二電阻1082d的電阻值偏移量均與負載電阻102的該電阻值偏移量大致上相同(例如第一電阻1082c、第二電阻1082d與負載電阻102均在相同晶片上所製成)，第一電流Ia係對應於負載電阻102之該電阻值偏移量(例如，第一電流Ia受製程影響的電流偏移程度相當於負載電阻102受製程影響的電阻偏移程度)，以及第二電流Ib係一預定電流(不受製程影響的固定電流)。換句話說，在利用一半導體製程製造訊號操作電路100時，第一電阻1082c、第二電阻1082d、第一電阻1022以及第二電阻1024的位置係被設置在同一晶片上相鄰或附近的位置，以使得第一電阻1082c、第二電阻1082d、第一電阻1022以及第二電阻1024都具有大致上相同電阻值偏移量。由於第一電阻1082c的電阻值偏移量以及第二電阻1082d的電阻值偏移量均與負載電阻102的該電阻值偏移量大致上相同，第一電流Ia的大小係對應於負載電阻102之該電阻值偏移量，且第二電流Ib係一預定電流(例如一固定電流)，因此，經由適當地設計，所產生的第一電壓訊號Sd1會為一預定電壓，而第二電壓訊號Sd2的偏移量會正比於負載電阻102的該電阻值偏移量。換句話說，負載電阻102的該電阻值偏移量會反映在第一電壓訊號Sd1與第二電壓訊號Sd2之間的差量。
    請參考第3圖。第3圖所示係本發明一種偵測電路1082之細部電路之一實施例示意圖。第一電壓訊號產生電路1082a包含有一轉導電路301、一電流鏡302以及第一電阻1082c。轉導電路301係用來將一預定電壓Vbg施加於一第三電阻303以產生一電流I3。電流鏡302係耦接於轉導電路301，用來依據電流I3來產生第一電流Ia。第一電阻1082c係耦接於電流鏡302，用來接受第一電流Ia以產生第一電壓訊號Sd1，其中第三電阻303的電阻值偏移量與負載電阻102之該電阻值偏移量大致上相同。換句話說，在利用該半導體製程製造訊號操作電路100時，第三電阻303的位置係被設置在相鄰或接近第一電阻1082c、第二電阻1082d、第一電阻1022以及第二電阻1024的位置，以使得第三電阻303、第一電阻1082c、第二電阻1082d、第一電阻1022以及第二電阻1024都具有大致上相同的電阻值偏移量。此外，轉導電路301另包含有一放大器304以及一場效電晶體305。放大器304的輸出端係耦接於場效電晶體305的閘極端，一負輸入端(-)用來接收預定電壓Vbg，以及一正輸入端(+)耦接於第三電阻303。在此較佳實施例中，場效電晶體305係一P型場效電晶體。如此一來，轉導電路301就可以依據第三電阻303的電阻值偏移量來產生相對應的電流I3。
    第二電壓訊號產生電路1082b包含有一轉導電路306、一電流鏡307以及第二電阻1082d。轉導電路306用來將預定電壓Vbg施加於一參考電阻308以產生一電流I4。電流鏡307係耦接於該轉導電路306，其用來依據電流I4來產生第二電流Ib。第二電阻1082d係耦接於電流鏡307，其用來接受第二電流Ib以產生第二電壓訊號Sd2，其中參考電阻308具有一預定參考電阻值。在此較佳實施例中，參考電阻308係一外部電阻，亦即參考電阻308係以外接的方式耦接於訊號操作電路100的其他電路。此外，轉導電路306另包含有一放大器309以及一場效電晶體310。放大器309的輸出端係耦接於場效電晶體310的閘極端，一負輸入端(-)用來接收預定電壓Vbg，以及一正輸入端(+)耦接於參考電阻308。在此較佳實施例中，場效電晶體310係一P型場效電晶體。如此一來，轉導電路306就可以產生一預定的電流I4。請注意，上述電路的細部連接方式請參考上述的第3圖，在此不另贅述。
    請參考第4圖。第4圖所示係本發明一種訊號放大電路1084之細部電路之一實施例示意圖。訊號放大電路1084包含有一輸入級放大電路1084a、一中間放大電路1084b以及一輸出級放大電路1084c。輸入級放大電路1084a係用來提供該偵測訊號Sd(亦即Sd1、Sd2)一第一增益以產生一第一放大訊號Sa1，其中第一放大訊號Sa1之直流偏壓係相異於偵測訊號Sd之直流偏壓。中間放大電路1084b係耦接於輸入級放大電路1084a，用來提供第一放大訊號Sa1一第二增益以產生一第二放大訊號Sa2，其中第二放大訊號Sa2之直流偏壓係相異於第一放大訊號Sa1之直流偏壓。輸出級放大電路1084c係耦接於中間放大電路1084b，用來提供第二放大訊號Sa2一第三增益以產生調整訊號Sad。
    從第4圖可以得知，輸入級放大電路1084a係一差動放大器，其係利用一P型電晶體差動對來接收差動的偵測訊號Sd(亦即Sd1、Sd2)，該P型差動對係疊加於一差動接成二極體形式的N型電晶體對(Diode-connected Transistor Pair)以輸出第一放大訊號Sa1。第一放大訊號Sa1係一差動輸出訊號，其係包含有Sa11與Sa12。此外，第一放大訊號Sa1之直流偏壓係低於偵測訊號Sd之直流偏壓。再者，中間放大電路1084b亦為一差動放大器，其係利用一N型電晶體差動對來接收差動的第一放大訊號Sa1(亦即Sa11、Sa12)，該N型差動對係疊加於一差動接成二極體形式的P型電晶體對以輸出第二放大訊號Sa2。第二放大訊號Sa2係一差動輸出訊號，其係包含有訊號Sa21與訊號Sa22。此外，第二放大訊號Sa2之直流偏壓係高於第一放大訊號Sa1之直流偏壓。
    此外，輸出級放大電路1084c會包含有兩組輸出電路1085、1086，其中輸出電路1085係用來將第二放大訊號Sa2中的訊號Sa21轉換為兩個不同直流偏壓的調整訊號Sad11、Sad12，而輸出電路1086係用來將第二放大訊號Sa2中的訊號Sa22轉換為兩個不同直流偏壓的調整訊號Sad21、Sad22，其中調整訊號Sad12、Sad22的直流偏壓會比調整訊號Sad11、Sad21的直流偏壓來得高。更進一步來說，每一組輸電路會利來兩個P型電晶體(亦即輸出電路1085的Mp1、Mp2以及輸出電路1086的Mp3、Mp4)來分別將第二放大訊號Sa2轉換為兩個輸出電流(亦即輸出電路1085的Io1、Io2以及輸出電路1086的Io3、Io4)。接著，一接成二極體形式的N型電晶體Mn1與一N型電晶體Mn2會將輸出電流Io1轉換為調整訊號Sad11，而另一N型電晶體Mn3會將輸出電流Io2轉換為調整訊號Sad12。同時，一接成二極體形式的N型電晶體Mn4與一N型電晶體Mn5會將輸出電流Io3轉換為調整訊號Sad21，而另一N型電晶體Mn6會將輸出電流Io4轉換為調整訊號Sad22。請注意，上述電路的細部連接方式請參考上述的第4圖，在此不另贅述。
    請參考第5圖。第5圖所示係本發明一種調整電路1086之細部電路之一實施例示意圖。調整電路1086包含有一第一疊加(cascoded)轉導電路1086a以及一第二疊加轉導電路1086b。第一疊加轉導電路1086a係耦接於閂鎖級106的交錯耦合對M4、M5之共同點N2，用來依據調整訊號Sad的訊號Sad21、Sad22來產生一第一調整電流Iad1來調整流經閂鎖級106之操作電流I1。第二疊加轉導電路1086b係耦接於輸入級104的差動輸入對M1、M2之共同點N2，用來依據調整訊號Sad的訊號Sad11、Sad12來產生一第二調整電流Iad2來調整流經輸入級104之操作電流I2。
    更進一步來說，第一疊加轉導電路1086a包含有一N型電晶體Mn7以及一N型電晶體Mn8，其中N型電晶體Mn7與N型電晶體Mn8的閘極端係分別用來接收訊號Sad21以及訊號Sad22。第二疊加轉導電路1086b包含有一N型電晶體Mn9以及一N型電晶體Mn10，其中N型電晶體Mn9與N型電晶體Mn10的閘極端係分別用來接收訊號Sad11以及訊號Sad12。請注意，上述電路的細部連接方式請參考上述的第5圖，在此不另贅述。
    依據本發明之較佳實施例，若訊號操作電路100於輸出端No1、No2的輸出電阻Rout為Rp+(-Rn)，其中電阻值Rp係從輸出端No1、No2看入負載元件102的預定電阻值，-Rn為從輸出端No1、No2看入閂鎖級106的電阻值。更進一步來說，-Rn=-1/gm，其中gm為交錯耦合對M4、M5對應一預定操作電流的轉導(Transconductance)增益。一般來說，gm的值正比於交錯耦合對M4、M5之操作電流。然而，當訊號操作電路100經由一半導體製程製作完成後，負載元件102的第一電阻1022以及第二電阻1024的電阻值通常會偏離原本所預定的電阻值，亦即當訊號操作電路100經由該半導體製程製作完成後，從輸出端No1、No2看入負載元件102的預定電阻值不再是預定電阻值Rp，而是一偏移電阻值Rpb。如此一來，輸出端No1、No2的輸出電阻就變成Rpb+(-Rn)而不是原本預定的輸出電阻Rout(亦即Rp+(-Rn))。為了將輸出電阻Rpb+(-Rn)校正為原本預定的輸出電阻Rout，本發明的控制電路108就會依據對應負載元件102之一負載值偏移量來調整流經閂鎖級106之操作電流I1以調整交錯耦合對M4、M5的轉導增益gm來補償該負載值偏移量。請注意，為了使得訊號操作電路100的總操作電流在調整完閂鎖級106之操作電流I1後仍維持固定，本發明的控制電路108並設置來同時調整輸入級104之操作電流I2。換句話說，當控制電路108增加流經閂鎖級106之操作電流I1一電流量時，控制電路108等量減少流經輸入級104之操作電流I2。反之，當控制電路108減少流經閂鎖級106之操作電流I1一電流量時，控制電路108另等量增加流經輸入級104之操作電流I2。
    為了精確量測到第一電阻1022以及第二電阻1024的電阻值偏移量，本發明在第一電阻1022以及第二電阻1024相鄰或附近的位置另設置了一組電阻，亦即第一電阻1082c、第二電阻1082d以及第三電阻303。如此一來，第一電阻1082c、第二電阻1082d、第三電阻303都大致上與第一電阻1022以及第二電阻1024具有相同電阻值偏移量。因此，當訊號操作電路100經由該半導體製程製作完成後，第3圖所示的第一電壓訊號產生電路1082a就會依據一能隙電壓參考(Bandgap Voltage Reference)電路所產生的預定電壓Vbg以及第三電阻303來產生第一電流Ia。接著，第一電流Ia會流經第一電阻1082c來產生第一電壓訊號Sd1。若第一電流Ia相同於電流I3，則第一電壓訊號Sd1亦會大致上相同於預定電壓Vbg。換句話說，第一電壓訊號Sd1係一已知的電壓訊號，其會隨著所設計的第一電流Ia與電流I3之間的比值而有所不同，而不會隨電阻值偏移量而變。
    然而，第3圖所示的第二電壓訊號產生電路1082b所產生的第二電壓訊號Sd2就會隨著電阻值偏移量而變。進一步來說，由於參考電阻308係一外接的已知電阻，因此依據預定電壓Vbg與參考電阻308所產生的第二電流Ib亦可為一已知電流。在一較佳實施例中，該外接的已知電阻可以係負載元件102所預定的電阻。因此，當第二電流Ib流經具有偏移量的第二電阻1082d時，第二電壓訊號Sd2就會反映出該電阻值偏移量。換句話說，以差動的角度來看，第一電壓訊號Sd1與第二電壓訊號Sd2之間的正負號與差量就代表負載元件102的電阻值的偏離方向與大小。因此，經由適當地設計，第一電壓訊號Sd1與第二電壓訊號Sd2之間的差量就可以放大並據以回授調整流經閂鎖級106之操作電流I1以補償該負載值偏移量。
    在此較佳實施例中，由於閂鎖級106之操作電流I1以及輸入級104之操作電流I2係分別由疊加式的第一疊加轉導電路1086a以及第二疊加轉導電路1086b來控制，每一疊加轉導電路都具有兩個控制端(亦即Mn7與Mn8的閘極端與Mn9與Mn10的閘極端)，因此本發明的訊號放大電路1084就係依據第一電壓訊號Sd1與第二電壓訊號Sd2之間的差量來產生調整訊號Sad11、Sad12、Sad21、Sad22來分別控制第一疊加轉導電路1086a以及第二疊加轉導電路1086b。舉例來說，若負載元件102的該負載值較預定的負載值來得大，則第二電壓訊號Sd2的電壓就會比第一電壓訊號Sd1的電壓來得高，進而使得訊號Sa11的電壓比訊號Sa12的電壓來得高。接著，第一放大訊號Sa1的訊號Sa11與Sa12輸入中間放大電路1084b後就會造成訊號Sa22的電壓比訊號Sa21的電壓來得高。換句話說，流經P型電晶體Mp1的電流會比流經P型電晶體Mp3的電流來得大，而流經P型電晶體Mp2的電流會比流經P型電晶體Mp4的電流來得大。因此，調整訊號Sad11的電壓會比調整訊號Sad21的電壓來得高，以及調整訊號Sad12的電壓會比調整訊號Sad22的電壓來得高。
    當調整訊號Sad11、Sad12、Sad21、Sad22分別耦接至N型電晶體Mn9、Mn10、Mn7、Mn8的閘極端時，第二疊加轉導電路1086b所產生的第二調整電流Iad2就會比第一疊加轉導電路1086a所產生的第一調整電流Iad1來得大。換句話說，此時流經閂鎖級106之操作電流I1變小了。依據上述的公式-Rn=-1/gm，其中gm的值正比於交錯耦合對M4、M5之操作電流，當流經閂鎖級106之操作電流I1變小時，Rn的值則是變大了。換句話說，當電阻值Rp變大時，Rn的值也是變大。反之，當電阻值Rp變小時，Rn的值也是變小。為了方便起見，從輸出端No1、No2看入閂鎖級106的調整後電阻值為Rnb。因此經由適當地設計，輸出端No1、No2的調整後輸出電阻就可以校正為原本預定的輸出電阻Rout(亦即Rp+(-Rn)=Rpb+(-Rnb))。此外，本發明的另一參考電流源112係用來提供輸入級104一固定的參考電流，亦即參考電流If。如此一來，當訊號操作電路100在進行正常的操作時，參考電流源110所需提應的電流就可以比較少。換句話說，另一參考電流源112分配了參考電流源110所須產生的一部份電流。
    請注意，本發明訊號操作電路100亦可以實作為一正反器(Flip-flop)。因此，第6圖所示係依據本發明訊號操作電路100所實作的一環形震盪器600之一實施例示意圖。環形震盪器600係一4級環形震盪器，其中每一級正反器(亦即602、604、606、608)均可由本發明訊號操作電路100加以實作。如同上述關於訊號操作電路100所教導的技術特徵，當不理想的半導體製程造成每一個正反器的輸出電阻發生電阻值偏移的現象時，每一個正反器的輸出電阻都可以用上述所教導的方法來校正/補償回原本預定的輸出電阻，因此每一個正反器所造成的延遲時間就可以調整至一預定的延遲量。當環形震盪器600中每一個正反器的延遲量都是預定時，環形震盪器600所產生的震盪時脈訊號的震盪頻率Fosc就可依據以下方程式來計算出：
    Fosc=(2*N*Td)-1，
    其中N為環形震盪器600中正反器的個數，Td為每一個正反器的預定的延遲量。因此，利用本發明的訊號操作電路100所實作的環形震盪器600的震盪頻率並不會隨著製程的漂移而改變。
    此外，請參考第7A圖以及第7B圖。第7A圖所示係一未經電阻值補償之前的一環形震盪器的壓控震盪器增益(Kvco)在不同半導體製程漂移下的變化曲線示意圖。第7B圖所示係本發明環形震盪器600的壓控震盪器增益(Kvco)在不同半導體製程漂移的變化曲線示意圖。可以得出在不同程度(FF、TT、SS Corners)的半導體製程漂移下，未經電阻值補償之前的該環形震盪器的壓控震盪器增益的曲線間隔較大，斜率也比較大；而經由本發明電阻值補償之後，本發明的環形震盪器600的壓控震盪器增益的曲線間隔明顯變得比較小，斜率也比較小。因此利本發明的環形震盪器600所實現的一鎖相廻路(Phase-locked Loop)的時脈抖動(Jitter)就會比較小，進而可以使用較小面積的電容來製作該鎖相廻路的濾波器(Loop Filter)。換句話說，本發明所提出的電阻值補償方法節省了該鎖相廻路的製作成本。
    綜上所述，在一正反器中，本發明依據一半導體負載電阻所漂移的量來調整該正反器的一閂鎖級的操作電流來調整該閂鎖級的轉導增益以補償該負載電阻的偏移量。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100．．．訊號操作電路
    102．．．負載元件
    104．．．輸入級
    106．．．閂鎖級
    108．．．控制電路
    110、112．．．參考電流源
    301、306．．．轉導電路
    302、307．．．電流鏡
    303．．．第三電阻
    304、309．．．放大器
    305、310．．．場效電晶體
    308．．．參考電阻
    600．．．環形震盪器
    602、604、606、608．．．正反器
    1022、1082c．．．第一電阻
    1024、1082d．．．第二電阻
    1082．．．偵測電路
    1084．．．訊號放大電路
    1086．．．調整電路
    1082a．．．第一電壓訊號產生電路
    1082b．．．第二電壓訊號產生電路
    1084a．．．輸入級放大電路
    1084b．．．中間放大電路
    1084c．．．輸出級放大電路
    1085、1086．．．輸出電路
    1086a．．．第一疊加轉導電路
    1086b．．．第二疊加轉導電路
    第1圖係本發明一種訊號操作電路之一實施例示意圖。
    第2圖係本發明一種偵測電路之一實施例示意圖。
    第3圖係本發明一種偵測電路之細部電路之一實施例示意圖。
    第4圖係本發明一種訊號放大電路之細部電路之一實施例示意圖。
    第5圖係本發明一種調整電路之細部電路之一實施例示意圖。
    第6圖係依據本發明該訊號操作電路所實作的一環形震盪器之一實施例示意圖。
    第7A圖係一未經電阻值補償之前的一環形震盪器的壓控震盪器增益在不同半導體製程漂移下的變化曲線示意圖。
    第7B圖係本發明一環形震盪器的壓控震盪器增益在不同半導體製程漂移的變化曲線示意圖。
    100．．．訊號操作電路
    102．．．負載元件
    104．．．輸入級
    106．．．閂鎖級
    108．．．控制電路
    110、112．．．參考電流源
    1022．．．第一電阻
    1024．．．第二電阻
    1082．．．偵測電路
    1084．．．訊號放大電路
    1086．．．調整電路
    权利要求:
    Claims (12)
    [1] 一種訊號操作電路，包含有：一負載元件；一輸入級，耦接於該負載元件，用來依據一控制訊號來將一輸入訊號轉換為一輸出訊號；一閂鎖級，耦接於該負載元件與該輸入級，用來依據該控制訊號來閂鎖該輸出訊號；以及一控制電路，耦接於該閂鎖級，用來依據對應該負載元件之一負載值偏移量來至少調整流經該閂鎖級之一操作電流以補償該負載值偏移量。
    [2] 如申請專利範圍第1項所述的訊號操作電路，其中當該負載元件之該負載值偏移量為正時，該控制電路減少流經該閂鎖級之該操作電流。
    [3] 如申請專利範圍第1項所述的訊號操作電路，其中當該負載元件之該負載值偏移量為負時，該控制電路增加流經該閂鎖級之該操作電流。
    [4] 如申請專利範圍第1項所述的訊號操作電路，其中該控制電路包含有：一偵測電路，用來產生對應該負載值偏移量之一偵測訊號；以及一調整電路，耦接於該偵測電路，用來依據該偵測訊號來調整流經該閂鎖級之該操作電流以及該輸入級之一操作電流。
    [5] 如申請專利範圍第4項所述的訊號操作電路，其中當該調整電路增加流經該閂鎖級之該操作電流與流經該輸入級之該操作電流之一電流時，該調整電路減少流經該閂鎖級之該操作電流與流經該輸入級之該操作電流之另一電流。
    [6] 如申請專利範圍第4項所述的訊號操作電路，其中該控制電路另包含有：一訊號放大電路，耦接於該偵測電路與該調整電路，用來對該偵測訊號進行一訊號放大操作來產生一調整訊號；其中該調整電路利用該調整訊號來調整流經該閂鎖級之該操作電流以及該輸入級之該操作電流。
    [7] 如申請專利範圍第4項所述的訊號操作電路，其中該負載元件係為一負載電阻，該負載元件之該負載值偏移量係為該負載電阻之一電阻值偏移量，以及該偵測電路包含有：一第一電壓訊號產生電路，用來將一第一電流施加於一第一電阻以產生該偵測訊號之一第一電壓訊號；以及一第二電壓訊號產生電路，用來將一第二電流施加於一第二電阻以產生該偵測訊號之一第二電壓訊號；其中該第一電阻的電阻值偏移量以及該第二電阻的電阻值偏移量均與該負載電阻的該電阻值偏移量大致上相同，該第一電流係對應於該負載電阻之該電阻值偏移量，以及該第二電流係一預定電流。
    [8] 如申請專利範圍第7項所述的訊號操作電路，其中該第一電壓訊號產生電路包含有：一轉導電路，用來將一預定電壓施加於一第三電阻以產生一第三電流；一電流鏡，耦接於該轉導電路，用來依據該第三電流來產生該第一電流；以及該第一電阻，耦接於該電流鏡，用來接受該第一電流以產生該第一電壓訊號；其中該第三電阻的電阻值偏移量與該負載電阻之該電阻值偏移量大致上相同。
    [9] 如申請專利範圍第7項所述的訊號操作電路，其中該第二電壓訊號產生電路包含有：一轉導電路，用來將一預定電壓施加於一參考電阻以產生一第三電流；一電流鏡，耦接於該轉導電路，用來依據該第三電流來產生該第二電流；以及該第二電阻，耦接於該電流鏡，用來接受該第二電流以產生該第二電壓訊號；其中該參考電阻具有一預定參考電阻值。
    [10] 如申請專利範圍第6項所述的訊號操作電路，其中該訊號放大電路包含有：一輸入級放大電路，用來提供該偵測訊號一第一增益以產生一第一放大訊號，其中該第一放大訊號之直流偏壓係相異於該偵測訊號之直流偏壓；一中間放大電路，耦接於該輸入級放大電路，用來提供該第一放大訊號一第二增益以產生一第二放大訊號，其中該第二放大訊號之直流偏壓係相異於該第一放大訊號之直流偏壓；以及一輸出級放大電路，耦接於該中間放大電路，用來提供該第二放大訊號一第三增益以產生該調整訊號。
    [11] 如申請專利範圍第4項所述的訊號操作電路，其中該調整電路包含有：一第一疊加(cascoded)轉導電路，耦接於該閂鎖級，用來依據該偵測訊號來產生一第一調整電流來調整流經該閂鎖級之該操作電流。
    [12] 如申請專利範圍第11項所述的訊號操作電路，其中該調整電路另包含有：一第二疊加轉導電路，耦接於該輸入級，用來依據該偵測訊號來產生一第二調整電流來調整流經該輸入級之該操作電流。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR100588339B1|2006-06-09|오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로
    US6617933B2|2003-09-09|VCO circuit with wide output frequency range and PLL circuit with the VCO circuit
    US7161401B2|2007-01-09|Wide output-range charge pump with active biasing current
    KR100633770B1|2006-10-13|공통모드 피드백 회로를 구비한 아이피투 교정회로 및아이피투 교정방법
    KR20000077108A|2000-12-26|전압 제어 발진기
    WO2002060063A1|2002-08-01|Self-biasing phase-locked loop system
    US7999612B2|2011-08-16|Operational amplifier having DC offset cancellation capability
    JP5255069B2|2013-08-07|能動的バイアスを用いた低電力消費クォーツ発振器
    US7358827B2|2008-04-15|Process-insensitive self-biasing phase locked loop circuit and self-biasing method thereof
    US9407201B1|2016-08-02|Crystal oscillator circuit
    KR100295044B1|2001-07-12|차동지연회로를사용하는전압제어발진기
    JP3616268B2|2005-02-02|リングオシレータ用遅延回路
    TWI477077B|2015-03-11|訊號操作電路
    US20030034849A1|2003-02-20|Ring oscillator stage
    KR100979115B1|2010-08-31|바이어스전압 생성회로 및 위상고정루프
    JP2005286822A|2005-10-13|コンダクタンスアンプ
    US20120223781A1|2012-09-06|Noise regulated linear voltage controlled oscillator
    JP2007274626A|2007-10-18|自動調整回路
    JP4725061B2|2011-07-13|可変遅延回路、電圧制御遅延回路及び電圧制御発振回路
    US10985767B2|2021-04-20|Phase-locked loop circuitry having low variation transconductance design
    KR101542189B1|2015-08-12|전하 펌프 및 위상 동기 루프
    TW202008714A|2020-02-16|電壓控制振盪器、ｐｌｌ電路和ｃｄｒ裝置
    JP2008306562A|2008-12-18|演算増幅器
    Garde et al.2021|Energy-Efficient Symmetrical Cascode OTA in a 130 nm CMOS Process
    JP2019525588A|2019-09-05|電気信号を制御可能に遅延させるためのデバイス及び方法
    同族专利:
    公开号 | 公开日
    US20130009670A1|2013-01-10|
    US8653858B2|2014-02-18|
    TWI477077B|2015-03-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP2713167B2|1994-06-14|1998-02-16|日本電気株式会社|比較器|
    JP2002232271A|2001-02-01|2002-08-16|Fujitsu Ltd|Ｄｃオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路|
    US6861888B2|2002-01-16|2005-03-01|Agilent Technologies, Inc.|High-sensitivity differential data latch system|
    US7400183B1|2005-05-05|2008-07-15|Cypress Semiconductor Corporation|Voltage controlled oscillator delay cell and method|
    US7701256B2|2006-09-29|2010-04-20|Analog Devices, Inc.|Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit|
    JP2009038778A|2007-08-06|2009-02-19|Nec Electronics Corp|Ｖｃｏ回路及びそれを用いたｐｌｌ回路|US10382030B2|2017-07-12|2019-08-13|Texas Instruments Incorporated|Apparatus having process, voltage and temperature-independent line transient management|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100124290A|TWI477077B|2011-07-08|2011-07-08|訊號操作電路|TW100124290A| TWI477077B|2011-07-08|2011-07-08|訊號操作電路|
    US13/426,616| US8653858B2|2011-07-08|2012-03-22|Signal operating circuit|
    [返回顶部]