• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    電子裝置包括一半導體元件封裝、一基板、多個第一銲料連接件及多個第二銲料連接件。半導體元件封裝包含一晶片座、設置於晶片座旁之多個引腳及多個強化元件、電性連接引腳之一晶片，及包覆晶片、部份引腳及強化元件且暴露各強化元件的至少一側表面之一封裝本體。強化元件與封裝本體的側表面共平面。基板包含對應引腳的多個第一銲墊及對應強化元件的多個第二銲墊。第一銲料連接件設置於第一銲墊與引腳間。第二銲料連接件設置於第二銲墊與強化元件間。第二銲料連接件接觸強化元件之側表面。第二接墊的一表面積大於對應之強化元件的一表面積。
    公开号:TW201304020A
    申请号:TW101123905
    申请日:2012-07-03
    公开日:2013-01-16
    发明作者:Po-Shing Chiang；Ping-Cheng Hu；Yu-Fang Tsai
    申请人:Advanced Semiconductor Eng；
    IPC主号:H01L23-00
    专利说明:
    電子裝置及其製造方法
    本發明是有關於一種半導體元件封裝，且特別是有關於具有一導線架的半導體元件封裝及其製造方法。
    四方扁平無引腳封裝(QFN)是一種半導體封裝技術，因具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度，故四方扁平無引腳封裝適用於高頻傳輸(例如射頻頻帶)之晶片封裝，且已在無線領域封裝應用上逐漸普遍。
    在四方扁平無引腳封裝之一製造方法中，提供了具有多個晶片座及多個引腳之一導線架。多個晶片經由接合引線電性連接至導線架的這些引腳。這些引腳、接合引線與晶片被模製化合物(molding compound)或包覆材料(encapsulant)封裝與保護，並且這些引腳的底部暴露於封裝材料之外，用以電性連接至例如印刷電路板之一外接裝置。此結構可被分割出個別的四方扁平無引腳封裝。
    四方扁平無引腳封裝在配置於印刷電路板的表面之後，利用一落摔測試來評估在四方扁平無引腳封裝與印刷電路板之間銲料連接件的可靠度。經落摔測試後，位於四方扁平無引腳封裝角落的銲料連接件通常會破裂。因此，需要增加位於角落之銲料連接件的強度。
    本發明之一實施例包括一種電子裝置，電子裝置包括一半導體元件封裝。半導體元件封裝包含一晶片座、設置於晶片座旁之多個引腳及設置於晶片座旁之多個強化元件。各強化元件具有一實質上為三角形的外表面及三個側表面。半導體元件封裝更包含設置於晶片座且電性連接於這些引腳之一晶片，以及包覆晶片、這些引腳之至少一部分及這些強化元件之至少一部分且暴露各強化元件的至少兩個側表面之一封裝本體。被暴露之這些強化元件之這些側表面與封裝本體的側表面共平面。電子裝置更包括一基板，基板包含對應於這些引腳的多個第一接墊及對應於這些強化元件的多個第二接墊。電子裝置更包括多個第一銲料連接件，設置於這些第一接墊與這些引腳之間。電子裝置更包括多個第二銲料連接件，設置於這些第二接墊與這些強化元件之間。各第二接墊的一表面積大於所對應之強化元件的一表面積。這些第二銲料連接件接觸這些強化元件之這些側表面。
    本發明之另一實施例包括一種電子裝置，電子裝置包括一半導體元件封裝。半導體元件封裝包含一晶片座及設置於晶片座旁之多個引腳。半導體元件封裝更包含對稱地設置於晶片座旁之多個強化元件。各強化元件包含實質上為矩形的多個內表面及多個外表面。半導體元件封裝更包含設置於晶片座且電性連接於這些引腳之一晶片，以及包覆晶片、這些引腳之至少一部分及這些強化元件之至少一部分且暴露各強化元件的至少一側表面之一封裝本體。被暴露之這些強化元件之這些側表面與封裝本體的側表面共平面。電子裝置更包括一基板，包含對應於這些引腳的多個第一接墊及對應於這些強化元件的多個第二接墊。電子裝置更包括設置於這些第一接墊與這些引腳之間之多個第一銲料連接件。電子裝置更包括設置於這些第二接墊與這些強化元件之間之多個第二銲料連接件。這些強化元件包含設置於封裝本體之多個角落的多個第一強化元件部份以及設置於封裝本體之各邊的中央的多個第二強化元件部份。這些第二銲料連接件接觸這些強化元件之這些側表面。
    本發明之另一實施例包括一種電子裝置之製造方法，包括提供一半導體元件封裝。半導體元件封裝包含一晶片座、環繞晶片座之多個引腳、環繞晶片座之多個強化元件。半導體元件封裝更包含設置於晶片座且電性連接至這些引腳之一晶片以及包覆晶片、部份這些引腳及部分這些強化元件且暴露各強化元件的至少一側表面之一封裝本體。這些強化元件之側表面與封裝本體的側表面共平面。電子裝置之製造方法更包括提供一基板。基板包含對應於這些引腳的多個第一接墊及對應於這些強化元件的多個第二接墊。電子裝置之製造方法更包括藉由多個第一銲料連接件及多個第二銲料連接件將半導體元件封裝配置於基板。這些第一銲料連接件設置於這些第一接墊及這些引腳之間。這些第二銲料連接件設置於這些第二接墊與這些強化元件之間。各第二接墊之區域大於其對應的強化元件之區域。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    請參閱圖1A至圖1C，圖1A是依照本發明之一實施例之一種四方扁平無引腳之半導體元件封裝100a的底面示意圖。圖1B是圖1A之半導體元件封裝沿1B-1B線段之剖面示意圖。圖1C是圖1A之半導體元件封裝沿1C-1C線段之剖面示意圖。
    請參閱圖1A，半導體元件封裝100a包含一載具200a、一晶片300及一模製化合物500。載具200a包含一晶片座210、多個引腳220及一強化元件230a。晶片座210具有用以容納晶片300之一凹穴210a。這些引腳220環置於晶片座210之四周，每一引腳220具有相對之一第一內表面222及一第一外表面224(如圖1B所示)。強化元件230a設置於晶片座210四周且連續地外接於半導體元件封裝100a之外緣，強化元件230a具有相對之一第二內表面232a及一第二外表面234a。強化元件230a之第二外表面234a的一表面積大於各引腳220之第一外表面224的一表面積。此外，第二內表面232a的一表面積小於第二外表面234a的一表面積。強化元件230a之第二內表面232a與第二外表面234a的形狀由上視圖或是下視圖來看均可為環狀。
    請參閱圖1B，多個金屬電鍍層223、225可被設置於第一內表面222及第一外表面224。這些金屬電鍍層223、225可由鈦/銅(Ti/Cu)、鎳/金(Ni/Au)、其他適合的金屬、合金、或是如同族的金屬或合金所形成，並不侷限於鉻/鉻-銅/銅(Cr/Cr-Cu/Cu)、鈦/鎳-釩(Ti/Ni-V)、鈦/鎳-釩/銅(Ti/Ni-V/Cu)、鈦/鎢(Ti/W)及鈦/鎢/金(Ti/W/Au)。
    請繼續參閱圖1B，晶片300被設置在載具200a之晶片座210上。半導體元件封裝100a更包含多條接合引線400，使晶片300電性連接至這些引腳220之這些第一內表面222。這些接合引線400亦可使晶片300電性連接至晶片座210。模製化合物500包覆晶片300、這些接合引線400及這些引腳220之這些第一內表面222，且暴露這些引腳220之這些第一外表面24與晶片座210之下表面。
    請參閱圖1C，如上所述，強化元件230a具有相對之第二內表面232a及第二外表面234a。這些接合引線400將晶片300電性連接至強化元件230a之第二內表面232a。模製化合物500更包覆了強化元件230a之第二內表面232a且暴露了強化元件230a之第二外表面234a。
    請參閱圖1D，圖1D是圖1A之半導體元件封裝100a設置於印刷電路板表面後的剖面示意圖。這些引腳220之這些第一外表面224與強化元件230a之第二外表面234a透過銲料600被配置於一印刷電路板10上。由於強化元件230a增加了銲接觸區域及銲料容量以增加連接強度，使得半導體元件封裝100a與印刷電路板10之間銲料連接件的可靠度增加。銲料600可藉由例如是浸焊、焊錫印刷、無電電鍍或是任何將其配置在印刷電路板表面的方式形成於半導體元件封裝100a上。銲料600亦可藉由點膠過程(dispensing process)、網版印刷、刻板印花或是任何配置在印刷電路板表面的方式形成於印刷電路板10上。
    請參閱圖2，圖2是依照本發明之另一實施例之一種半導體元件封裝100b的底面示意圖。半導體元件封裝100b類似於圖1A之半導體元件封裝100a，主要差異在於半導體元件封裝100b之一強化元件230b包含多個強化元件部份236b。這些強化元件部份236b位於載具200b的多個角落C，且以晶片座210為中心對稱地設置。各強化元件部份236b具有相對之一外表面237b及一內表面237b’。各外表面237b及各內表面237b’的形狀實質上為三角形，且這些外表面237b的邊緣實質上對齊於模製化合物500的側邊緣。由於各外表面237b之表面積大於對應之內表面237b’的表面積，故這些內表面237b’的邊緣自模製化合物500的側邊緣凹入，而非實質上對齊於模製化合物500的側邊緣。此外，強化元件部份236b之外表面237b之表面積大於引腳220之第一外表面224之表面積。
    請參閱圖3，圖3是依照本發明之另一實施例之一種半導體元件封裝100c的底面示意圖。半導體元件封裝100c類似於圖1B之半導體元件封裝100b，主要差異在於強化元件部份236c之一外表面237c與一內表面237c’實質上是圓形。外表面237c之一表面積大於內表面237c’之一表面積。強化元件部份236c之外表面237c之表面積大於引腳220之第一外表面224的表面積。
    請參閱圖4，圖4是依照本發明之另一實施例之一種半導體元件封裝的底面示意圖。半導體元件封裝100d類似於圖3之半導體元件封裝100c，主要差異在於半導體元件封裝100d的一強化元件230d包含多個第一強化元件部份236d及多個第二強化部份238d。第一強化元件部份236d類似於圖3之第一強化元件部份236c。這些第二強化部份238d對稱地連接至晶片座210之各邊緣的中央且延伸至載具200d之邊緣。各第二強化元件部份238d具有相對之一第二外表面239d及一第二內表面239d’。第二外表面239d與第二內表面239d’的形狀實質上為矩形，且各第二強化元件部份238d之第二外表面239d的表面積大於各引腳220之第一外表面224的表面積。
    請參閱圖5，圖5是依照本發明之另一實施例之一種半導體元件封裝100e的底面示意圖。半導體元件封裝100e類似於圖4之半導體元件封裝100d，主要差異在於這些第一強化元件部份236d被省略。
    請參閱圖6，圖6是依照本發明之另一實施例之一種半導體元件封裝100f的底面示意圖。半導體元件封裝100f類似於圖1A之半導體元件封裝100a，主要差異在於半導體元件封裝100f之一強化元件230f包含多個第一強化元件部份236f及多個第二強化元件部份238f。這些第一強化元件部份236f位於載具200f的多個角落C，且以晶片座210為中心對稱地設置。這些第二強化元件部份238f以晶片座210為中心，對稱地設置在載具200f的各邊緣的中央。各第一強化元件部份236f具有相對之一第一外表面237f及一第一內表面237f’。這些第一外表面237f與這些第一內表面237f’的形狀實質上為矩形，且這些第一外表面237f的邊緣實質上對齊於模製化合物500的側邊緣。然而，各第一外表面237f之一表面積大於對應的第一內表面237f’之一表面積，故這些第一內表面237f’的邊緣自模製化合物500的側邊緣凹入，而非實質上對齊於模製化合物500的側邊緣。各第二強化元件部份238f具有相對之一第二外表面239f及一第二內表面239f’。這些第二外表面239f及這些第二內表面239f’實質上矩形。這些第二強化元件部份238f之第二外表面239f的邊緣實質上對齊於模製化合物500的側邊緣。然而，各第二外表面239f之一表面積大於對應的第二內表面239f’之一表面積，故這些第二內表面239f’的邊緣自模製化合物500的側邊緣凹入，而非實質上對齊於模製化合物500的側邊緣。第一強化元件部份236f之第一外表面237f的表面積與第二強化元件部份238f之第二外表面239f的表面積大於引腳220之第一外表面224的表面積。
    在其他的實施例中，強化元件230a、230b及強化元件部份236c、236d、236e、236f可能為其他的形狀或形式。然而，強化元件230a、230b及強化元件部份236c、236d、236e、236f之外表面234a、237b、237c、237d、237e、237f、239d、239f的表面積大於各引腳220之第一外表面224的表面積。這些強化元件的外表面的表面積與各引腳的外表面的表面積之比例大於等於4。此結構可增強半導體元件封裝與印刷電路板之間的連接強度以及銲料接合的可靠度。
    請參閱圖7A，圖7A是依照本發明之一實施例之一種電子裝置700a的底面示意圖。電子裝置700a包含圖2之半導體元件封裝100b及一印刷電路板20a。然而，在其他實施例中，半導體元件封裝100b可被替換為例如是上述提及的其他半導體元件封裝100a、100c、100d、100e、100f、100g，半導體元件封裝之種類並不以此為限。
    印刷電路板20a包含多個強化接墊40a，位於載具200b之多個角落C，且以晶片座210為中心對稱地設置。印刷電路板20a之這些強化接墊40a的位置對應於半導體元件封裝100b之這些強化元件部份236b的位置。各強化接墊40a的表面積大於各強化元件部份236b的外表面237b的表面積。
    請參閱圖7B，圖7B是圖7A之電子裝置700a沿7B-7B線段之剖面示意圖。印刷電路板20a包含多個接合接墊30a、這些強化接墊40a及一銲料罩幕層50。銲料罩幕層50覆蓋印刷電路板20a之上表面且暴露出這些接合接墊30a之一部份32a與這些強化接墊40a之一部份42a。半導體元件封裝100b藉由銲料600設置於印刷電路板20a。
    強化接墊40a之被暴露出的表面42a的表面積大於接合接墊30a之被暴露出的表面32a之表面積。接合接墊30a的位置對應於引腳220的位置。強化接墊40a的位置對應於強化元件230b的位置。這些強化接墊40a以遠離晶片300的方向延伸於半導體元件封裝100b之載具200b之外。強化接墊40a之被暴露出的表面42a在沿著遠離晶片300的方向具有一寬度Wd。半導體元件封裝100b之強化元件部份236b的外表面237b在相同方向具有一寬度Wb，且強化接墊40a之被暴露出的表面42a之寬度Wd與強化元件部份236b的外表面237b之寬度Wb之比例(Wd/Wb)以大於等於1.3為佳。
    銲料600設置於半導體元件封裝100b之引腳220與印刷電路板20a之接合接墊30a之間。雖圖7B未繪示出，但銲料600可覆蓋在暴露於模製化合物500外之各引腳220的整個表面。銲料600亦可設置於強化元件部份236b與強化接墊部份44a之間。由於強化接墊40a延伸至強化元件部份236b之外，當寬度Wd與寬度Wb之比例(Wd/Wb)大於等於1.3，銲料600可溢出且接觸於強化元件部份236b的側表面237b”。溢出的銲料600增加了與半導體封裝100b之間的接觸面積，可提供額外的連接強度且增進半導體元件封裝100b與印刷電路板20a之間銲料接合的可靠度。
    請參閱圖8，圖8是依照本發明之另一實施例之一種電子裝置700b的底面示意圖。電子裝置700b類似於圖7A之電子裝置700a，主要差異在於印刷電路板20b之強化接墊40b包含多個第一強化接墊部份45a及第二強化接墊部份46b。半導體元件封裝100h之載具200h的一強化元件230h包含多個第一強化元件部份236h及多個第二強化元件部份238h。
    這些第一強化元件部份236h位於載具200h之多個角落，且以晶片座210為中心對稱地設置。這些第二強化元件部份238h以晶片座210為中心，對稱地設置於載具200h的邊緣。第一強化元件部份236h之外表面237h與內表面237h’之形狀實質上為三角形。第二強化元件部份238h之外表面239h與內表面239h’之形狀實質上為半圓形。
    第二強化接墊部份46b的位置對應於第二強化元件部份238h的位置。第二強化接墊部份46b被暴露的表面之表面積大於第二強化元件部份238h之外表面239h的表面積。此外，第二強化元件部份238h之外表面239h的邊緣實質上對齊於模製化合物500的側邊緣。第一強化接墊部份45a及第二強化接墊部份46b的位置對應於第一強化元件部份236h及第二強化元件部份238h之位置。第一強化接墊部份45a及第二強化接墊部份46b沿遠離晶片300的方向延伸於半導體元件封裝100h之載具200h之外。第一強化接墊部份45a及第二強化接墊部份46b被暴露出的表面的表面積分別大於第一強化元件部份236h及第二強化元件部份238h之外表面的表面積。此結構可使銲料600溢出至第一強化元件部份236h及第二強化元件部份238h的側表面。溢出的銲料600增加了與半導體封裝100h之間的接觸面積，可提供額外的連接強度且增進半導體元件封裝100h與印刷電路板20b之間銲料接合的可靠度。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    C‧‧‧角落
    Wd‧‧‧寬度
    Wb‧‧‧寬度
    10、20a、20b‧‧‧印刷電路板
    30a‧‧‧接合接墊
    32a‧‧‧被暴露出的表面
    40a、40b‧‧‧強化接墊
    42a‧‧‧被暴露出的表面
    44a‧‧‧強化接墊部份
    45a‧‧‧第一強化接墊部份
    46b‧‧‧第二強化接墊部份
    50‧‧‧銲料罩幕層
    100a、100b、100c、100d、100e、100f、100h‧‧‧半導體元件封裝
    200a、200b、200c、200d、200e、200f、200h‧‧‧載具
    210‧‧‧晶片座
    210a‧‧‧凹穴
    220‧‧‧引腳
    222‧‧‧第一內表面
    223、225‧‧‧金屬電鍍層
    224‧‧‧第一外表面
    230a、230b、236c、230d、236e、230f、230h‧‧‧強化元件
    232a、239d’、239f’‧‧‧第二內表面
    234a、239d、239f‧‧‧第二外表面
    236b、236c‧‧‧強化元件部份
    236d、236e、236f、236h‧‧‧第一強化元件部份
    237b、237c、237d、237e、237h‧‧‧外表面
    237b’、237c’、237d’、237e’、237h’‧‧‧內表面
    237b”‧‧‧側表面
    237f‧‧‧第一外表面
    237f’‧‧‧第一內表面
    238d、238f、238h‧‧‧第二強化部份
    239h‧‧‧外表面
    239h’‧‧‧內表面
    300‧‧‧晶片
    400‧‧‧接合引線
    500‧‧‧模製化合物
    600‧‧‧銲料
    700a、700b‧‧‧電子裝置
    圖1A是依照本發明之一實施例之一種半導體元件封裝的底面示意圖。
    圖1B是圖1A之半導體元件封裝沿1B-1B線段之剖面示意圖。
    圖1C是圖1A之半導體元件封裝沿1C-1C線段之剖面示意圖。
    圖1D是圖1A之半導體元件封裝設置於印刷電路板表面後的剖面示意圖。
    圖2是依照本發明之另一實施例之一種半導體元件封裝的底面示意圖。
    圖3是依照本發明之另一實施例之一種半導體元件封裝的底面示意圖。
    圖4是依照本發明之另一實施例之一種半導體元件封裝的底面示意圖。
    圖5是依照本發明之另一實施例之一種半導體元件封裝的底面示意圖。
    圖6是依照本發明之另一實施例之一種半導體元件封裝的底面示意圖。
    圖7A是依照本發明之一實施例之一種電子裝置的底面示意圖。
    圖7B是圖7A之電子裝置沿7B-7B線段之剖面示意圖。
    圖8是依照本發明之另一實施例之一種電子裝置的底面示意圖。
    100a‧‧‧半導體元件封裝
    200a‧‧‧載具
    210‧‧‧晶片座
    210a‧‧‧凹穴
    220‧‧‧引腳
    224‧‧‧第一外表面
    230a‧‧‧強化元件
    232a‧‧‧第二內表面
    234a‧‧‧第二外表面
    300‧‧‧晶片
    500‧‧‧模製化合物
    权利要求:
    Claims (20)
    [1] 一種電子裝置，包括：一半導體元件封裝，包含：一晶片座；多個引腳，設置於該晶片座旁；多個強化元件，設置於該晶片座旁，其中各該強化元件具有一實質上為三角形的外表面及三個側表面；一晶片，設置於該晶片座且電性連接於該些引腳；以及一封裝本體，包覆該晶片、該些引腳之至少一部分及該些強化元件之至少一部分，且暴露各該強化元件的至少兩個該側表面，其中被暴露之該些強化元件之該些側表面與該封裝本體的側表面共平面；一基板，包含對應於該些引腳的多個第一接墊及對應於該些強化元件的多個第二接墊；多個第一銲料連接件，設置於該些第一接墊與該些引腳之間；以及多個第二銲料連接件，設置於該些第二接墊與該些強化元件之間；其中各該第二接墊的一表面積大於所對應之該強化元件的一表面積；以及其中該些第二銲料連接件接觸該些強化元件之該些側表面。
    [2] 如申請專利範圍第1項所述之電子裝置，其中各該第二接墊之寬度與各該強化元件之寬度的比例大於等於1.3。
    [3] 如申請專利範圍第1項所述之電子裝置，其中該些引腳具有暴露於該封裝本體之多個外表面，且該些強化元件之各該實質上為三角形的外表面之一表面積大於該些引腳之各該外表面的一表面積。
    [4] 如申請專利範圍第1項所述之電子裝置，更包括一銲料罩幕層，覆蓋部份該基板且暴露該些第一接墊及該些第二接墊。
    [5] 如申請專利範圍第1項所述之電子裝置，其中該些強化元件設置於該半導體元件封裝的多個角落。
    [6] 如申請專利範圍第1項所述之電子裝置，其中該些強化元件以該晶片座為中心對稱地設置。
    [7] 如申請專利範圍第1項所述之電子裝置，其中各該強化元件更包含一實質上為三角形的內表面且各該內表面之一表面積小於其對應的該外表面之一表面積。
    [8] 如申請專利範圍第7項所述之電子裝置，更包括多個金屬電鍍層，位於該些強化元件之該些內表面及該些外表面上。
    [9] 如申請專利範圍第8項所述之電子裝置，其中該些金屬電鍍層包含選自鈦/銅(Ti/Cu)、鎳/金(Ni/Au)、鉻/鉻-銅/銅(Cr/Cr-Cu/Cu)、鈦/鎳-釩(Ti/Ni-V)、鈦/鎳-釩/銅(Ti/Ni-V/Cu)、鈦/鎢(Ti/W)及鈦/鎢/金(Ti/W/Au)之至少一材料。
    [10] 一種電子裝置，包括：一半導體元件封裝，包含：一晶片座；多個引腳，設置於該晶片座旁；多個強化元件，對稱地設置於該晶片座旁，其中各該強化元件包含實質上為矩形的多個內表面及多個外表面；一晶片，設置於該晶片座且電性連接於該些引腳；以及一封裝本體，包覆該晶片、該些引腳之至少一部分及該些強化元件之至少一部分，且暴露各該強化元件的至少一側表面，其中被暴露之該些強化元件之該些側表面與該封裝本體的側表面共平面；一基板，包含對應於該些引腳的多個第一接墊及對應於該些強化元件的多個第二接墊；多個第一銲料連接件，設置於該些第一接墊與該些引腳之間；以及多個第二銲料連接件，設置於該些第二接墊與該些強化元件之間；其中該些強化元件包含設置於該封裝本體之多個角落的多個第一強化元件部份以及設置於該封裝本體之各邊的中央的多個第二強化元件部份；以及其中該些第二銲料連接件接觸該些強化元件之該些側表面。
    [11] 如申請專利範圍第10項所述之電子裝置，其中各該第二接墊之寬度與各該強化元件之寬度的比例大於等於1.3。
    [12] 如申請專利範圍第10項所述之電子裝置，其中該些引腳具有暴露於該封裝本體之多個外表面，且該些強化元件之各該實質上為矩形的外表面之一表面積大於該些引腳之各該外表面的一表面積。
    [13] 如申請專利範圍第10項所述之電子裝置，更包括一銲料罩幕層，覆蓋部份該基板且暴露該些第一接墊及該些第二接墊。
    [14] 如申請專利範圍第10項所述之電子裝置，其中各該強化元件之該些內表面之一表面積小於其對應的該外表面之一表面積。
    [15] 如申請專利範圍第10項所述之電子裝置，更包括多個金屬電鍍層，位於該些強化元件之該些內表面及該些外表面上。
    [16] 如申請專利範圍第15項所述之電子裝置，其中該些金屬電鍍層包含選自鈦/銅(Ti/Cu)、鎳/金(Ni/Au)、鉻/鉻-銅/銅(Cr/Cr-Cu/Cu)、鈦/鎳-釩(Ti/Ni-V)、鈦/鎳-釩/銅(Ti/Ni-V/Cu)、鈦/鎢(Ti/W)及鈦/鎢/金(Ti/W/Au)之至少一材料。
    [17] 一種電子裝置之製造方法，包括：提供一半導體元件封裝，該半導體元件封裝包含一晶片座、環繞該晶片座之多個引腳、環繞該晶片座之多個強化元件、設置於該晶片座且電性連接至該些引腳之一晶片以及包覆該晶片、部份該些引腳及部分該些強化元件且暴露各該強化元件的至少一側表面之一封裝本體，其中各該強化元件之該側表面與該封裝本體的側表面共平面；提供一基板，該基板包含對應於該些引腳的多個第一接墊及對應於該些強化元件的多個第二接墊；以及藉由多個第一銲料連接件及多個第二銲料連接件將該半導體元件封裝配置於該基板；其中該些第一銲料連接件設置於該些第一接墊及該些引腳之間，該些第二銲料連接件設置於該些第二接墊與該些強化元件之間，且各該第二接墊之區域大於其對應的該強化元件之區域。
    [18] 如申請專利範圍第17項所述之電子裝置之製造方法，其中該些第二銲料連接件接觸每一強化元件之該側表面。
    [19] 如申請專利範圍第17項所述之電子裝置之製造方法，其中各該第二接墊之寬度與各該強化元件之寬度的比例大於等於1.3。
    [20] 如申請專利範圍第17項所述之電子裝置之製造方法，其中該些強化元件以該晶片座為中心對稱地設置。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI483318B|2015-05-01|電子裝置及其製造方法
    US8569082B2|2013-10-29|Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
    KR100192760B1|1999-06-15|메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
    US9385072B2|2016-07-05|Method of manufacturing semiconductor device and semiconductor device
    US6864588B2|2005-03-08|MCM package with bridge connection
    KR20030008616A|2003-01-29|리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
    US8330267B2|2012-12-11|Semiconductor package
    US20110163430A1|2011-07-07|Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
    TWI404175B|2013-08-01|具電性連接結構之半導體封裝件及其製法
    JP2010238979A|2010-10-21|半導体装置およびその製造方法
    TWI480989B|2015-04-11|半導體封裝件及其製法
    US20080308951A1|2008-12-18|Semiconductor package and fabrication method thereof
    US20180040487A1|2018-02-08|Manufacturing method of semiconductor device and semiconductor device
    TWI453872B|2014-09-21|半導體封裝件及其製法
    CN108573879B|2020-11-17|电子封装件
    US5708295A|1998-01-13|Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
    JP2005191158A|2005-07-14|半導体装置及びその製造方法
    US20170309548A1|2017-10-26|Semiconductor device and corresponding method
    KR100331070B1|2002-05-10|칩싸이즈반도체패키지의 구조 및 그 제조 방법
    KR20070016399A|2007-02-08|글래스 기판을 사용하는 칩 온 글래스 패키지
    JP2019145625A|2019-08-29|半導体装置
    KR100369397B1|2003-07-12|가요성회로기판을이용한볼그리드어레이반도체패키지
    JP2012209604A|2012-10-25|半導体装置
    KR19990019174U|1999-06-05|볼 그리드 어레이 패키지
    JP2003209214A|2003-07-25|リードフレーム
    同族专利:
    公开号 | 公开日
    US20130009313A1|2013-01-10|
    TWI483318B|2015-05-01|
    CN103367288A|2013-10-23|
    US8502363B2|2013-08-06|
    CN103367288B|2016-09-28|
    US20130307157A1|2013-11-21|
    US8994156B2|2015-03-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP3060020B2|1991-12-17|2000-07-04|イビデン株式会社|電子部品搭載装置の製造方法|
    US6001671A|1996-04-18|1999-12-14|Tessera, Inc.|Methods for manufacturing a semiconductor package having a sacrificial layer|
    US5847458A|1996-05-21|1998-12-08|Shinko Electric Industries Co., Ltd.|Semiconductor package and device having heads coupled with insulating material|
    KR100300666B1|1997-08-04|2001-10-27|기타지마 요시토시|수지밀봉형반도체장치와거기에사용되는회로부재및회로부재의제조방법|
    JP3521758B2|1997-10-28|2004-04-19|セイコーエプソン株式会社|半導体装置の製造方法|
    US6498099B1|1998-06-10|2002-12-24|Asat Ltd.|Leadless plastic chip carrier with etch back pad singulation|
    US7271032B1|1998-06-10|2007-09-18|Asat Ltd.|Leadless plastic chip carrier with etch back pad singulation|
    US7247526B1|1998-06-10|2007-07-24|Asat Ltd.|Process for fabricating an integrated circuit package|
    JP3780122B2|1999-07-07|2006-05-31|株式会社三井ハイテック|半導体装置の製造方法|
    TW423135B|1999-07-21|2001-02-21|Siliconware Precision Industries Co Ltd|Chip bonding pad structure and its package structure|
    US6451627B1|1999-09-07|2002-09-17|Motorola, Inc.|Semiconductor device and process for manufacturing and packaging a semiconductor device|
    TW423133B|1999-09-14|2001-02-21|Advanced Semiconductor Eng|Manufacturing method of semiconductor chip package|
    US6333252B1|2000-01-05|2001-12-25|Advanced Semiconductor Engineering, Inc.|Low-pin-count chip package and manufacturing method thereof|
    US6261864B1|2000-01-28|2001-07-17|Advanced Semiconductor Engineering, Inc.|Low-pin-count chip package and manufacturing method thereof|
    US6342730B1|2000-01-28|2002-01-29|Advanced Semiconductor Engineering, Inc.|Low-pin-count chip package and manufacturing method thereof|
    US6548328B1|2000-01-31|2003-04-15|Sanyo Electric Co., Ltd.|Circuit device and manufacturing method of circuit device|
    US6306685B1|2000-02-01|2001-10-23|Advanced Semiconductor Engineering, Inc.|Method of molding a bump chip carrier and structure made thereby|
    US20020100165A1|2000-02-14|2002-08-01|Amkor Technology, Inc.|Method of forming an integrated circuit device package using a temporary substrate|
    US6238952B1|2000-02-29|2001-05-29|Advanced Semiconductor Engineering, Inc.|Low-pin-count chip package and manufacturing method thereof|
    US6242284B1|2000-05-05|2001-06-05|Advanced Semiconductor Engineering, Inc.|Method for packaging a semiconductor chip|
    TW506236B|2000-06-09|2002-10-11|Sanyo Electric Co|Method for manufacturing an illumination device|
    US6400004B1|2000-08-17|2002-06-04|Advanced Semiconductor Engineering, Inc.|Leadless semiconductor package|
    US6312974B1|2000-10-26|2001-11-06|Industrial Technology Research Institute|Simultaneous bumping/bonding process utilizing edge-type conductive pads and device fabricated|
    US6348726B1|2001-01-18|2002-02-19|National Semiconductor Corporation|Multi row leadless leadframe package|
    US6545347B2|2001-03-06|2003-04-08|Asat, Limited|Enhanced leadless chip carrier|
    US6993594B2|2001-04-19|2006-01-31|Steven Schneider|Method, product, and apparatus for requesting a resource from an identifier having a character image|
    US20030006055A1|2001-07-05|2003-01-09|Walsin Advanced Electronics Ltd|Semiconductor package for fixed surface mounting|
    JP2003031728A|2001-07-13|2003-01-31|Alps Electric Co Ltd|Ｉｃチップおよびその取付構造|
    US6664615B1|2001-11-20|2003-12-16|National Semiconductor Corporation|Method and apparatus for lead-frame based grid array IC packaging|
    JP2003204027A|2002-01-09|2003-07-18|Matsushita Electric Ind Co Ltd|リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法|
    US6608366B1|2002-04-15|2003-08-19|Harry J. Fogelson|Lead frame with plated end leads|
    US6812552B2|2002-04-29|2004-11-02|Advanced Interconnect Technologies Limited|Partially patterned lead frames and methods of making and using the same in semiconductor packaging|
    US7799611B2|2002-04-29|2010-09-21|Unisem Holdings Limited|Partially patterned lead frames and methods of making and using the same in semiconductor packaging|
    WO2008057770A2|2006-10-27|2008-05-15|Unisem Holdings Limited|Partially patterned lead frames and methods of making and using the same in semiconductor packaging|
    US6818973B1|2002-09-09|2004-11-16|Amkor Technology, Inc.|Exposed lead QFP package fabricated through the use of a partial saw process|
    JP4159431B2|2002-11-15|2008-10-01|株式会社ルネサステクノロジ|半導体装置の製造方法|
    US6927483B1|2003-03-07|2005-08-09|Amkor Technology, Inc.|Semiconductor package exhibiting efficient lead placement|
    US7060535B1|2003-10-29|2006-06-13|Ns Electronics Bangkok Ltd.|Flat no-lead semiconductor die package including stud terminals|
    US7056766B2|2003-12-09|2006-06-06|Freescale Semiconductor, Inc.|Method of forming land grid array packaged device|
    US7049177B1|2004-01-28|2006-05-23|Asat Ltd.|Leadless plastic chip carrier with standoff contacts and die attach pad|
    US20050247944A1|2004-05-05|2005-11-10|Haque Ashim S|Semiconductor light emitting device with flexible substrate|
    TWI287275B|2005-07-19|2007-09-21|Siliconware Precision Industries Co Ltd|Semiconductor package without chip carrier and fabrication method thereof|
    EP1921674A4|2005-08-10|2010-08-25|Mitsui High Tec|SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME|
    TWI264091B|2005-09-15|2006-10-11|Siliconware Precision Industries Co Ltd|Method of manufacturing quad flat non-leaded semiconductor package|
    US8163604B2|2005-10-13|2012-04-24|Stats Chippac Ltd.|Integrated circuit package system using etched leadframe|
    JP2007180240A|2005-12-27|2007-07-12|Sharp Corp|多層配線基板と、それを備えた電子モジュールおよび電子機器|
    US7683461B2|2006-07-21|2010-03-23|Stats Chippac Ltd.|Integrated circuit leadless package system|
    JP4533875B2|2006-09-12|2010-09-01|株式会社三井ハイテック|半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法|
    JP2008258411A|2007-04-05|2008-10-23|Rohm Co Ltd|半導体装置および半導体装置の製造方法|
    US20090008764A1|2007-07-02|2009-01-08|Hsin-Hui Lee|Ultra-Thin Wafer-Level Contact Grid Array|
    US7807498B2|2007-07-31|2010-10-05|Seiko Epson Corporation|Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication|
    US8115825B2|2008-02-20|2012-02-14|Apple Inc.|Electronic device with two image sensors|
    US8492883B2|2008-03-14|2013-07-23|Advanced Semiconductor Engineering, Inc.|Semiconductor package having a cavity structure|
    JP5166985B2|2008-06-18|2013-03-21|株式会社日立エレクトリックシステムズ|導電端子装置を備えた回路遮断器|
    US20100044850A1|2008-08-21|2010-02-25|Advanced Semiconductor Engineering, Inc.|Advanced quad flat non-leaded package structure and manufacturing method thereof|
    JP2010093109A|2008-10-09|2010-04-22|Renesas Technology Corp|半導体装置、半導体装置の製造方法および半導体モジュールの製造方法|
    CN101442035B|2008-12-14|2011-03-16|天水华天科技股份有限公司|一种扁平无引线封装件及其生产方法|
    JP2010267728A|2009-05-13|2010-11-25|Renesas Electronics Corp|半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法|
    US8502357B2|2009-10-01|2013-08-06|Stats Chippac Ltd.|Integrated circuit packaging system with shaped lead and method of manufacture thereof|
    CN102044510A|2009-10-13|2011-05-04|日月光半导体制造股份有限公司|芯片封装体|
    CN101694837B|2009-10-17|2012-09-26|天水华天科技股份有限公司|一种双排引脚的四面扁平无引脚封装件及其生产方法|
    US20110108966A1|2009-11-11|2011-05-12|Henry Descalzo Bathan|Integrated circuit packaging system with concave trenches and method of manufacture thereof|
    US8377750B2|2010-12-14|2013-02-19|Stats Chippac Ltd.|Integrated circuit packaging system with multiple row leads and method of manufacture thereof|
    US8502363B2|2011-07-06|2013-08-06|Advanced Semiconductor Engineering, Inc.|Semiconductor device packages with solder joint enhancement element and related methods|JP5678727B2|2011-03-03|2015-03-04|セイコーエプソン株式会社|振動デバイス、振動デバイスの製造方法、電子機器|
    US8502363B2|2011-07-06|2013-08-06|Advanced Semiconductor Engineering, Inc.|Semiconductor device packages with solder joint enhancement element and related methods|
    US9087777B2|2013-03-14|2015-07-21|United Test And Assembly Center Ltd.|Semiconductor packages and methods of packaging semiconductor devices|
    US9368423B2|2013-06-28|2016-06-14|STATS ChipPAC Pte. Ltd.|Semiconductor device and method of using substrate with conductive posts and protective layers to form embedded sensor die package|
    JP2015176966A|2014-03-14|2015-10-05|株式会社東芝|電子機器|
    CN105531817B|2014-03-19|2019-10-18|富士电机株式会社|半导体模块单元以及半导体模块|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100123897||2011-07-06||
    US13/433,061|US8502363B2|2011-07-06|2012-03-28|Semiconductor device packages with solder joint enhancement element and related methods|
    TW101123905A|TWI483318B|2011-07-06|2012-07-03|電子裝置及其製造方法|TW101123905A| TWI483318B|2011-07-06|2012-07-03|電子裝置及其製造方法|
    [返回顶部]