• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供之電漿處理方法，係在使用沈積性氣體之電漿處理中，可以抑制被處理體之處理片數增加引起之異物。本發明之電漿處理方法，係由導入處理室內之沈積性氣體產生電漿，使設於該處理室內之試料台上所載置之被處理體，在施加高頻電力狀態下暴露於上述電漿，而進行上述被處理體之蝕刻者；其特徵為：重複使上述被處理體暴露於上述電漿之第1期間，以及相較於上述被處理體暴露於上述電漿之該第1期間，對上述被處理體之蝕刻速率低的第2期間；如此而在上述處理室內壁之沈積膜成為非晶質之蝕刻條件下，進行上述被處理體之蝕刻。
    公开号:TW201301381A
    申请号:TW100125308
    申请日:2011-07-18
    公开日:2013-01-01
    发明作者:Yoshiharu Inoue；Michikazu Morimoto；Tsuyoshi Matsumoto；Tetsuo Ono；Tadamitsu Kanekiyo；Mamoru Yakushiji；Masakazu Miyaji
    申请人:Hitachi High Tech Corp；
    IPC主号:H01L21-00
    专利说明:
    電漿處理方法
    本發明關於使用電漿處理裝置的電漿處理方法，特別是，關於抑制異物之電漿處理方法。
    製造高微細化、高複雜化之半導體裝置時，針對被蝕刻材料之膜進行高選擇、而且垂直之電漿蝕刻之技術為必要者。作為其之一，相對於作為底層或遮罩之材料使用的氧化矽膜(SiO2)，對氮化矽膜(Si3N4)進行高選擇、而且垂直之電漿蝕刻乃重要之課題。
    作為解決此一課題之技術，於專利文獻1揭示使用CH3F或CH2F2等由C、H、F構成，F對H之比為2以下之氣體，相對於氧化矽膜針對氮化矽膜以高選擇比進行蝕刻之方法。另外，於專利文獻2揭示於氮化矽蝕刻中提升/下降晶圓偏壓電力值而提升選擇性之技術。 [習知技術文獻] [專利文獻]
    專利文獻1：特開昭60-115232號公報
    專利文獻2：特開平6-267895號公報
    於上述習知技術，雖兼顧高選擇性及高垂直性之形狀，但因為使用CH3F氣體或CH2F2氣體電漿，產生較多沈積性強的含碳之反應生成物。因此於電漿處理室內壁會沈積較多碳系之反應生成物，處理某一程度之片數後沈積膜剝離成為異物而掉落至晶圓上。掉落至晶圓上之異物會導致晶圓加工之不良。
    上述問題不限定於使用CH3F氣體或CH2F2氣體電漿之蝕刻，而是使用沈積性氣體的電漿蝕刻之共通課題。
    本發明目的在於提供電漿處理方法，其在使用沈積性氣體的電漿處理中，可抑制被處理體之處理片數之增加引起之異物。
    本發明之電漿處理方法，係由導入處理室內之沈積性氣體產生電漿，使設於該處理室內之試料台上所載置之被處理體，在施加高頻電力狀態下暴露於上述電漿，而進行上述被處理體之蝕刻者；其特徵為：重複使上述被處理體暴露於上述電漿之第1期間，以及相較於上述被處理體暴露於上述電漿之該第1期間而言，對上述被處理體之蝕刻速率低的第2期間；在上述處理室內壁之沈積膜成為非晶質之蝕刻條件下，進行上述被處理體之蝕刻。
    另外，本發明之電漿處理方法，係由導入處理室內之沈積性氣體產生電漿，使設於該處理室內之試料台上所載置之被處理體，在施加高頻電力狀態下暴露於上述電漿而進行上述被處理體之蝕刻期間，抑制對上述處理室內壁面之沈積者；其特徵為：對上述高頻電力實施時間調變而間歇式施加於上述被處理體。
    首先，說明實施本發明之電漿處理方法之電漿蝕刻裝置之一例。圖1表示本實施形態使用之電漿蝕刻裝置之概略斷面圖。本實施形態之電漿蝕刻裝置，係使用微波之ECR(Electron Cyclotron Resonance)電漿蝕刻裝置，具備：試料台1，用於載置被處理體之晶圓10；內部設有試料台1的處理室2；支撐處理室2的架台3；和試料台1呈對向，用於振盪產生微波之磁控管6；導波管5，用於使磁控管6產生之微波導入處理室2；介電質天板4，用於使傳播於導波管5之微波透過；設於處理室2外側，用於產生靜態磁場之螺線管線圈7；高頻電源9，用於對試料台1施加高頻電力；及排氣手段(未圖示)，將處理室2內控制成為特定壓力。
    高頻電源9，可將連續之高頻電力或實施時間調變的間歇式高頻電力之其中之一方施加於試料台1。由直流電源8將直流電壓施加於試料台1，藉由靜電吸附可使晶圓10吸附於試料台1之載置面。
    以下說明使用本電漿蝕刻裝置對晶圓10之電漿處理。藉由搬送手段(未圖示)經由搬入口11使晶圓10載置於試料台1。使磁控管6產生之微波經由導波管5及天板4供給至處理室2內。藉由氣體供給手段(未圖示)使供給至處理室2內之氣體經由排氣口12藉由排氣手段(未圖示)進行排氣之同時，控制處理室2內之壓力成為特定壓力，藉由供給至處理室內之微波與螺線管線圈7產生之靜態磁場之相互作用，於處理室2內產生高密度之電漿13。使用該電漿13對載置於試料台1之晶圓10實施電漿處理。另外，藉由高頻電源9將高頻電力施加於試料台1將電漿13中之離子引入晶圓10，進行離子輔助蝕刻(ion assist etching)。之後，藉由搬送手段(未圖示)將電漿處理後之晶圓10經由搬入口11由處理室2予以搬出。
    以下說明使用上述電漿蝕刻裝置之本發明之電漿處理方法。如圖2所示，首先，作為步驟1係用沈積性氣體重複第1期間與第2期間之同時，進行晶圓10之電漿處理。其中，第2期間係指產生和第1期間所產生之反應生成物之組成為不同的反應生成物之期間。另外，第1期間與第2期間，係以第1期間所產生之反應生成物沈積於處理室2內壁之厚度，與第2期間所產生之反應生成物沈積於處理室2內壁之厚度，分別成為1nm以下之頻率而被重複。
    接著，作為步驟2係進行處理室2內之電漿潔淨。該電漿潔淨可於試料台1載置晶圓10之狀態下，或為載置之狀態之其中之一方進行。又，於試料台1載置晶圓10之狀態下進行電漿潔淨時，步驟1與步驟2之晶圓10可為同一或不同。
    上述本發明係進行步驟1與步驟2之電漿處理方法，藉由進行步驟1與步驟2，可以抑制被處理體之晶圓10之處理片數增加伴隨產生之異物。其效果可考慮為經由以下之作用獲得者。
    圖3表示異物之產生及抑制之說明圖。如圖3所示黑圈係表示第1期間所產生之反應生成物14，白圈15表示第2期間所產生之反應生成物15。
    如圖3(a)所示為，第1期間與第2期間，係以第1期間所產生之反應生成物沈積於處理室2內壁之厚度，與第2期間所產生之反應生成物沈積於處理室2內壁之厚度之其中之一方成為較1nm厚之頻率而被重複時，沈積於處理室2內壁之反應生成物之斷面模式圖。此情況下，於第1期間與第2期間，反應生成物沈積於處理室2內之時間充分，因此可以形成沈積層，沈積膜成為積層型構造。於積層型之沈積膜之中，黑圈之層或白圈之層之同一層內之分子間之結合能均較離子之電漿電位強，具有抗拒自由基之特性，難以揮發，相較於沈積膜被射入處理室2內之離子或自由基除去之速率，反應生成物之沈積於處理室2內之速率相對較快，反應生成物引起之沈積膜之厚度會增加。黑圈之層與白圈之層之結合較弱，具有容易剝離之性質，例如當層斷面呈現突出之處存在時，剝離由此產生而掉落至晶圓10上成為異物。
    圖3(b)所示為，第1期間與第2期間，係以第1期間所產生之反應生成物沈積於處理室2內壁之厚度，與第2期間所產生之反應生成物沈積於處理室2內壁之厚度分別成為1nm以下之頻率而被重複時，沈積於處理室2內壁之反應生成物之斷面模式圖。此情況下，於第1期間與第2期間之個別期間，反應生成物沈積於處理室2內壁之時間不充分，無法形成黑圈之層或白圈之層，沈積膜成為黑圈與白圈之非晶質型構造。於非晶質型之沈積膜之中，分子間之結合能成為和離子之電漿電位同等或同等以下，具有較弱之抗拒自由基之特性，容易揮發，相較於反應生成物之沈積於處理室2內壁之沈積速率，沈積膜被射入處理室2內壁之離子或自由基除去之速率相對較快，反應生成物之沈積膜之厚度維持薄的狀態，或幾乎接近0。因此，剝離而掉落之異物量僅有些微，可以抑制異物。
    又，如圖3(a)所示沈積膜沈積於處理室2時，即使實施電漿潔淨亦難以充分除去沈積膜，但如圖3(b)所示沈積膜沈積於處理室2時，藉由實施電漿潔淨可以完全除去沈積膜。
    又，如上述說明係說明組合步驟1與步驟2之本發明，但依據本發明之電漿處理使用沈積性氣體之種類或氣體流量，而至少進行步驟1亦可以抑制被處理體之晶圓10之處理片數增加伴隨產生之異物。亦即，換言之，本發明之特徵為，藉由重複使被處理體暴露於電漿之第1期間，與相較於上述被處理體暴露於電漿之該第1期間而言對上述被處理體之蝕刻速率低的第2期間，而使處理室內壁面之沈積膜成為非晶質之蝕刻條件下進行上述被處理體之蝕刻。
    另外，本發明之電漿處理方法，係由導入處理室內之沈積性氣體產生電漿，使設於該處理室內之試料台上所載置之被處理體，在施加高頻電力狀態下暴露於上述電漿而進行上述被處理體之蝕刻之期間，抑制對上述處理室內壁面之沈積者；其特徵為：對上述高頻電力實施時間調變而間歇式施加於上述被處理體。
    本發明係進行重複上述第1期間與第2期間之蝕刻，而可以抑制處理室內壁面之沈積。因此，可以抑制被處理體之處理片數增加伴隨產生之異物。以下說明本發明各實施形態。 (第1實施形態)
    首先說明本實施形態處理之被處理體之晶圓10之構造。
    如圖4所示，於矽基板16具有氧化矽膜17，於氧化矽膜17上具有氮化矽膜18。於氮化矽膜18之上對氧化矽材之遮罩19實施圖案化。本實施形態中，只要是對氧化矽膜17選擇性蝕刻氮化矽膜18之工程即可，構造或工程不被限定。例如可為以氧化矽膜作為遮罩圖案，不考慮底層膜而蝕刻氮化矽膜之主蝕刻工程，或以氧化矽膜作為底層膜予以殘留而除去氮化矽膜之工程。另外，本實施形態中作為被蝕刻膜係設為氮化矽膜18，但只要是含有矽原子與氮原子之膜即可。
    針對上述構造之晶圓10使用上述微波ECR電漿蝕刻裝置，藉由表1所示CH3F氣體與O2氣體之混合氣體之電漿進行處理。表1之工作比，係表示第1期間對於高頻偏壓之1週期(第1期間與第2期間之和)之比。
    藉由表1所示條件即使處理25片晶圓10，乃可以進行垂直形狀之蝕刻之同時，可以抑制異物。
    本實施形態中，「第1期間所產生之反應生成物與第2期間所產生之反應生成物為不同，藉由第1期間所產生之反應生成物沈積於處理室2內壁之厚度，與第2期間所產生之反應生成物沈積於處理室2內壁之厚度分別成為1nm以下之頻率，重複第1期間與第2期間」之本發明之步驟1，係藉由將重複頻率為10Hz之實施時間調變的間歇式高頻電力施加於晶圓10而進行。其中，重複頻率係指第1期間與第2期間之重複週期之逆數。
    又，本實施形態中，第1期間與第2期間之重複頻率雖以10Hz為最佳值，但如圖表2所示主要是10Hz以上之頻率即可。又，表2之資料係表示，於表1之條件下，工作比被固定於50%時異物之容許範圍對於重複頻率之依存性以及異物之容許範圍對於第1期間之高頻偏壓電力之依存性。
    又，表2之「○」表示垂直形狀之蝕刻為可能，而且異物數在容許範圍，「×」表示異物不在容許範圍，「-」表示蝕刻不可。
    如表2所示，設定高頻偏壓於第1期間與第2期間之重複頻率為1Hz以上2000Hz以下時存在「○」之區域。伴隨重複頻率之增加，「○」之區域亦增加。此乃因為使用CH3F氣體作為沈積性氣體之故，第1期間所產生之反應生成物與第2期間所產生之反應生成物分別沈積於處理室2內壁之厚度，在重複頻率為1Hz以上2000Hz以下時，係成為1nm以下。
    又，進行垂直加工之蝕刻時，第1期間之高頻偏壓需要大於40W。但是，該40W之工作比為50%之值，因此欲算出其他工作比之垂直加工之蝕刻時之第1期間之高頻偏壓電力時，需要將40W換算成為時間平均電力。另外，時間平均電力可由第1期間之高頻偏壓電力與工作比之積算出。
    因此，進行垂直加工之蝕刻時，高頻偏壓電力之時間平均需要大於20W。另外，使用直徑為300mm之晶圓10，換算成為晶圓1cm2單位時高頻偏壓之時間平均電力需要0.03W以上。
    其理由為，步驟1使用氣體之反應生成物對處理室2內壁之沈積速度快，高頻偏壓之時間平均電力為20W以下時沈積速度快於蝕刻速度，為進行蝕刻，或者離子能量不足，蝕刻形狀成為推拔形狀。另外，此情況下，雖未形成積層型之沈積膜，但沈積單一成份之反應生成物，該單一成份之沈積物沈積至某一程度時掉落至晶圓10。
    本實施形態中，使用CH3F氣體與O2氣體之混合氣體，但於該混合氣體添加Ar氣體、Xe氣體、Kr氣體、He氣體、N2氣體等惰性氣體亦可獲得和本實施形態同樣效果。另外，本實施形態中，作為沈積性氣體係使用CH3F氣體，但使用CHF3氣體、CH2F2氣體等氫氟碳氣體亦可獲得和本實施形態同樣效果。特別是，使用氟碳氣體之中氟對氫之比為2以下之氣體時，對矽(Si)或氧化矽膜(SiO2)，可以高選擇比蝕刻氮化矽膜(含N與Si之膜)。
    相對於矽(Si)或氧化矽膜(SiO2)，欲以高選擇比蝕刻氮化矽膜(含氮原子與矽原子之膜)時，未必一定要使用氫氟碳氣體，只要是蝕刻使用之混合氣體所包含之氟之總核對氫之總和成為2以下之混合氣體即可。例如亦可為包含CF4氣體、CHF3氣體、CH4氣體之混合氣體。
    本實施形態中，第2期間之高頻偏壓電力設為0W，高頻偏壓之重複頻率小時，或者工作比小等之高頻偏壓之OFF期間(本實施形態為第2期間)變長時，高頻偏壓電壓之峰值(以下稱為Vpp)容易變動於小刻度範圍之問題存在。
    Vpp之變動狀況亦受處理壓力或電漿密度等影響，但只要第2期間之高頻偏壓電力不同於第1期間之高頻偏壓電力即可，因此，不完全設定第2期間之高頻電力成為0W，而在直徑300mm晶圓之情況下，藉由設為無法蝕刻氮化矽膜之5W～20W程度，可以抑制Vpp之變動。另外，該5W～20W範圍換算為相當於晶圓單位面積(1cm2)時，係成為0.007W～0.028W之範圍。
    因此，藉由設定第2期間之高頻偏壓電力換算成為相當於晶圓單位面積(1cm2)之0.007W～0.028W，可抑制Vpp之變動。於第2期間亦可以使晶圓10上之電漿鞘之狀態穩定。其理由為，Vpp之大部分會被施加於電漿鞘。
    本實施形態之適用例，係說明使「重複第1期間以及產生和第1期間產生之反應生成物不同之反應生成物的第2期間」之本發明(步驟1)，適用於重複不同電力之第1期間與第2期間的高頻偏壓，但是步驟1只要第1期間所產生之反應生成物與第2期間所產生之反應生成物不同即可，因此亦適用於使用脈衝微波放電，使氣體實施時間調變之同時供給至處理室2內而使氣體之組成隨時間變化之手段。
    例如藉由脈衝微波放電，使氣體之組成隨時間變化時，圖1之微波ECR電漿蝕刻裝置，只需另具備微波電源(未圖示)，用於將磁控管6產生之微波輸出以任意頻率及工作比進行ON/OFF即可。
    使氣體實施時間調變之同時供給至處理室2內而使氣體之組成隨時間變化時，圖1之微波ECR電漿蝕刻裝置之氣體供給手段(未圖示)係另具備控制部，用於以任意頻率使氣體實施時間調變之同時供給至處理室內之構成即可。 (第2實施形態)
    如第1實施形態僅藉由步驟1亦可以抑制晶圓10之處理片數增加伴隨產生之異物。但是，受限於步驟1使用之氣體種、氣體流量比、第1期間之高頻偏壓電力等條件，亦有無法充分抑制晶圓10之處理片數增加伴隨產生之異物之情況。以下說明此情況下亦可以確實抑制晶圓10之處理片數增加伴隨產生之異物的電漿處理方法。
    如圖2所示，於第1實施形態說明之步驟1追加如表3所示電漿潔淨處理之步驟2，可以確實抑制晶圓10之處理片數增加伴隨產生之異物。
    本實施形態係如表3所示於電漿潔淨使用O2氣體，但沈積於處理室2內之沈積物為有機系時可使用SF6氣體、NH3氣體、H2氣體與N2氣體之混合氣體。另外，沈積於處理室2內之沈積物為金屬系時可取代O2氣體，改使用BCl3氣體、BCl3氣體與Cl2氣體之混合氣體。
    實施步驟2時，可為在試料台1載置晶圓10之狀態，或未載置之狀態之其中之一方。另外，在試料台1載置晶圓10之狀態下，步驟1使用之晶圓10可直接使用於步驟2，或將和步驟1所處理之晶圓10不同之晶圓使用於步驟2。
    本實施形態中，係將步驟2追加於步驟1之後，但步驟2並非於步驟1之處理後每次被實施，可依據處理室2內壁沈積之沈積物之量，依據步驟1處理之晶圓10之任意處理片數之每一次實施步驟2亦可。
    電漿潔淨處理之時間太短則無法充分除去處理室2內壁之沈積物，反之太長則成為處理室2內之特定構件(例如石英構件)變質、異物產生之原因。因此，電漿潔淨處理之時間需要最佳化。
    例如藉由發光檢測手段(未圖示)，監控電漿潔淨中之碳成份之波長之發光變動，算出碳成份之發光強度由電漿潔淨開始起，在5秒～10秒範圍內下降至到達之碳成份之發光強度最大值之25%之時間，將該算出之時間之等倍至1.5倍為止之時間設為電漿潔淨處理時間之最佳值。 (第3實施形態)
    以下說明第2實施形態說明之步驟2之其他效果。
    圖5表示設定CH3F氣體為50ml/min、O2氣體為20ml/min、處理壓力為1.0Pa，連續之高頻偏壓為60W之處理條件下，進行氮化矽膜之連續處理時之氮化矽膜之蝕刻速度對處理片數依存性之圖。又，於圖5，係比較蝕刻氮化矽膜後，設定O2氣體為100ml/min、處理壓力為2.0Pa之電漿處理(步驟2)之有無所產生之，氮化矽膜之蝕刻速度對處理片數依存性。
    無步驟2時，氮化矽膜之蝕刻速度隨處理片數增加而慢慢降低，但是，有步驟2時，氮化矽膜之蝕刻速度之降低幾乎不存在，其理由可推測如下。
    使用CH3F氣體之電漿之情況下，有機系反應生成物沈積於處理室2內壁，沈積於處理室2內壁之沈積物之一部分經由電漿13再度解離。再度解離之沈積物會沈積於晶圓10之表面而阻礙蝕刻。因此晶圓10之處理片數增加伴隨著氮化矽膜之蝕刻速度降低。
    另外，追加使用O2氣體之電漿處理時，可除去沈積於處理室2內壁之沈積物，沈積於處理室2內壁之沈積物之再度解離而對於晶圓10之表面之沈積可以被抑制，因此，晶圓10之處理片數增加伴隨之氮化矽膜之蝕刻速度降低可以被抑制。
    藉由監控反應生成物之發光而決定蝕刻終了之終點時，蝕刻速度些微變動不會成為問題。但是，例如被蝕刻面積小，無法藉由發光檢測蝕刻終點時，而藉由時間決定蝕刻量時會有不良情況。
    另外，如圖4所示對遮罩下之氮化矽膜進行垂直之蝕刻時，設定高頻偏壓為ON/OFF，提高第1期間之高頻偏壓電力時較容易進行垂直蝕刻，但是埋入溝或孔之氮化矽膜之蝕刻係和蝕刻形狀無關，因此使用CH3F氣體之蝕刻中無須特別調變高頻偏壓之ON/OFF。
    彼等情況下，追加使用O2氣體之電漿之步驟2而除去沈積於處理室2內壁之沈積物，如此則，對於處理片數增加伴隨之氮化矽膜之蝕刻速度降低之抑制為有效。
    另外，於圖1之微波ECR電漿蝕刻裝置，天板4之材料設為石英與氧化鋁而加以比較氮化矽膜之蝕刻速度降低，發現石英為較小。此乃因為石英被CH3F氣體之氟蝕刻，導致沈積物之沈積困難之同時，潔淨容易。
    另外，變化處理室2內暴露於電漿13之處之材質進行實驗結果發現，暴露於電漿13之面積之30%以上為石英之材料時，氮化矽膜之蝕刻速度降低可以被抑制。另外，暴露於電漿13之面積係指，於圖1之微波ECR電漿蝕刻裝置之中，載置晶圓10之試料台1之更上方之空間之面積。 (第4實施形態)
    於第1實施形態說明「於不同電力之第1期間與第2期間，將以10Hz以上頻率被重複之高頻偏壓施加於試料台1」之實施形態，但是不同電力之第1期間與第2期間之重複頻率未滿10Hz時，相對於不同電力之第1期間與第2期間之重複週期，藉由設定第1期間之比、亦即，工作比成為最佳化，亦可以抑制處理片數增加伴隨產生之異物。
    本發明人為由數式算出上述最佳化之工作比，而嘗試本發明之「形成非晶質型沈積膜」之數式化，而發現可以數式化。因此，本實施形態中說明本發明之數式化結果。
    欲形成非晶質型沈積膜時，係滿足以下之(1)式及(2)式。換言之，藉由算出滿足(1)式及(2)式之工作比，可以推斷可抑制處理片數增加伴隨產生之異物的工作比。
    [數1]
    [數2]
    其中，Rate1表示第1期間之處理室2內壁之沈積速率[nm/sec]，Rate2表示第2期間之處理室2內壁之沈積速率[nm/sec]，Rf1表示第1期間之高頻偏壓電力[W]，Rf2表示第2期間之高頻偏壓電力[W]，Rfc表示未進行晶圓10之蝕刻之連續之高頻偏壓電力[W]，freq表示第1期間與第2期間之重複頻率[Hz]。
    依據步驟1之每一電漿處理條件分別測定Rfc、Rate1、Rate2，將測定之Rfc、Rate1、Rate2分別代入(1)式、(2)式，可以算出任意之Rf1、Rf2、freq。
    以下說明於表1之條件之Rfc、Rate1、Rate1之個別之測定方法。
    Rfc係使用具有含氮原子與矽原子之膜的晶圓(以下稱虛擬晶圓)，藉由探索在虛擬晶圓表面上未沈積反應生成物，而且未進行虛擬晶圓表面上之蝕刻之連續之高頻偏壓電力而予以求出。
    以下說明Rate1及Rate2之測定方法。
    首先，準備2片虛擬晶圓，針對第1片虛擬晶圓，使用高頻偏壓電力設為任意之Rf1的處理條件對虛擬晶圓施加特定時間之蝕刻。其中，特定時間係指虛擬晶圓表面之被蝕刻膜某一程度殘留之蝕刻處理時間。
    之後，將蝕刻後之第1片虛擬晶圓載置於試料台1之狀態下，於表4之條件下進行電漿潔淨，於該電漿潔淨中，依據電漿潔淨之發光資料之變動，算出除去沈積於處理室2內壁之沈積物之時間。以該算出之除去沈積於處理室2內壁之沈積物之時間作為第1電漿潔淨時間。
    接著，針對第2片虛擬晶圓，使用高頻偏壓電力設為0W之處理條件，以和第1片虛擬晶圓同一時間進行蝕刻。
    之後，將蝕刻後之第2片虛擬晶圓載置於試料台1之狀態下，於表4之條件下進行電漿潔淨，於該電漿潔淨中，依據電漿潔淨之發光資料之變動，算出除去沈積於處理室2內壁之沈積物之時間。以該算出之除去沈積於處理室2內壁之沈積物之時間作為第2電漿潔淨時間。
    於第2片虛擬晶圓之蝕刻中，沈積於處理室2內壁之沈積膜之厚度，係設為和沈積於第2片虛擬晶圓表面之沈積膜同一厚度，藉由光學式膜厚測定器測定沈積於第2片虛擬晶圓表面之沈積膜之膜厚，以所測定之沈積膜之膜厚除以虛捲出側薄膜滾筒2之蝕刻時間所得之值，係成為Rate2。
    接著，第1片虛擬晶圓之蝕刻後之電漿潔淨，與第2片虛擬晶圓之蝕刻後之電漿潔淨為同一條件，因此，蝕刻第1片虛擬晶圓時之沈積於處理室2內壁之沈積膜之膜厚，與蝕刻第1片虛擬晶圓時之沈積於處理室2內壁之沈積膜之膜厚之比，係和第1電漿潔淨時間與第2電漿潔淨時間之比相同，因此藉由以下之(3)式可求出Rate1。
    [數3]
    於藉由上述測定方法求出之如表1所示條件，設定第1期間之高頻偏壓電力為任意之Rf1時之Rfc、Rate1、Rate2之各別之測定結果表示於表5。
    將表5所示Rfc、Rate1、Rate2之別之測定結果代入(1)式、(2)式時可獲得以下之(4)式、(5)式。
    [數4]
    [數5]
    表6-8係表示在表1之條件下，第1期間與第2期間之重複頻率分別設為1Hz、10Hz、100Hz時之工作比對於異物容許之依存性資料之實驗值，以及滿足(4)式、(5)式之工作比之計算值的比較結果。另外，表6-8之「○」表示垂直形狀之蝕刻為可能，而且異物數在容許範圍，「×」表示異物不在容許範圍，「-」表示蝕刻不可。

    如表6-8所示，由(4)式及(5)式算出之計算值與實驗值可知，除第1期間與第2期間之重複頻率100Hz、第1期間之高頻偏壓電力400W、工作比50%以外之資料均為一致。因此，可由(1)式及(2)式算出、推知任意之第1期間之高頻偏壓電力(Rf1)、任意之第2期間之高頻偏壓電力(Rf2)、第1期間與第2期間之任意之重複頻率(freq)之中處理片數增加伴隨產生之異物之抑制可能之工作比。另外，如圖6所示可以圖示，例如第1期間與第2期間之重複頻率10Hz時之相對於任意之第1期間之高頻偏壓電力，隨處理片數增加而產生之異物之抑制可能之工作比之範圍。
    如上述說明，本實施形態之發明係可以導出數式，藉由該數式可以算出任意之第1期間之高頻偏壓電力(Rf1)、任意之第2期間之高頻偏壓電力(Rf2)、第1期間與第2期間之任意之重複頻率(freq)之中處理片數增加伴隨產生之異物之抑制可能之工作比。因此，藉由算出滿足(1)式及(2)式之兩式的工作比，即可推斷出任意之第1期間之高頻偏壓電力(Rf1)、任意之第2期間之高頻偏壓電力(Rf2)、第1期間與第2期間之任意之重複頻率(freq)之中處理片數增加伴隨產生之異物之抑制可能之工作比。
    以上第1實施形態～第4實施形態係說明使用氫氟碳氣體對氮化矽膜(含N與Si之膜)之蝕刻例，但本發明亦適用使用氟碳氣體對氧化矽膜(SiO2)之蝕刻。
    又，於第1實施形態～第3實施形態說明之本發明並不限定於微波ECR電漿蝕刻裝置，亦適用於具備容量耦合型或感應結合方式之電漿源的電漿蝕刻裝置。 (發明效果)
    依據本發明之電漿處理方法，在使用沈積性氣體之電漿處理，可以抑制被處理體之處理片數增加引起之異物。
    1．．．試料台
    2．．．處理室
    3．．．架台
    4．．．天板
    5．．．導波管
    6．．．磁控管
    7．．．螺線管線圈
    8．．．直流電源
    9．．．高頻電源
    10．．．晶圓
    11．．．搬入口
    12．．．排氣口
    13．．．電漿
    14．．．第1期間產生之反應生成物
    15．．．第2期間產生之反應生成物
    16．．．矽基板
    17．．．氧化矽膜
    18．．．氮化矽膜
    19．．．遮罩
    圖1表示實施本發明之電漿蝕刻裝置之概略斷面圖。
    圖2表示本發明之電漿處理之流程圖。
    圖3表示電漿處理方法不同引起之反應生成物之沈積狀態圖。
    圖4表示實施形態使用之晶圓之膜構造圖。
    圖5表示氮化矽膜之蝕刻速度對處理片數依存性之圖。
    圖6表示相對於任意第1期間之高頻偏壓電力，隨處理片數增加而可以抑制異物之工作比之範圍。
    权利要求:
    Claims (6)
    [1] 一種電漿處理方法，係由導入處理室內之沈積性氣體產生電漿，使設於該處理室內之試料台上所載置之被處理體，在施加高頻電力狀態下暴露於上述電漿，而進行上述被處理體之蝕刻者；其特徵為：藉由重複：將上述被處理體暴露於上述電漿之第1期間；以及相較於上述被處理體暴露於上述電漿之該第1期間，對於上述被處理體其蝕刻速率為低的第2期間，以使在上述處理室內壁之沈積膜成為非晶質之蝕刻條件下，而進行上述被處理體之蝕刻。
    [2] 一種電漿處理方法，係由導入處理室內之沈積性氣體產生電漿，使設於該處理室內之試料台上所載置之被處理體，在施加高頻電力狀態下暴露於上述電漿而進行上述被處理體之蝕刻期間，抑制對上述處理室內壁面之沈積者；其特徵為：對上述高頻電力實施時間調變而間歇式施加於上述被處理體。
    [3] 如申請專利範圍第1項之電漿處理方法，其中上述電漿處理方法，係另外實施上述處理室之電漿潔淨。
    [4] 如申請專利範圍第1項之電漿處理方法，其中上述被處理體之蝕刻，係使用氫氟碳氣體針對被處理體，該被處理體為具有含氮原子及矽原子之膜之氮化矽膜者，使上述第1期間與上述第2期間之重複頻率為1Hz以上2000Hz以下之被實施時間調變的高頻電力，施加於上述試料台而進行蝕刻。
    [5] 如申請專利範圍第4項之電漿處理方法，其中上述電漿處理方法，係另外實施上述處理室之電漿潔淨。
    [6] 如申請專利範圍第5項之電漿處理方法，其中上述氫氟碳氣體為CH3F氣體，上述電漿潔淨，係使用O2氣體對上述處理室實施電漿潔淨。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI469215B|2015-01-11|Plasma processing method
    US10515782B2|2019-12-24|Atomic layer etching with pulsed plasmas
    TWI687549B|2020-03-11|用於高深寬比溝槽的均等鎢蝕刻
    JP5390846B2|2014-01-15|プラズマエッチング装置及びプラズマクリーニング方法
    EP2991103A1|2016-03-02|Etching method
    EP2911187A1|2015-08-26|Etching method
    KR20140051282A|2014-04-30|플라즈마 에칭 방법
    KR102180406B1|2020-11-18|에칭 방법
    TWI620227B|2018-04-01|Plasma processing device and plasma etching method
    Kaler et al.2017|Atomic layer etching of silicon dioxide using alternating C4F8 and energetic Ar+ plasma beams
    JP4224374B2|2009-02-12|プラズマ処理装置の処理方法およびプラズマ処理方法
    JP5271267B2|2013-08-21|エッチング処理を実行する前のマスク層処理方法
    KR20190008227A|2019-01-23|에칭 방법
    JP2001168086A|2001-06-22|半導体装置の製造方法および製造装置
    JP6504827B2|2019-04-24|エッチング方法
    JP2014220360A|2014-11-20|プラズマ処理方法
    US9548214B2|2017-01-17|Plasma etching method of modulating high frequency bias power to processing target object
    CN105810579A|2016-07-27|蚀刻方法
    KR20210035073A|2021-03-31|플라즈마 처리 방법 및 플라즈마 처리 장치
    JP4958658B2|2012-06-20|プラズマ処理方法
    JP2000012529A|2000-01-14|表面加工装置
    KR20160134537A|2016-11-23|에칭 방법
    JP2017103345A|2017-06-08|プラズマ処理方法
    CN111048389A|2020-04-21|等离子体处理方法和等离子体处理装置
    同族专利:
    公开号 | 公开日
    JP2013012624A|2013-01-17|
    TWI469215B|2015-01-11|
    US20130001197A1|2013-01-03|
    CN102856191B|2015-04-08|
    KR20130007384A|2013-01-18|
    US8801951B2|2014-08-12|
    JP5802454B2|2015-10-28|
    KR101256492B1|2013-04-19|
    CN102856191A|2013-01-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS60115232A|1983-11-28|1985-06-21|Hitachi Ltd|Dry etching gas|
    JPH06342769A|1992-08-21|1994-12-13|Nissin Electric Co Ltd|エッチング方法及び装置|
    JP3210469B2|1993-03-12|2001-09-17|株式会社日立製作所|半導体集積回路装置の製造方法|
    US6759339B1|2002-12-13|2004-07-06|Silicon Magnetic Systems|Method for plasma etching a microelectronic topography using a pulse bias power|
    WO2005074016A1|2004-01-28|2005-08-11|Tokyo Electron Limited|基板処理装置の処理室清浄化方法、基板処理装置、および基板処理方法|
    US7910489B2|2006-02-17|2011-03-22|Lam Research Corporation|Infinitely selective photoresist mask etch|
    KR100773734B1|2006-12-29|2007-11-09|제일모직주식회사|난연성이 우수한 열가소성 폴리에스테르 수지 조성물|
    US7547636B2|2007-02-05|2009-06-16|Lam Research Corporation|Pulsed ultra-high aspect ratio dielectric etch|
    JP6267895B2|2013-08-13|2018-01-24|株式会社ミツバ|モータ装置|JP2014216331A|2013-04-22|2014-11-17|株式会社日立ハイテクノロジーズ|プラズマエッチング方法|
    JP2015050433A|2013-09-04|2015-03-16|東京エレクトロン株式会社|プラズマ処理方法|
    JP6396699B2|2014-02-24|2018-09-26|東京エレクトロン株式会社|エッチング方法|
    JP6295130B2|2014-04-22|2018-03-14|株式会社日立ハイテクノロジーズ|ドライエッチング方法|
    JP6424024B2|2014-06-24|2018-11-14|株式会社日立ハイテクノロジーズ|プラズマ処理装置及びプラズマ処理方法|
    JP6567943B2|2015-01-09|2019-08-28|株式会社日立ハイテクノロジーズ|プラズマ処理装置およびプラズマ処理方法|
    US9779919B2|2015-01-09|2017-10-03|Hitachi High-Technologies Corporation|Plasma processing apparatus and plasma processing method|
    KR102207608B1|2019-04-24|2021-01-26|윤종오|카르복실산으로 유기화된 규소 이온 복합체 및 복합체의 제조방법과 이를 이용한 제품|
    CN110993499A|2019-11-05|2020-04-10|北京北方华创微电子装备有限公司|一种刻蚀方法、空气隙型介电层及动态随机存取存储器|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011145164A|JP5802454B2|2011-06-30|2011-06-30|プラズマ処理方法|
    [返回顶部]