• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種用於判定平臺或系統之具能量效益操作點的方法和系統。此平臺具有用於動態地管理平臺中之處理核心和/或平臺部件之一或多個設定以達到最大系統能量有效性的邏輯。藉由利用工作負載和/或平臺之特性來判定平臺之最佳設定，此平臺之此邏輯有益於在使處理器核心和/或平臺之能量耗用最小化的同時對平臺的效能保證。此平臺之此邏輯識別出以較高效能等級運行這些處理核心的機會，這些較高效能等級運行可減少對工作負載的執行時間並在完成對此工作負載之執行之後將平臺變換至低功率系統閒置狀態。由於工作負載的執行時間被減少了，平臺會耗費更多時間在低功率系統閒置狀態中，因而整體的系統能量耗用會被減少。
    公开号:TW201301025A
    申请号:TW101113454
    申请日:2012-04-16
    公开日:2013-01-01
    发明作者:Andrew D Henroid；Eugene Gorbatov；Paul S Diefenbaugh
    申请人:Intel Corp；
    IPC主号:G06F1-00
    专利说明:
    用於判定平臺之具能量效益操作點的方法和系統 發明領域
    本發明係有關平臺，更特別係有關但並不專用在用於判定平臺之具能量效益操作點的方法和系統。 發明背景
    能量有效性是跨運算裝置範圍的其中一個設計目標。即使已投注大量的努力來減少系統功率，具能量效益的效能在企業資料中心中仍係保持在第一階的考量。
    由軟體所管理的動態電壓和頻率縮放(dynamic voltage and frequency scaling,DVFS)演算法常僅基於處理器利用而控制處理器頻率和電壓。例如，在以Windows®和Linux為基礎的作業系統二者中，此等DVFS演算法簡單地基於一個利用臨界值而提高或降低處理器頻率和電壓。此等演算法鮮少達到最佳系統能量有效性，且其不對運行於系統上的軟體工作負載提供任何效能保證。 發明概要
    依據本發明之一實施例，係特地提出一種方法，其包含下列步驟：接收要執行一個工作負載的一個請求；判定一個平臺之一或多個特性，該平臺具有一個處理單元以執行該工作負載；以及基於該平臺之被判定出的該一或多個特性而判定該處理單元的一或多個具能量效益操作設定。
    依據本發明之另一實施例，係特地提出一種設備，其包含：用於進行下列步驟的邏輯：接收要執行一個工作負載的一個請求；判定該工作負載的一或多個特性；以及基於該工作負載之被判定出的該一或多個特性而判定該設備的一或多個具能量效益操作點。
    依據本發明之又一實施例，係特地提出一種設備，其包含：用於進行下列步驟的邏輯：判定要由一個處理核心執行的一個工作負載之一或多個特性；以及基於該工作負載之被判定出的該一或多個特性而判定要執行該工作負載的該處理核心的一或多個設定，其中該處理核心之被判定出的該一或多個設定會使該處理器的能量耗用最小化，並會維持執行該工作負載的效能等級。 圖式簡單說明
    從下文之對主旨的詳細說明中，本發明的數個實施例之特徵和優點將會變得明顯可見，其中：第1圖依據本發明之一實施例，例示一個平臺功率管理邏輯之方塊圖；第2圖依據本發明之一實施例，例示一個動態功率管理政策之方塊圖；第3圖依據本發明之一實施例，例示此動態功率管理政策的方程式；第4圖依據本發明之一實施例，例示此動態功率管理政策之流程圖；並且第5圖依據本發明之一實施例，例示一種系統，用以實施於本文中所揭露之方法。 較佳實施例之詳細說明
    於此所說明的本發明之數個實施例係以隨附圖式中之範例方式而非以限制方式例示。為求例示簡明，例示在這些圖中的元件並不必然係依比例繪製。例如，一些元件的尺寸可能會相對於其他元件被放大以求明晰。此外，在被認為是合適的地方，有些參考標號係於這些圖中被重複，以指出對應或類似的元件。於本說明書中之對本發明之「一個實施例」或「一實施例」之指涉係指配合此實施例所說明的一個特定特徵、結構或特性係包括在本發明的至少一個實施例中。因此，於本說明書通篇中之多處的「在一個實施例中」此詞語的出現並不必然全係指涉同一個實施例。
    本發明之數個實施例提供用於判定平臺或系統之具能量效益操作點的方法和系統。在本發明的一個實施例中，此平臺具有用於動態地管理或組配處理核心和/或平臺部件之設定的邏輯，以達到最大系統能量有效性。
    例如，在本發明的一個實施例中，此平臺具有用於判定要由一個處理核心執行的一個工作負載之一或多個特性的邏輯。在本發明的另一個實施例中，此平臺中之此邏輯可亦判定具有要執行此工作負載之此處理核心的這個平臺的一或多個特性。基於工作負載和/或平臺之被判定出的此(等)特性，此邏輯判定要執行此工作負載得這個處理核心之一或多個設定。在本發明的一個實施例中，此邏輯判定此處理核心之係使此處理器核心和/或平臺之能量耗用最小化並同時維持此工作負載之執行之效能水準的此(等)設定。
    在本發明的一個實施例中，藉由使用工作負載和/或平臺之此(等)特性來判定平臺之此(等)最佳設定，此平臺之此邏輯促進對平臺的效能保證並同時使此處理器核心和/或平臺的能量耗用最小化。此平臺之此邏輯識別會減少對此工作負載之執行時間的以較高效能水準運行此(等)處理核心的機會。此平臺之此邏輯在完成對此工作負載之執行後將此平臺變換至一個低功率系統閒置狀態。在本發明的一個實施例中，由於工作負載之執行時間被減少了，所以此平臺會消耗更多時間在低功率系統閒置狀態中，並且因此，整體的系統能量耗用會被減少。
    在本發明的一個實施例中，處理核心之設定包括但不受限於對此處理核心的時鐘頻率設定、對此處理核心之一或多個輸入電壓各者的設定、對此處理核心中之一或多個邏輯方塊的作動或止動、對此處理核心中之一或多個記憶體方塊的作動或止動、以及對會影響系統功率耗用的平臺部件之任何其他設定。
    第1圖依據本發明之一實施例，例示平臺功率管理邏輯100的一個方塊圖。此平臺功率管理邏輯100具有一個閉迴路邏輯或控制器，其支援對平臺的功率設定和此平臺之其他部件的動態組配。在本發明的一個實施例中，一個效能等級請求110被由一個來源傳送至平臺功率管理模組120，此來源包括但不受限於一個作業系統(Operation System,OS)110、一個虛擬機器監控器(Virtual Machine Monitor,VMM)112、一個軟體(software,SW)中間軟體114、和一個板件管理控制器116。在本發明的另一個實施例中，應用程式傳送效能等級請求110至平臺功率管理模組120。熟於相關技藝者會可輕易識出，效能等級請求110係可由平臺中的其他模組傳送，而不影響本發明之運作。
    在本發明的一個實施例中，平臺功率管理模組120接收效能等級請求110並判定工作負載之一或多個特性及/或平臺之一或多個特性，以判定包括但不受限於此平臺、一或多個處理核心130、一或多個處理器、數個互連模組132、一或多個記憶體134、數個積體部件、和其他平臺模組或部件的組態設定140。在本發明的一個實施例中，此平臺使用判定的組態設定140來組配各別的模組。在本發明的一個實施例中，個別的模組傳送效能和/或功率回饋142給平臺功率管理模組120，以動態地調整組態設定140。
    第2圖依據本發明之一實施例，例示動態功率管理政策的一個方塊圖200。在本發明的一個實施例中，此平臺之特性包括但不受限於受支援的處理器和系統閒置狀態及其功率耗用、處理器和系統作動狀態及其功率耗用、平臺功率管理政策以及其他影響此平臺之功率耗用的特徵。平臺閒置狀態包括但不受限於：處理器睡眠狀態(C狀態)、低功率記憶體狀態(例如記憶體自我刷新狀態)、輸入/輸出(Input/Output,I/O)鏈路狀態(例如鏈路狀態L0(L0)及鏈路狀態L1(L1))、以及此平臺的任何其他閒置狀態。
    平臺作動狀態包括但不受限於：處理器效能狀態(P狀態)、記憶體頻率操作狀態(H狀態)、和I/O鏈路寬度調變狀態，例如L0p和此平臺之任何其他作動狀態。在本發明的一個實施例中，平臺之特性包括效能特徵或能力，包括但不受限於：管線寬度、推測、異質核心、快取記憶體大小、互連(Interconnect)頻率、及其他諸如此類者。
    在本發明的一個實施例中，此平臺之邏輯藉由判定此平臺之執行一個特定工作負載或任務所需的閒置能量230和作動能量270來判定此平臺之系統能量250。在本發明的一個實施例中，閒置能量230係基於但不受限於下列項目而被判定：閒置狀態駐留210、閒置狀態功率212和閒置時間220。
    在本發明的一個實施例中，閒置狀態駐留基於特定工作負載特性，例如但不受限於閒置區間的分佈、I/O請求的抵達間介時間或工作負載的記憶體存取型樣，而獲取或量測此平臺之進入各種閒置狀態的能力。在本發明的一個實施例中，平臺之閒置狀態功率212是閒置狀態駐留210的一個函數，且其量測此平臺在一個閒置狀態中的功率耗用。
    此平臺的閒置時間220係取決於但不受限於工作負載使用214和工作負載可縮放性因數216。工作負載使用214指出工作負載在系統中運行或作動的時間之比例。在本發明的一個實施例中，工作負載頻率可縮放性或可縮放性因數216是介於0和1之間的一個值，其量測工作負載執行時間如何配合處理器核心之操作頻率作縮放。在本發明的另一個實施例中，工作負載頻率可縮放性或可縮放性因數216是基於平臺的效能特徵或能力而被判定。
    例如，在本發明的一個實施例中，具有良好適入核心內資源(例如但不受限於快取記憶體、浮動點單元及其他諸如此類者)的指令和資料工作集的工作負載具有近乎1的工作負載可縮放性因數216，因為這些工作負載的執行時間係配合頻率作線性縮放。
    對於受對核心外資源(例如但不受限於處理核心外部的記憶體及其他諸如此類者)之存取之限制的工作負載而言，係具有近乎0的工作負載可縮放性因數216，因為，例如，在處理核心之較高時鐘頻率或較高電壓運行這些工作負載在執行時間上係具有極少的或無任何影響。
    在本發明的一個實施例中，平臺之作動能量270係取決於但不受限於作動時間250和作動狀態功率260。在本發明的一個實施例中，作動時間250係取決於工作負載可縮放性因數216。在本發明的一個實施例中，作動狀態功率260係取決於處理器頻率240，其進而係取決於工作負載使用214。在本發明的另一個實施例中，作動狀態功率260係取決於此平臺的其他一或多個效能特徵。
    在本發明的一個實施例中，一旦此邏輯已判定平臺用以執行一個特定工作負載的系統能量250後，其便判定要操作此處理器來執行此特定工作負載的最佳頻率和電壓。熟於相關技藝者會可輕易識出，係可利用其他因數來判定系統能量250，且這些其他因數係可在不影響本發明之運作的情況下使用。此動態功率管理政策之方塊圖200並非係意欲要作限制。在本發明的一個實施例中，亦可基於平臺之系統能量250判定不同的效能設定或組態以執行特定工作負載。
    第3圖依據本發明之一實施例，例示用於動態功率管理政策的數個方程式300。為使例示簡明，係參考第2圖來論述第3圖。在本發明的一個實施例中，方程式310例示如何判定頻率為f時的工作負載之工作負載使用214。方程式310例示在頻率為f時的工作負載使用214(繪示為Utilization f )、工作負載可縮放性因數216(繪示為ScalabilityFactor)、電流操作頻率f i 、以及頻率為f i 時的工作負載使用214(繪示為Utilization fi )之間的關係。
    方程式320例示如何判定平臺之用以執行一個特定工作負載的系統能量250。方程式320例示在系統能量250(繪示為Energy(f))、閒置狀態功率212(繪示為IdlePower)、閒置時間220(繪示為閒置時間之比例，%IdleTime)、作動狀態功率260(繪示為ActivePower)、作動時間250(繪示為作動時間之比例，%ActiveTime)之間的關係。
    在本發明的一個實施例中，處理器作動狀態功率260是一個二階多項式，並且方程式320可被重寫為方程式330之形式。作動因數(繪示為AF i )是一個常數集合，其被針對一個特定平臺和工作負載之類別作校準，且其表示出系統作動狀態功率260如何以處理器頻率f作縮放。在本發明的一個實施例中，頻率fmin是方程式330的一個輸入參數，且方程式330解出使系統能量250最小化的頻率f。
    在本發明的一個實施例中，方程式340是能量方程式330的一階導函數，並且解出方程式340求出頻率f使我們獲得最具能量效益的操作點。在本發明的一個實施例中，這些方程式的輸入參數是在工作負載的執行期間內被量測。在本發明的另一個實施例中，這些方程式的輸入參數是在執行此工作負載之前被判定。
    在本發明的一個實施例中，這些方程式300使用輸入參數來搜尋處理核心之達到最小系統能量的頻率。熟於相關技藝者會可輕易識出要如何基於會使系統能量最小化的最小頻率來判定要被供應給這一或多個處理核心的適當電壓，並且對於適當電壓的判定並不應於此處說明。
    所說明的這些方程式300並非係意欲要作限制。熟於相關技藝者會可輕易識出其他用來基於平臺和/或工作負載特性而判定處理核心之設定的方式，以針對此處理器判定具能量效益之操作點。這些用來判定處理核心之設定的其他方式係可在不影響本發明之運行的情況下被使用。熟於相關技藝者會可輕易識出要如何使用其他方程式或其他方式來判定在本發明的一個實施例中可達到最小系統能量且不應於此處說明的此平臺之一或多個效能特徵的一或多個最佳設定。
    第4圖依據本發明之一實施例，例示用於動態功率管理政策的一個流程圖400。在本發明的一個實施例中，作業系統或應用程式基於一個工作負載的需求或要求而發出對平臺的一個效能等級請求。在本發明的一個實施例中，此效能等級請求是一個處理器頻率(P狀態)請求。
    在步驟405中，流程400檢查此請求是否已被接收。在步驟415中，流程400判定此工作負載之特性。在步驟420中，流程400判定此平臺之特性。在步驟425中，流程400基於所判定的工作負載之特性和/或所判定的平臺之特性而判定處理器核心之最具能量效益的操作點。在本發明的一個實施例中，步驟425判定處理核心之頻率。在本發明的另一個實施例中，步驟425判定處理核心之電壓。在本發明的又另一個實施例中，步驟425判定使處理核心和/或系統之系統能量最小化的任何其他設定。
    在步驟430中，流程400將處理核心和/或平臺設定在於步驟425中所判定出的具能量效益操作點，並執行此工作負載。在步驟435中，一但此工作負載被執行則流程400進入一個閒置狀態，且此流程回到步驟405。在本發明的一個實施例中，流程400容許平臺進入和維持此閒置狀態一段較長的時間。
    在本發明的一個實施例中，流程400容許對於最佳設定的判定，於其中平臺是處於會在使系統能量耗用最小化的同時給予相同或較大效能的一個狀態中。在本發明的一個實施例中，流程400組配此平臺和此(等)處理核心以運行於所判定出之最佳設定。
    流程400並非係意欲要作限制，且其是對於在本發明的一個實施例中之如何判定和組配最具能量效益之操作點的一個例示。流程400可亦被用來判定和組配此平臺之其他部件的最具經濟效益操作點。熟於相關技藝者會可輕易識出要如何利用流程400來判定和組配此平臺之其他部件的最具經濟效益操作點，且其不應於此處說明。
    第5圖依據本發明之一實施例，例示一種系統或平臺500，用以實施於本文中所揭露之方法。系統500包括但不受限於桌上型電腦、平板電腦、膝上型電腦、易網機、筆記型電腦、個人數位助理(personal digital assistant,PDA)、伺服器、工作站、手機、行動運算裝置、智慧型電話、網際網路(Internet)設備或任何其他類型的運算裝置。在另一個實施例中，用來實施於本文中所揭露之方法的系統500可為一個單晶片系統(system on a chip,SOC)系統。
    處理器510具有一個處理核心512，用以執行系統500之指令。處理核心512包括但不受限於用於提取指令的預取邏輯、用於解碼指令的解碼邏輯、用於執行指令的執行邏輯、及其他諸如此類者。處理器510具有一個快取記憶體516，用以快取系統500的指令和/或資料。在本發明的另一個實施例中，快取記憶體516包括但不受限於處理器510內的第一階、第二階和第三階快取記憶體或快取記憶體的任何其他組態。在本發明的一個實施例中，處理器510具有動態功率管理邏輯，用以判定最佳設定，在本發明的一個實施例中，於此最佳設定中，系統500係處於會在使系統能量耗用最小化的同時給予相同或較大效能的一個狀態中。
    記憶體控制集線器(memory control hub,MCH)514進行使處理器510能夠取用記憶體530和與記憶體530通訊的功能，記憶體530包括一個依電性記憶體532和/或一個非依電性記憶體534。依電性記憶體532包括但不受限於同步動態隨機存取記憶體(Synchronous Dynamic Random Access Memory,SDRAM)、動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)、RAMBUS動態隨機存取記憶體(RAMBUS Dynamic Random Access Memory,RDRAM))、和/或任何其他類型的隨機存取記憶體裝置。非依電性記憶體534包括但不受限於NAND快閃記憶體、相變記憶體(phase change memory,PCM)、唯讀記憶體(read only memory,ROM)、電氣式可拭除可規劃唯讀記憶體(electrically erasable programmable read only memory,EEPROM)、或任何其他類型的非依電性記憶體裝置。
    記憶體530儲存資訊和要由處理器510執行的指令。記憶體530可亦在處理器510執行指令之時儲存暫時變數或其他中間資訊。晶片組520經由點對點(Point-to-Point,PtP)介面417和522與處理器510連接。晶片組520使得處理器510能夠連接系統500中的其他模組。在本發明的另一個實施例中，晶片組520是一個平臺控制器集線器(platform controller hub,PCH)。在本發明的一個實施例中，介面517和522係依據一個PtP通訊協定(例如英特爾(Intel®)快速路徑互連(QuickPath Interconnect,QPI)或其他諸如此類者)而操作。晶片組520連接至一個GPU或一個顯示器裝置540，其包括但不受限於液晶顯示器(liquid crystal display,LCD)、陰極射線管(cathode ray tube,CRT)顯示器、或任何其他形式的視覺顯示器裝置。在本發明的另一個實施例中，GPU 540並不連接至晶片組520，且其係處理器510的一部分(未示於圖中)。
    此外，晶片組520連接至一或多個匯流排550和560，其使各種模組574、580、582、584和586互連。若在匯流排速度或通訊協定中有不匹配，匯流排550和560可係經由一個匯流排橋572而被互連在一起。晶片組520與一個非依電性記憶體580、一或多個大容量儲存裝置582、一個鍵盤/滑鼠584、和一個網路介面586耦接，但並不受限於這些項目。大容量儲存裝置582包括但不受限於固態驅動器、硬碟驅動器、通用序列匯流排快閃記憶體驅動器、或任何其他形式的電腦資料儲存媒體。網路介面586係利用任何類型的習知網路介面標準實施，包括但不受限於乙太網(Ethernet)介面、通用序列匯流排(universal serial bus,USB)介面、週邊部件互連(Peripheral Component Interconnect,PCI)快捷(Express)介面、無線介面和/或任何其他適當類型的介面。無線介面係依據但不受限於IEEE 802.11標準及其相關家族、家庭插件AV(Home Plug AV,HPAV)、超寬頻(Ultra Wide Band,UWB)、藍牙(Bluetooth)、WiMax、或任何形式的無線通訊協定而操作。
    雖然示於第5圖中的這些模組係繪示為在系統500內的分立方塊，但由這些方塊中的一些所進行的功能可係整合在單一個半導體電路內，或可係利用二或更多個分立積體電路實施。在本發明的另一個實施例中，系統500可包括多於一個的處理器/處理核心。
    於本文中所揭露之方法係可被實施在硬體、軟體、韌體或前述各項之任何其他組合中。雖然已說明所揭露之主旨的這些實施例的數個範例，熟於相關技藝者會可輕易識出，實施所揭露之主旨的許多其他方法係可被替代使用。在前面的說明中，已描述所揭露之主旨的許多面向。為作解釋的目的，已提出具體的數目、系統和組態，以提供對本主旨的通盤瞭解。然而，對得益於本揭露內容的熟於相關技藝者而言，係可明顯看出，本主旨係可在沒有這些具體細節的情況下實行。在其他情況中，習知的特徵、部件或模組已被省略、簡化、組合、或拆開，以免混淆所揭露之主旨。
    於本文中所使用的「可操作」一詞係指此裝置、系統、協定等等在此裝置或系統處於電源關閉狀態中時係能夠操作或適於操作以供用於其所欲功能。所揭露之主旨的各種實施例係可被實施在硬體、韌體、軟體、或前述各項之組合中，並且可係參考或配合程式碼，例如指令、函式、程序、資料結構、邏輯、應用程式、設計表示、或用於設計之模擬、仿擬、和製造的格式，來描述，其在由一個機器取用時會導致此機器進行任務、定義抽象資料類型或低階硬體上下文、或產生結果。
    示於圖式中的技術可係利用儲存和執行於一或多個運算裝置，例如一般用途電腦或運算裝置，上的碼和資料而實施。這樣的運算裝置利用機器可讀媒體，例如機器可讀儲存媒體(例如：磁碟；光碟；隨機存取記憶體；唯讀記憶體；快取記憶體裝置；相變記憶體)和機器可讀通訊媒體(例如：電氣式、光學、聲學或其他形式的傳播信號--例如載波、紅外線信號、數位信號等等)，而(內部地和與經由網路其他運算裝置地)儲存和傳遞碼和資料。
    雖然已參考數個例示實施例而描述所揭露之主旨，但本說明並非意欲要被解讀成一種限制型態。對這些例示實施例以及本主旨之其他實施例之對於熟於本主旨所屬技藝者而言是很明顯可見的各種修改體係被認為是落於所揭露之主旨的範疇中。
    100‧‧‧平臺功率管理邏輯
    110‧‧‧作業系統(OS)
    112‧‧‧虛擬機器監控器(VMM)
    114‧‧‧軟體(SW)中間軟體
    116‧‧‧板件管理控制器
    120‧‧‧平臺功率管理模組
    130‧‧‧處理核心
    132‧‧‧互連模組
    134‧‧‧記憶體
    136‧‧‧平臺模組或部件
    140‧‧‧組態設定
    142‧‧‧效能和/或功率回饋
    200‧‧‧方塊圖
    210‧‧‧閒置狀態駐留
    212‧‧‧閒置狀態功率
    214‧‧‧使用
    216‧‧‧可縮放性因數
    220‧‧‧閒置時間
    230‧‧‧閒置能量
    240‧‧‧處理器頻率
    250‧‧‧系統能量
    250‧‧‧作動時間
    260‧‧‧作動狀態功率
    270‧‧‧作動能量
    300~340‧‧‧方程式
    400‧‧‧流程圖/流程
    405~435‧‧‧步驟
    500‧‧‧系統/平臺
    510‧‧‧處理器
    512‧‧‧處理核心
    514‧‧‧記憶體控制集線器(MCH)
    516‧‧‧快取記憶體
    517、522、524、526‧‧‧介面
    520‧‧‧晶片組
    530‧‧‧記憶體
    532‧‧‧依電性記憶體
    534‧‧‧非依電性記憶體
    540‧‧‧GPU/顯示器裝置
    550、560‧‧‧匯流排
    572‧‧‧匯流排橋
    574‧‧‧模組
    580‧‧‧模組/非依電性記憶體
    582‧‧‧模組/大容量儲存裝置
    584‧‧‧模組/鍵盤/滑鼠
    586‧‧‧模組/網路介面
    第1圖依據本發明之一實施例，例示一個平臺功率管理邏輯之方塊圖；第2圖依據本發明之一實施例，例示一個動態功率管理政策之方塊圖；第3圖依據本發明之一實施例，例示此動態功率管理政策的方程式；第4圖依據本發明之一實施例，例示此動態功率管理政策之流程圖；並且第5圖依據本發明之一實施例，例示一種系統，用以實施於本文中所揭露之方法。
    400‧‧‧流程圖/流程
    405~435‧‧‧步驟
    权利要求:
    Claims (20)
    [1] 一種方法，其包含下列步驟：接收要執行一個工作負載的一個請求；判定一個平臺之一或多個特性，該平臺具有一個處理單元以執行該工作負載；以及基於該平臺之被判定出的該一或多個特性而判定該處理單元的一或多個具能量效益操作設定。
    [2] 如申請專利範圍第1項之方法，其進一步包含下列步驟：判定該工作負載的一或多個特性，並且其中基於該平臺之被判定出的該一或多個特性而判定該處理單元之該一或多個具能量效益操作設定之步驟包含：基於該平臺之被判定出的該一或多個特性及該工作負載之被判定出的該一或多個特性而判定該處理單元之該一或多個具能量效益操作設定。
    [3] 如申請專利範圍第1項之方法，其中該一或多個具能量效益操作設定包含下列中之一或多者：該處理單元之頻率設定、該處理單元之一或多個輸入電壓中之各者的設定、該處理單元中之一或多個邏輯方塊的作動或止動、以及該處理單元中之一或多個記憶體方塊的作動或止動。
    [4] 如申請專利範圍第1項之方法，其中該平臺之該一或多個特性包含下列中之一或多者：該處理單元的一個閒置狀態、該平臺的一個閒置狀態、該處理單元在該閒置狀態中之功率耗用、該平臺在該閒置狀態中之功率耗用、該處理單元的一個作動狀態、該平臺的一個作動狀態、該處理單元在該作動狀態中之功率耗用、該平臺在該作動狀態中之功率耗用、以及該平臺之功率管理政策。
    [5] 如申請專利範圍第4項之方法，其中該平臺之該閒置狀態包含下列中之一者：該處理單元的一個睡眠狀態、該平臺中之記憶體模組的一個節電狀態、以及該平臺中之通訊鏈路的一個節電鏈路狀態。
    [6] 如申請專利範圍第4項之方法，其中該平臺之該作動狀態包含下列中之一者：該處理單元的一個效能狀態、該平臺中之記憶體模組的一個作動操作狀態、以及該平臺中之通訊鏈路的一個作動鏈路狀態。
    [7] 如申請專利範圍第2項之方法，其中該一或多個工作負載特性包含下列中之一或多者：該處理單元之使用、該處理單元的一個閒置狀態駐留、以及該工作負載的一個可縮放性因數。
    [8] 如申請專利範圍第1項之方法，其中該方法進一步包含下列步驟：基於該平臺之被判定出的該一或多個特性而判定一或多個平臺部件的一或多個具能量效益操作設定。
    [9] 一種設備，其包含：用於進行下列步驟的邏輯：接收要執行一個工作負載的一個請求；判定該工作負載的一或多個特性；以及基於該工作負載之被判定出的該一或多個特性而判定該設備的一或多個具能量效益操作點。
    [10] 如申請專利範圍第9項之設備，其中該邏輯進一步係用於進行下列步驟：判定包含有該設備的一個平臺的一或多個特性，並且其中用於基於該工作負載之被判定出的該一或多個特性而判定該設備之該一或多個具能量效益操作點的該邏輯係用於進行下列步驟：基於該工作負載之被判定出的該一或多個特性和包含有該設備的該平臺之被判定出的該一或多個特性而判定該設備之該一或多個具能量效益操作點。
    [11] 如申請專利範圍第9項之設備，其中該一或多個具能量效益操作點包含下列中之一或多者：該設備之頻率設定、該設備之一或多個輸入電壓中之各者的設定、該設備中之一或多個邏輯方塊的作動或止動、以及該設備中之一或多個記憶體方塊的作動或止動。
    [12] 如申請專利範圍第10項之設備，其中該平臺之該一或多個特性包含下列中之一或多者：該設備的一個閒置狀態、該平臺的一個閒置狀態、該設備在該閒置狀態中之功率耗用、該平臺在該閒置狀態中之功率耗用、該設備的一個作動狀態、該平臺的一個作動狀態、該設備在該作動狀態中之功率耗用、該平臺在該作動狀態中之功率耗用、以及該平臺之功率管理政策。
    [13] 如申請專利範圍第12項之設備，其中該平臺之該閒置狀態包含下列中之一者：該設備的一個睡眠狀態、該平臺中之記憶體模組的一個節電狀態、以及該平臺中之通訊鏈路的一個節電鏈路狀態。
    [14] 如申請專利範圍第12項之設備，其中該平臺之該作動狀態包含下列中之一者：該設備的一個作動狀態、該平臺中之記憶體模組的一個作動操作狀態、以及該平臺中之通訊鏈路的一個作動鏈路狀態。
    [15] 如申請專利範圍第10項之設備，其中該一或多個工作負載特性包含下列中之一或多者：該工作負載之執行時間的比例、以該設備之該一或多個操作點執行該工作負載的一個縮放因數、以及該平臺基於下列中之一或多者而進入該設備的一個閒置狀態之能力：該工作負載之數個閒置區間之分佈、數個輸入/輸出(I/O)請求的抵達間介時間、及數個記憶體存取型樣的抵達間介時間。
    [16] 如申請專利範圍第10項之設備，其中用於基於該工作負載之被判定出的該一或多個特性和包含有該設備的該平臺之被判定出的該一或多個特性而判定該設備之該一或多個具能量效益操作點的該邏輯係用於進行下列步驟：基於該工作負載及該平臺之被判定出的該一或多個特性而判定該設備的一個最小操作頻率，該最小操作頻率達到該平臺之最小能量耗用。
    [17] 一種設備，其包含：用於進行下列步驟的邏輯：判定要由一個處理核心執行的一個工作負載之一或多個特性；以及基於該工作負載之被判定出的該一或多個特性而判定要執行該工作負載的該處理核心的一或多個設定，其中該處理核心之被判定出的該一或多個設定會使該處理器的能量耗用最小化，並會維持執行該工作負載的效能等級。
    [18] 如申請專利範圍第17項之設備，其中該邏輯進一步係用於進行下列步驟：判定包含有該處理核心的一個平臺的一或多個特性，並且其中用於基於該工作負載之被判定出的該一或多個特性而判定要執行該工作負載的該處理核心之該一或多個設定的該邏輯係用於進行下列步驟：基於該工作負載之被判定出的該一或多個特性和包含有該處理核心的該平臺之被判定出的該一或多個特性而判定要執行該工作負載的該處理核心之該一或多個設定。
    [19] 如申請專利範圍第17項之設備，其中該處理核心的該一或多個設定包含下列中之一或多者：該處理核心之頻率設定、該處理核心之一或多個輸入電壓中之各者的設定、該處理核心中之一或多個邏輯方塊的作動或止動、以及該處理核心中之一或多個記憶體方塊的作動或止動。
    [20] 如申請專利範圍第18項之設備，其中該平臺之該一或多個特性包含下列中之一或多者：該處理核心的一個閒置狀態、該平臺的一個閒置狀態、該處理核心在該閒置狀態中之功率耗用、該平臺在該閒置狀態中之功率耗用、該處理核心的一個作動狀態、該平臺的一個作動狀態、該處理核心在該作動狀態中之功率耗用、該平臺在該作動狀態中之功率耗用、以及該平臺之功率管理政策。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI485559B|2015-05-21|用於判定平臺之具能量效益操作點的方法和系統
    TWI477945B|2015-03-21|用以控制處理器之渦輪加速模式頻率的方法、及能夠控制其之渦輪加速模式頻率的處理器
    US9436254B2|2016-09-06|Method and apparatus for per core performance states
    US9557804B2|2017-01-31|Dynamic power limit sharing in a platform
    US8707066B2|2014-04-22|Method and apparatus for a zero voltage processor sleep state
    JP5707321B2|2015-04-30|スリーププロセッサ
    US8458498B2|2013-06-04|Method and apparatus of power management of processor
    US9690353B2|2017-06-27|System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
    US9086834B2|2015-07-21|Controlling configurable peak performance limits of a processor
    US20120284729A1|2012-11-08|Processor state-based thread scheduling
    TW201015318A|2010-04-16|Performance based cache management
    US9335813B2|2016-05-10|Method and system for run-time reallocation of leakage current and dynamic power supply current
    US9329658B2|2016-05-03|Block-level sleep logic
    CN104011626A|2014-08-27|通过在运行时期间配置功率管理参数的用于高能效和节能的系统、方法和装置
    US8912830B2|2014-12-16|Method and apparatus for atomic frequency and voltage changes
    TWI653527B|2019-03-11|當計算元件運作時致能系統低電力狀態之技術
    US9612652B2|2017-04-04|Controlling power consumption by power management link
    US10860083B2|2020-12-08|System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
    同族专利:
    公开号 | 公开日
    TWI485559B|2015-05-21|
    US8185758B2|2012-05-22|
    US20110264938A1|2011-10-27|
    US20130007486A1|2013-01-03|
    US9026816B2|2015-05-05|
    WO2013002864A1|2013-01-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5396635A|1990-06-01|1995-03-07|Vadem Corporation|Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system|
    US6401212B1|1997-08-21|2002-06-04|Texas Instruments Incorporated|Microprocessor circuits, systems, and methods for conditioning information prefetching based on resource burden|
    KR100361340B1|2000-05-15|2002-12-05|엘지전자 주식회사|씨피유 클럭 제어 방법|
    US7032119B2|2000-09-27|2006-04-18|Amphus, Inc.|Dynamic power and workload management for multi-server system|
    US7318164B2|2001-12-13|2008-01-08|International Business Machines Corporation|Conserving energy in a data processing system by selectively powering down processors|
    US20050050310A1|2003-07-15|2005-03-03|Bailey Daniel W.|Method, system, and apparatus for improving multi-core processor performance|
    US7346787B2|2004-12-07|2008-03-18|Intel Corporation|System and method for adaptive power management|
    US8017817B2|2005-08-05|2011-09-13|E.I. Du Pont De Nemours And Company|Process for the preparation of 1,1,3,3,3-pentafluoropropene and 1,2,3,3,3-pentafluoropropene|
    US7861068B2|2006-03-07|2010-12-28|Intel Corporation|Method and apparatus for using dynamic workload characteristics to control CPU frequency and voltage scaling|
    US7769843B2|2006-09-22|2010-08-03|Hy Performix, Inc.|Apparatus and method for capacity planning for data center server consolidation and workload reassignment|
    TWI342498B|2007-01-12|2011-05-21|Asustek Comp Inc|Multi-processor system and performance enhancement method thereof|
    US7908493B2|2007-06-06|2011-03-15|International Business Machines Corporation|Unified management of power, performance, and thermals in computer systems|
    US8370663B2|2008-02-11|2013-02-05|Nvidia Corporation|Power management with dynamic frequency adjustments|
    US8006082B2|2008-09-29|2011-08-23|Intel Corporation|Dynamically reconfiguring platform settings|
    US8589709B2|2009-07-23|2013-11-19|Carnegie Mellon University|Systems and methods for managing power consumption and performance of a processor|
    US8364997B2|2009-12-22|2013-01-29|Intel Corporation|Virtual-CPU based frequency and voltage scaling|
    US8793512B2|2010-10-29|2014-07-29|Advanced Micro Devices, Inc.|Method and apparatus for thermal control of processing nodes|
    US20120284543A1|2011-05-02|2012-11-08|Microsoft Corporation|User input triggered device power management|
    US8601300B2|2011-09-21|2013-12-03|Qualcomm Incorporated|System and method for managing thermal energy generation in a heterogeneous multi-core processor|CN102373578B|2010-08-18|2014-09-17|扬光绿能股份有限公司|无纺布及其制造方法、气体燃料的产生装置和产生方法|
    US8966300B2|2011-10-04|2015-02-24|Ericsson Modems Sa|DFVS-enabled multiprocessor|
    US8806243B2|2011-12-28|2014-08-12|Intel Corporation|Method of and apparatus for energy savings associated with a graphics core|
    US9778720B2|2011-12-30|2017-10-03|Intel Corporation|PCIE device power state control|
    US9285865B2|2012-06-29|2016-03-15|Oracle International Corporation|Dynamic link scaling based on bandwidth utilization|
    US9026817B2|2012-06-29|2015-05-05|Intel Corporation|Joint optimization of processor frequencies and system sleep states|
    TW201403299A|2012-07-04|2014-01-16|Acer Inc|中央處理器控制方法|
    KR101959252B1|2012-07-16|2019-07-04|삼성전자주식회사|데이터를 기반으로 전력을 관리하는 장치 및 방법|
    US9086882B2|2012-08-07|2015-07-21|International Business Machines Corporation|DRAM energy use optimization using application information|
    US8862824B2|2012-09-26|2014-10-14|Intel Corporation|Techniques for managing power and performance of multi-socket processors|
    CN103810141A|2012-11-09|2014-05-21|辉达公司|处理器和包括其的电路板|
    US9477627B2|2012-12-26|2016-10-25|Intel Corporation|Interconnect to communicate information uni-directionally|
    US9110735B2|2012-12-27|2015-08-18|Intel Corporation|Managing performance policies based on workload scalability|
    US9395774B2|2012-12-28|2016-07-19|Intel Corporation|Total platform power control|
    US10175739B2|2013-01-29|2019-01-08|Avago Technologies International Sales Pte. Limited|Wearable device-aware supervised power management for mobile platforms|
    US20140237272A1|2013-02-19|2014-08-21|Advanced Micro Devices, Inc.|Power control for data processor|
    US9933825B2|2013-03-14|2018-04-03|Arizona Board Of Regents For And On Behalf Of Arizona State University|Determining parameters that affect processor energy efficiency|
    US10133323B2|2013-03-14|2018-11-20|Arizona Board Of Regents For And On Behalf Of Arizona State University|Processor control system|
    US9594560B2|2013-09-27|2017-03-14|Intel Corporation|Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain|
    US9563724B2|2013-09-28|2017-02-07|International Business Machines Corporation|Virtual power management multiprocessor system simulation|
    US9411403B2|2013-11-19|2016-08-09|Qualcomm Incorporated|System and method for dynamic DCVS adjustment and workload scheduling in a system on a chip|
    US20150186157A1|2013-12-28|2015-07-02|Guy M. Therien|Techniques for workload scalability-based processor performance state control|
    US9639465B2|2014-04-30|2017-05-02|Qualcomm Innovation Center, Inc.|Dynamic cachable memory interface frequency scaling|
    US9696787B2|2014-12-10|2017-07-04|Qualcomm Innovation Center, Inc.|Dynamic control of processors to reduce thermal and power costs|
    US10025641B2|2015-09-15|2018-07-17|Qualcomm Incorporated|Workload differentiation for processor frequency scaling|
    US9942631B2|2015-09-25|2018-04-10|Intel Corporation|Out-of-band platform tuning and configuration|
    US11054883B2|2017-06-19|2021-07-06|Advanced Micro Devices, Inc.|Power efficiency optimization in throughput-based workloads|
    US10565079B2|2017-09-28|2020-02-18|Intel Corporation|Determination of idle power state|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/173,497|US8185758B2|2011-06-30|2011-06-30|Method and system for determining an energy-efficient operating point of a platform|
    [返回顶部]