ｎ本の複合経路を用いるタイプのＤＣ−ＤＣ分割機能を備える電源のための制御装置

专利摘要:
ｎ個の複合された変換セルＢＣｉを有する電源において、制御装置は、電源によって扱われる電力（ＰＡ）または電流に応じて、ｎ本の経路からｍ本の経路を作動させる（１≦ｍ≦ｎ）。セルは、ブースト、バック、バック／ブースト、ＣｕｋまたはＳＥＰＩＣ回路構成を有していてもよい。用途は燃料電池である。
公开号:JP2011516015A
申请号:JP2011500215
申请日:2009-03-18
公开日:2011-05-19
发明作者:シャルー、ダニエル；ドラガレイ、ジャン−クロード；ロワ、フランシス
申请人:コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ；プジョー シトロエン オトモビル エス．ア．；
IPC主号:H02M3-155

专利说明:

[0001] 本発明は、ｎ本の複合経路を用いるＤＣ−ＤＣ分割機能を備える電源、特にこのような電源を制御する装置に関する。]
背景技術

[0002] 本発明は特に、燃料電池により供給されるエネルギーに基づいて、所定のレベルに調整された直流電圧の供給に利用される。]
[0003] 燃料電池は、多くの用途に使用されている。たとえば、電気モータ自動車のエネルギー源として、あるいはバッテリの再充電、たとえば携帯機器（たとえば、電話）のバッテリの再充電のために使用される。]
[0004] ＤＣ−ＤＣ分割機能、別名コンバータまたはチョッパを備える非絶縁型電源は通常、セルによって供給される直流電圧を、電源の回路構成に応じて、より高い、または低い、同じ極性または反転した極性を有する別の直流電圧に変換するために使用される。電源により扱われる電力は、出力負荷、すなわち出力において供給電圧を使用する用途によって異なる。]
[0005] 本発明は、より詳しくは、複合セルタイプの分割電源に焦点を当てている。このような電源により、電源の入力および出力での電流リップルを抑えることが可能となる。入力および出力におけるリップルの抑制は、分割電源の品質を評価するための基準となる。各セルはコンバータである。複合という考え方は、セルが、それらのセルに共通の、あるいは各セルに固有の出力コンデンサに、位相変調方式で電源供給するという事実から生まれたものである。]
[0006] 複合されるセルはそれぞれ、ＤＣ−ＤＣコンバータである。これらはすべて同じ回路構成を有し、この回路構成は電源の範囲と、所望の用途について求められるゲインに応じて選択される。このような電源に使用される各種の周知の電源回路構成としては、「ブースト」（"ｂｏｏｓｔ"）と呼ばれる昇圧型、「バック」（"ｂｕｃｋ"）と呼ばれる降圧型、「バック−ブースト」（"ｂｕｃｋ−ｂｏｏｓｔ"）もしくは発明者の名前から「Ｃｕｋ」回路構成とも呼ばれる極性反転昇降圧型、昇降圧型またはＳＥＰＩＣ（"Ｓｉｎｇｌｅ ｅｎｄｅｄ ｐｒｉｍａｒｙ ｉｎｄｕｃｔｏｒ ｃｏｎｖｅｒｔｅｒ"）がある。]
[0007] 上記の各種回路構成のいずれについても同様に、各ＤＣ−ＤＣ変換セルは、一般に１つの入力端子、１つの出力端子および１つの共通端子を有する３極の電気回路である。この電気回路は、少なくとも１つのスイッチと、１つのダイオードと、一般的にはインダクタである１つのエネルギー蓄積素子を備える。入力電圧は、入力端子と共通端子の間に印加される。出力コンデンサが出力端子と共通端子の間に接続される。エネルギーはエネルギー蓄積素子によって入力から出力に伝送され、このエネルギー蓄積素子は、エネルギーをスイッチの開閉切換えに応じて蓄積し、その後回復する。電圧調整は、分割スイッチの導通時間（閉状態）によって行われる。]
[0008] スイッチＳは通常、電界効果トランジスタで製作される。そのために、スイッチの開状態とオフ状態、閉状態とオン状態という表現を区別せずに使用する。一般に、入力および出力電圧の範囲が数ボルトから数千ボルトまで及ぶため、好ましくは、その端子の高電圧に耐えられるＩＧＢＴ（Ｉｓｏｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）タイプのトランジスタが使用される。このような技術的解決策によれば、コンバータの信頼性を確保しながら、構成要素のコストを安価にすることができる。]
[0009] セルの動作と複合セルを用いた電源の動作を、セルＢＣｉの構造と動作を詳細に示した図１ａから図１ｃと、このタイプの３つのセルＢＣ１、ＢＣ２、ＢＣ３からなる電源を詳細に示した図２、図３ａ、図３ｂに関して説明する。] 図１ａ 図１ｃ 図２ 図３ａ 図３ｂ
[0010] 変換セルＢＣｉ（図１ａ）は星型の３極セルであり、スイッチＳ、インダクタＬ、ダイオードＤの各々が３極の分枝となる。分枝はすべて共通のノードＡから始まり、それらの終端が３極の３つの端子の１つを形成する。] 図１ａ
[0011] 図の例において、セルＢＣｉの回路構成はＢＣ昇圧（ブースト）コンバータのそれである。スイッチＳは、ノードＡと共通端子Ｂ３の間に接続される。ダイオードは、その陽極がノードＡに接続され、その陰極が出力端子Ｂ２に接続される。インダクタＬは、入力端子Ｂ１とノードＡの間に接続される。]
[0012] 分割スイッチＳは、通常のパルス幅変調モードで、固定周波数ｆのパルス信号によって制御され、スイッチは、αｔで示される閉時間にわたる閉状態とｔ−αｔの開時間にわたる開状態とに交互に切り換わり、αはスイッチが閉じている時間と完全な１周期（ｔ＝１／ｆ）との周期の比である。]
[0013] 上記のようなコンバータの２つの動作状態は、スイッチＳの開閉という２つの状態に対応し、次のようになる。
−スイッチＳが閉状態である。インダクタＬは入力電圧源と並列となり、電流がインダクタにおいて増大する。これは、エネルギー蓄積状態である。すると、ダイオードＤが無効化される。これに相当する回路図を図１ｂに示す。
−スイッチＳが開状態である。インダクタＬは入力電圧源Ｕｅと直列となる。電流はインダクタＬとダイオードＤを流れ、出力コンデンサＣＳが充電される。これは、エネルギー伝送状態である。これに相当する回路図を図１ｃに示す。出力コンデンサＣＳの端子の電圧は入力電圧より高くなる。] 図１ｂ 図１ｃ
[0014] 出力電圧レベルは、実際において、スイッチの開閉時間の長さによって異なる。分割電源が固定周波数ｆにより連続導通モード（すなわち、インダクタを通過する電流が打ち消されることがない）で動作すると、出力電圧Ｕｓはα＊Ｕｅに等しい。]
[0015] 図２は、１つの出力コンデンサＣＳを充電するｎ個の複合セルを有する分割電源を示す。] 図２
[0016] 図の例では、ｎ＝３の同一（Ｌ、Ｓ、Ｄ）の並列なセルＢＣ１、ＢＣ２、ＢＣ３であり、それぞれの端子Ｂ１同士が接続され、端子Ｂ２同士が接続され、端子Ｂ３同士が接続される。この電源は、各セルの出力端子Ｂ２と共通端子Ｂ３の間に接続される１つの出力コンデンサＣＳを有する。入力電圧Ｕｅは、各セルの入力端子Ｂ１と共通端子Ｂ３の間に印加される。]
[0017] この図において、セルは図１ａのセルと同じコンバータ回路構成、すなわち昇圧型（ブースト）である。] 図１ａ
[0018] ｎ＝３の分割スイッチＳはそれぞれ、図１ａから図１ｃに関して説明したように、同じ分割周波数ｆで制御されるが、各種のパスは、各セルの間の位相差に対応する固定長さの時間シフト、２π／ｎｆによって相互に関してずらされる。したがって、負荷における電流と電圧の周波数は、１つのセルを使用した場合のｎ倍大きい。入力リップルと出力コンデンサのリップルが低減される。] 図１ａ 図１ｃ
[0019] 本発明は、特に、ｎ個の複合セルを有する電源の改良に焦点を当てており、この改良とは、有利な態様として、放熱し、電源の各種要素の間の接続によって発生する配線インダクタンスによる入力と出力の電圧または電流リップルを抑制し、さらには解消することに関して、各種構成要素の配置の簡易化を可能にする改良に関する。これらは特に、電荷転送ループ（スイッチＳ、ダイオードＤ、出力コンデンサＣＳ）を分離させる、各セルのスイッチＳとダイオードＤの間の直列の配線インダクタンスＬＷである。電源に１つのセルにつき１つの出力コンデンサが含まれる場合、これらの出力コンデンサ（図２には示されない）の間にも配線インダクタンスがある。この改良例では、各セルの分割スイッチＳは、図２において簡単な長方形１０によって図式的に示される共振回路として配置され、それぞれにスイッチＳが含まれる。] 図２
[0020] この共振回路１０により、分割スイッチをゼロ電流にロックして、エネルギー蓄積状態からエネルギー伝送状態に移行させることができる。ロックは、ゼロ電圧でも行われる。損失を出さずにロックすることによって得られる技術的効果は特に、電荷伝送ループ（Ｔ、Ｄ、Ｃ）の配線インダクタンスが給電効率に影響を及ぼさなくなることである。したがって、たとえ配線インダクタンスが高くても、変換には影響を与えない。]
[0021] 図３ａと図３ｂはこの共振回路１０の１つの実施形態の詳細を示す。図３ａは、図２に示される電源回路構成に対応する。図３ｂは、同様の電源回路構成であるが、１つのセルにつき１つの出力コンデンサがある場合を示している。] 図２ 図３ａ 図３ｂ
[0022] 給電効率は、共振回路を用いない複合構造より改善されている。比較として、共振回路を用いない複合セルを有する電源では、フルパワーで９２％〜９３％程度の効率が普通である。共振回路を用いると、フルパワーでの効率は９６％に達し、３％〜４％程度改善されることになる。]
[0023] 通常、フルパワーとは、コンバータにより転送される最大電力を意味し、その限度は使用される構成要素の性質によって決まる。]
[0024] 実際において、電源は常にフルパワーで作動するとは限らず、すなわち負荷によって要求される電流は変動しうる。これは用途に依存するのであるが、その理由は、電源は特定の電力範囲で設計され、各種の用途に使用できるようになっているからである。しかし、すべての用途が同じ電力需要であるとは限らない。さらに、ある用途において要求される電力が時間に応じて変化することもある。]
[0025] しかしながら、電源がフルパワーで作動していないとき、共振回路を用いた複合構造で実現される効率改善幅は小さくなり、逆転する場合さえある。これは、定義上、共振素子である共振インダクタと共振コンデンサを含む共振回路が、固有の電力損失源であるという事実によって説明できる。このような損失の重要性は、共振コンデンサを充電する出力電圧レベルにのみ依存する。共振回路により扱われるエネルギーは特に、共振コンデンサを充電する出力電圧によって異なる。この出力電圧により、共振コンデンサに蓄積されるエネルギーが変化し、したがって、セルの共振回路により扱われるエネルギーが変化する。上記の損失は、セルによって扱われる電力とは無関係である。そのため、電源の使用条件に応じて、共振素子の損失が大きな重要性を有するか、それほど重要ではないかか決まると理解できる。]
[0026] この問題を説明するために、下表に、共振回路としてｎ個の複合セルを用いた（ｎ＝３）特定の電源の、この電源により扱われる電力に対する効率ηを示す。]
[0027] 電源により扱われる電力Ｐは一般に、必要な出力レベルＶｓと出力負荷により要求される電力、すなわち電源供の使用条件に依存する。]
[0028] 表は、出力電力と入力電力の比に対応する電源の効率ηを、必要な出力電圧レベルＶｓと、入力電圧レベルＶＥと、その電源により扱われる電力Ｐに関して示している。]
[0029] ]
[0030] 表中、数値を求めるのに例として用いた電源の最大電力は９ｋＷである。]
[0031] この表から、効率が使用条件によって異なり、効率は扱われる電力が小さいと低下することがわかる。特に、電源で扱われる電力が低い、すなわち表の例では２ｋＷであると、効率は共振回路を用いない電源の場合より低くなる。]
[0032] コンバータのすべての共振回路の損失レベルは、低い直列抵抗の電機子と平面インダクタを用いるポリプロピレン型の効率のよいコンデンサを使用することによって、コンバータの全電力の１％〜２％程度に制限することができるが、電源がフルパワーで作動しない場合には、依然として効率の低下が見られる。一般に、共振素子の損失がフルパワーの効率の１．５％で一定であるとすると、コンバータがそのパワーの３分の１で作動するときには、この一定の損失は４．５％の効率低下に相当する。]
発明が解決しようとする課題

[0033] そこで、本発明の具体的な目的は、共振回路内の固定電力損失による複合セル方式の電源の効率低下に対処することである。]
[0034] より一般的には、本発明の目的は、電源の構造が一定レベルの電力損失の原因であり、この損失が電源により扱われる電力の低下に伴って増大する場合に、電源により扱われる電力レベルに関係なく、複合セルを用いた電源の効率を改善することである。]
課題を解決するための手段

[0035] 本発明の基本となるのは、ｎ通りの給電経路の中から、コンバータにより扱われる電力レベルに応じて、実際に作動させる変換経路の数を変調して、扱われる電力の減少に伴う固定損失分を低減させるという考えである。]
[0036] 本発明はしたがって、それぞれ入力電圧を出力電圧に変換するための経路を形成するｎ個のセルを含むＤＣ−ＤＣ分割機能を備える電源を複合モードで制御する装置に関し、この装置は、電源における電力または電流レベルに応じて、作動させる経路の数を制御するための回路を備え、作動させる経路の数ｍに関して、この回路は、作動させる経路の数ｍを制御するために、ｎ個の利用可能な経路の中でローテーションを行うメカニズムを利用することを特徴とする。]
[0037] 本発明はまた、それぞれが入力電圧を出力電圧に変換する経路を形成するｎ個のセルを含むＤＣ−ＤＣ分割機能を備える非絶縁型電源に関し、これらの経路が上記のような制御装置によって作動させ、また無効化することができる。]
[0038] 本発明の他の利点や特徴を、非限定的な例として示される本発明の１つの実施形態を描いた図面を参照しながら、以下に詳細に説明する。]
図面の簡単な説明

[0039] 既述のブーストタイプの昇圧セルを示す。
既述のブーストタイプの昇圧セルの動作状態を示す。
既述のブーストタイプの昇圧セルの動作状態を示す。
本発明による制御装置を利用できる、複合セルを用いたＤＣ−ＤＣ分割機能を備える非絶縁型電源の一例を示し、好ましくは、各セルが、スイッチの設置された共振回路を含む。
図２に対応し、その共振回路の１つの実施形態の詳細な回路図を示す。
図３ａの電源の変化形であり、１つのセルにつき１つの出力コンデンサを有するものを示す。
図２または図３ａに示される電源で用いられる、共振回路としての２つの対応する変換セルのスイッチＳと補助スイッチＳａｕｘを制御するための信号のタイミングチャートである。
セルにおける対応する電流と電圧の波形を示す。
セルにおける対応する電流と電圧の波形を示す。
セルにおける対応する電流と電圧の波形を示す。
図２、図３ａまたは図３ｂの回路構成による、ｎ＝５の複合セルを用いた電源の制御装置で、本発明による作動経路数（ｍ）を制御する回路を含む制御装置の一般的概略図である。
本発明に用いられる、電源により扱われる電力に応じて現用経路の数（ｍ）を決定する機能を示す。
本発明の改良形により、電源の利用可能なｎ本の経路の中でｍ本の現用経路をローテーションする原理を示す。
本発明による現用経路を制御するための一般的原理を説明するブロック図である。] 図２ 図３ａ 図３ｂ
実施例

[0040] 本発明は、ｎ個（ｎは少なくとも２と等しい整数）の複合セルＢＣｉを有するＤＣ−ＤＣ分割機能を用いた非絶縁型電源に適用される。有利な態様として、これは図２、図３ａ、図３ｂに示されるように、共振回路によるｎ個の複合セルを用いる電源に適用される。] 図２ 図３ａ 図３ｂ
[0041] 各セルは、変換経路に匹敵する。この変換経路は、電源変換周期の中で、分割スイッチＳ（図２、図３ａ、図３ｂ、図４）を閉状態に制御することによって得られる、セル内でエネルギーが蓄積される状態になると作動する。開状態に戻ると、出力エネルギー伝送状態となる。スイッチが決して閉、すなわちオン状態に切り替えられない場合は、エネルギー蓄積状態が存在せず、したがってエネルギーの伝送も行われない。変換経路は作動せず、あるいは無効化される。] 図２ 図３ａ 図３ｂ 図４
[0042] 本発明によれば、図１１の概略図に示されるように、電源により扱われる電力、または電源内の電流に応じて、条件的に電源供給経路の全部または一部を作動させることができるように選択されている。一般的な、すなわち電源のｎ本の経路に印加されるべき制御信号を供給する電源制御回路１に、特に図４に関してすでに説明した動作を実現するために、経路の作動を制御するための回路２が追加され、この回路は、電源により扱われる電力または電流の検出結果に基づいて、上記の制御信号をセルに転送するか、または転送しないようにする。より詳細に言えば、演算回路４が、適当な検出回路３により検出された電力または電流に応じて、作動させるべき経路の数ｍをリアルタイムで判断し、この数を、経路作動を制御する回路２に供給する。] 図１１ 図４
[0043] 本発明による制御装置をより詳しく説明する前に、電源の構造とその動作およびこれに対応する制御信号について説明することが適切である。]
[0044] 本発明は特に、図２に示されるようなｎ個の複合セルを用いた電源に適用され、この電源では、各セルの分割スイッチＳが、図３ａ、図３ｂに詳しく示される共振回路のような共振回路１０の中に設置されている。] 図２ 図３ａ 図３ｂ
[0045] セルの分割スイッチＳは、導入部で図１ａに関連して説明したよう、ノードＡとノードＢ３の間に接続される。このスイッチＳが閉状態に切り替えられると、これら２つのノードＡとＢ３の間の導電経路を閉じ、それによってインダクタＬが電圧源Ｕｅのループに戻り、エネルギー蓄積段階（図１ｂ）となる。スイッチＳが開（つまりオフ）状態に切り替えられると、ＡとＢ３の間の導電回路が開き、出力コンデンサＣＳにエネルギーを伝送する状態（図１ｃ）になる。] 図１ａ 図１ｂ 図１ｃ
[0046] 共振回路１０の機能は、ゼロ電流でスイッチＳを開状態に切り替えることができるようにすることである。閉状態から開状態への遷移は、ゼロ電圧でも起こる。したがって、スイッチＳは損失のない状態で開くことができ、その結果、エネルギー伝送ループ（スイッチＳ、ダイオードＤ、出力コンデンサＣＳ）において配線インダクタンスによる損失が発生しない。]
[0047] 共振回路は一般に、共振インダクタおよびコンデンサを含む。また、補助スイッチＳａｕｘも含み、これはスイッチＳが閉じているとき、エネルギー蓄積状態中に共振状態を生じさせる。]
[0048] 共振状態では、スイッチＳの中の電流を打ち消すことができる。すると、スイッチＳは開状態に切り換わることができ、その結果、電源はエネルギー伝送状態に切り換わる。]
[0049] 有利な態様として、補助スイッチＳａｕｘの電流を打ち消すことも可能であり、この補助スイッチＳａｕｘは、損失を出さずに（ゼロ電流で）オフ状態に切り替えることができる。]
[0050] 図３ａ、３ｂに示す実施形態において、セルＢＣｉの共振回路１０は、
−スイッチＳとノードＡの間に直列に接続されたインダクタＬ２と、そのスイッチに並列に接続され、ノードＢ３に連結された陽極と、スイッチＳとインダクタＬ２の間の接続点１１に接続された陰極を有するダイオードＤｐと、
−ノードＡとＢ３の間に直列に接続されたダイオードＤ２と共振コンデンサＣｒｅｓと、
−インダクタＬｒｅｓと、共振コンデンサＣｒｅｓと並列な補助スイッチＳａｕｘであって、このインダクタは共振コンデンサＣｒｅｓと前記第二のダイオードの間の接続点１２に連結されている、インダクタＬｒｅｓと補助スイッチＳａｕｘと、
−補助スイッチＳａｕｘと並列であり、補助スイッチＳａｕｘとインダクタＬｒｅｓの間の接続点１３に接続された陰極を有する第二のダイオードＤａｕｘと、
を含む。] 図３ａ
[0051] 実際において、ダイオードＤａｕｘとＤｐはそれぞれ、関連するＩＧＢＴトランジスタに並列、すなわち、それぞれＳａｕｘとＳに並列に設置された個別構成要素として、あるいはこのトランジスタと同一のパッケージで集積することによって実現できる。]
[0052] 共振回路１０を含むセルＢＣｉの各種の動作状態を、図５から図７で説明する。
−エネルギー蓄積状態ＳＴ：スイッチＳを閉（オン）状態に制御する。ダイオードＤはオフに切り替えられる。セルのインダクタＬは、電気エネルギーを電磁的方式により蓄積する。
−共振状態Ｒ：スイッチＳａｕｘを閉（オン）状態に切り替える。ダイオードＤはオフであり、スイッチＳは常に閉状態である。] 図５ 図７
[0053] スイッチＳａｕｘを閉状態に切り替えることにより、コンデンサＣｒｅｓとインダクタＬｒｅｓの間に共振が確立され、コンデンサＣｒｅｓの端子の電圧が低下して反転し、ダイオードＤ２は、その陰極（ノード１２）の電圧がその陽極（ノードＡ）の電圧より低くなると、導通状態となる。ダイオードＤ２を通過する電流により、スイッチＳの電流を打ち消すことが可能となる。スイッチＳを開状態に切り替えることができ、これによって変換セルはエネルギー伝送状態に切り換わる。]
[0054] スイッチＳの電流が打ち消されると、並列のダイオードＤｐによって、反転した電流が流れて、共振段階が終了し、その後、ダイオードＤｐが導通状態となるため、インダクタＬ２が関わるようになる。スイッチＳの端子の電圧もまた、Ｄｐの導通によってゼロになる。したがって、スイッチＳの開状態への切換えはソフトスイッチングとすることができ、エネルギー損失が生じない。]
[0055] スイッチＳが開状態に切り替えられると、エネルギー伝送状態が始まる。
−エネルギー伝送状態Ｔ：
ダイオードＤが導通し、スイッチＳが開き、スイッチＳａｕｘは開く。エネルギーがインダクタＬから出力コンデンサＣＳに転送される。コンデンサＣｒｅｓが出力電圧ＵＳで充電される。]
[0056] 上記のような電源のセルの各々を制御するには、実際において、スイッチＳとＳａｕｘの各々について１つずつ、これらの２つのスイッチを閉状態と開状態に適切に切り換えて、所望の動作を起こすようにするための２つの制御信号が必要となる。]
[0057] ＰｗｍｉとＰ’ｗｍｉは、ｎ個のセルＢＣｉ（ｉ＝１からｎ）を含む電源のセルＢＣｉの分割スイッチＳと補助スイッチを制御するための信号である。]
[0058] これらの信号は、実際において、分割周波数ｆのパルス幅変調回路等および一定長さの時間分割回路等の回路により、周知の方法で生成され、各種の経路は、一定長さの持続時間の時間シフト、有利な態様としては２π／ｎｆで相互に関してずらされる。]
[0059] 単純な実施形態において、シミュレーションに基づくプログラマブル回路により、さまざまな持続時間（スイッチＳとＳａｕｘの閉時間、またはシフト２π／ｎｆ）を発生させることができる。]
[0060] 上記のような制御信号を、２つの連続する変換セルＢＣｉとＢＣｉ＋１に関して図４に示す。これらの周波数ｆは同じである。セルＢＣｉの信号ＰｗｍｉとＰ’ｗｍｉは、同期され、スイッチＳ、Ｓａｕｘを同時に開くように制御する。２つの信号の違いは、それぞれのデューティ比、α＋α’およびα’である。] 図４
[0061] より詳細に説明すると、このタイミングチャートに示すように、各セルにおいて、
−スイッチＳａｕｘは、制御信号Ｐ’ｗｍｉにより、スイッチＳａｕｘが一定の持続時間ｔａｕｘ＝α’ｔだけ導通（閉じる）するように制御される。
−スイッチＳは、信号Ｐｗｍｉにより、スイッチＳが、スイッチＳａｕｘより前から持続時間αｔおよび持続時間ｔａｕｘ＝α’ｔだけ導通するように制御される。
−２つのスイッチＳとＳａｕｘは同期して開（すなわちオフ）状態に切り替えられ、エネルギー蓄積状態が終了し、対応する経路について、エネルギー伝送状態が始まる。]
[0062] ここまでに説明した構造の電源について考える。ｎ＝５の変換セル、ＢＣ１からＢＣ５を備えるものと仮定する。]
[0063] これらの５つの変換セルＢＣ１からＢＣ５のための分割スイッチＳと補助スイッチＳａｕｘを制御する信号を発生する回路を、例として図８に示す。この例においては、シミュレーションの結果に基づき、デューティ比と一定の時間シフトを、信号が図４に示される形状になるように考慮した。] 図４ 図８
[0064] このような信号は通常、主としてパルス変調回路２００、２００’により、クロック信号ＣＫに基づいて一般にプログラマブル回路１００から供給される同期信号ＳＹＮＣ１からＳＹＮＣ５に基づいて発生される。パルス変調回路は、この例においては、所望のデューティ比、つまり分割スイッチに印加される信号Ｐｗｍ１からＰｗｍ５についてはα、共振回路の補助スイッチに印加される信号Ｐ’ｗｍ１からＰ’ｗｍ５についてはα’の各制御信号を供給するように構成される。プログラマブル回路は、同期信号の間に所望の時間シフトが得られるように構成される（２π／ｎｆ、ここではｎ＝５）。]
[0065] これらは、それぞれのスイッチＳとＳａｕｘに、分割スイッチＳを駆動するための３００−１から３００−５と共振補助スイッチＳａｕｘのための３００’−１から３００’−５の電流増幅器、別名ドライバによって印加される。]
[0066] 本発明において、この電源の効率を最適化するために、共振回路の一定の損失を考慮して、制御装置に、電源により扱われる電力ＰＡまたは電流に応じて、作動させるべき変換経路の数を制御するための回路２０を設けて、電力ＰＡまたは検出された電流の数値に応じて、ｎ本の電源経路からｍ本の経路を作動させるようにしており、ｍの数値はｎと同じまたはそれ以下である。この例において、ｎ＝５である。]
[0067] 制御回路は、扱われる電力または電流を測定して、数値ＰＡを供給するための回路２０−１と、この数値に応じて作動させるべき変換経路の数を計算するための回路２０−２と、変換経路を作動／無効化する信号を発生する回路２０−３を備える。]
[0068] 扱われる電力を測定する回路２０−１は、数値ＰＡを供給する。電力を測定または検出するこの回路は、図１１の回路３に対応する。電力の測定値は一般に、電源の出力負荷Ｚ（図２）における電流の測定およびその端子における電圧の測定によって得られる。] 図１１ 図２
[0069] 回路２０−２は、検出された電力ＰＡに応じて数値ｍを計算するための回路である。これは図１１の回路４に対応する。これは階段のような関数Ｆ（ＰＡ）を用いる。ｎが給電経路の数であると、この関数の各階段は、ｍの数値を１からｎまでの整数と２つの閾値によって区切られる電力範囲に関係付ける。] 図１１
[0070] 関数Ｆ（Ｐａ）の階段数は、経路の数ｎと等しい。]
[0071] この関数Ｆ（Ｐａ）を、ｎ＝５として図９に示す。] 図９
[0072] したがって、対応する演算回路２０−２は単純に、数値ＰＡを閾値ｖ１、ｖ２、ｖ３、ｖ４、ｖ５と比較して、検出された電力が当てはまる電力範囲に応じてｍの数値を供給する回路によって実現することができる。]
[0073] 閾値は、実際において、ある電源のシミュレーションにより、使用される電力を測定する回路２０−１に応じて決定される。]
[0074] 一般に、ｎ個の閾値が、第一の最も小さい数値ｖ１からｎ番目の最も大きい数値ｖｎへと昇順で分類される場合を考えると、回路は次のルールを適用する。
−検出されたレベルＰＡが第一の閾値（ｖ１）より低い場合、ｍは１である。
−前記の検出されたレベルがｉ−１番目の閾値（ｖｉ−１）より低く、ｉ番目の閾値（ｖｉ）より低い場合、ｍはｉであり、ｉは２からｎまでの整数である。]
[0075] 数値ｖｎは好ましくは、電源の最大電力に対応する。]
[0076] 演算回路２０−２は、計算された数値ｍを経路制御回路２０−３（図１１の回路２）に供給する。この制御回路は、各経路／セルの無効化信号の対応する状態を作動させる。この例において、この回路は５つの信号Ｅｎ１からＥｎ５を供給する。この信号は、実際において、それぞれのセルＢＣｉのスイッチＳとＳａｕｘに関連付けられて入る電流増幅器（３００−ｉ，３００’ −ｉ）を無効化するための入力に供給される。これら５つの信号のうち、ｍ個の信号が対応する増幅器を作動させ、ｎ−ｍ個の信号は無効化する。] 図１１
[0077] 実際において、経路の数ｍの検出と管理はリアルタイムで行われ、変換周期と同期して行われる。言い換えれば、各変換周期に適用されるｍの数値が規定される。これより長い期間について検出を実行するようにすることも可能である。すると、ある検出周期について計算されたｍの数値は、複数の連続する変換周期に適用される。]
[0078] 図１０に示す例においていえば、ｍ＝５のうちの３となり、この数値ｍ＝３は、３つの連続する変換周期、周期１、周期２、周期３に適用される。] 図１０
[0079] 本発明の基本的な用途において、経路を制御する回路（図８の回路２０−３または図１１の回路１）は、それがどの経路を作動させるかを判断し、それ以外を無効のままにし、無効の経路のスイッチは、開いたままであり、すなわちオン状態ではない。] 図１１ 図８
[0080] 上記のことから、電源の熱損失が空間内に均一に分散されなくなる。]
[0081] 本発明の図１０に示す改良例によれば、経路を制御する回路は、ｍはｎと異なるため、電源の利用可能なｎ本の経路の上で、作動させるべきｍ本の経路のローテーションを行う。順列の規則は、多少なりとも複雑となりうる。これらは、ｍとｎの差を考慮して、何通りの順列が可能かによって異なる。] 図１０
[0082] 本発明の別の態様によれば、図３ａ、図３ｂに示し、これに関して説明した共振回路１０を有する電源の用途に関して、共振回路１０の共振コンデンサＣｒｅｓの電荷を保持する素子も提案される。] 図３ａ 図３ｂ
[0083] 具体的には、１つまたは複数の変換周期について作動されないセルでは、渦電流による共振コンデンサＣｒｅｓの放電を制限することが有益である。このコンデンサを充電状態にしておくと、その経路が再び作動される次の変換周期において、損失を出さずに分割スイッチＳを切り替えることが可能となる。]
[0084] このような保持素子Ｒは、たとえば、図３ａと図３ｂにおいて点線で示されている。図を簡略化するために、１つのセルにのみ描かれているが、実際には各セルにこのような素子を設けるものと理解するべきである。有利な態様として、この保持素子は、各電源セルの共振コンデンサの端子１２と出力端子Ｂ２の間に接続された抵抗Ｒである。好ましくは、その数値は数百キロオームとなる。] 図３ａ 図３ｂ
[0085] 実際において、変換経路の停止、すなわち無効化期間中、電源の入力と出力におけるリップルの増加は、全経路が作動される場合より小さい。しかしながら、これは低い電力、したがって小さい温度上昇という電源の使用条件に対応するため、容認できる。]
[0086] 本発明について、非絶縁型電源に関して説明したが、（変圧器により）絶縁される電源にも同様に適用できる。]

权利要求:

請求項1
各々が入力電圧を出力電圧に変換するための経路を形成する、ｎ個のセルを含むＤＣ−ＤＣ分割機能を備える電源を複合モードで制御する装置であって、前記装置は前記電源における電力または電流レベル（ＰＡ）に応じて、作動させるべき経路の数を制御する回路（２０）を含み、ｎより厳密に小さい数である、作動させるべき経路のｍについて、作動させる経路の前記数ｍを制御するための前記回路は、前記ｎ本の利用可能な経路の中でローテーションするメカニズムを適用することを特徴とする装置。
請求項2
前記制御回路（２０）は、前記電源において消費される前記電力または前記電流を検出する手段（２０−１）と、前記検出されたレベルを順序付けられた一連のｎ個の閾値（ｖ１、…、ｖ５）に関して分類し、作動させるべき経路の数ｍを分類結果と一致させることを可能にする手段（２０−２）とを備え、ｍは整数であり、１≦ｍ≦ｎであることを特徴とする、請求項１に記載の制御装置。
請求項3
前記検出されたレベルを分類する前記手段は、第一の最小の数値からｎ番目の最大の数値まで、昇順で分類されたｎ個の閾値を決定し、−前記検出されたレベルが前記第一の閾値（ｖ１）より小さい場合、ｍは１に等しい、−前記検出されたレベルがｉ−１番目の閾値（ｖｉ−１）であり、ｉ番目の閾値（ｖｉ）より低い場合、ｍはｉに等しく、ｉは１からｎの整数であるというルールを適用することを特徴とする、請求項２に記載の制御装置。
請求項4
前記ｎ番目の数値（ｖｎ）は、前記電源内の最大電力または電流に対応することを特徴とする、請求項３に記載の制御装置。
請求項5
同じ分割周波数ｆで、相互に一定の時間オフセット分だけずれている、それぞれセル（ＢＣｉ）の分割スイッチ（Ｓ）を制御するためのｎ個のパルス変調作動信号（Ｐｗｍ１、Ｐｗｍ２、Ｐｗｍ３、…、Ｐｗｍｎ）を供給し、前記制御回路（２０）は、前記対応する作動信号の各セルへの伝送を無効化するための回路（３００−１）を駆動し、各瞬間において、ｎ個のうちｍ個の作動信号だけが伝送されるようにすることを特徴とする、請求項１〜４のいずれか一項に記載の制御装置。
請求項6
各セルの前記分割スイッチ（Ｓ）は切換え支援共振回路（１０）内に設置され、前記共振回路は、共振状態（Ｒ）をトリガするための補助スイッチ（Ｓａｕｘ）を備え、前記制御装置は同じ分割周波数ｆで、相互に一定の時間オフセット分だけずれている、ｎ個の追加のパルス変調作動信号（Ｐｗｍ１’、Ｐｗｍ２’、Ｐｗｍ３’、…、Ｐｗｍｎ’）を供給し、各作動信号は、それぞれ対応するセルの補助トランジスタ（Ｓａｕｘ）を制御し、前記共振回路は、前記追加の作動信号の伝送を無効化し、各瞬間において、ｎ個のうちｍ個の作動信号だけが伝送されるようにする回路（３００’−１）を備えることを特徴とする、請求項５に記載の制御装置。
請求項7
各セルの前記共振回路は共振コンデンサ（Ｃｒｅｓ）を備え、これは、前記共振コンデンサの電荷を保持するための素子（Ｒ）も備えることを特徴とする、請求項６に記載の制御装置。
請求項8
前記保持素子は、前記電源の前記コンデンサと出力端子（Ｂ２）の間に接続された抵抗（Ｒ）であり、前記抵抗の数値は好ましくは、数百キロオームであることを特徴とする、請求項７に記載の制御装置。
請求項9
負荷（Ｚ）の電源システムであって、燃料電池（ＰＣ）と、それに続く、ｎ個（ｎは少なくとも２と等しい整数）の複合セルを用いるタイプの、ＤＣ−ＤＣ分割機能を有する少なくとも１つの非絶縁型電源を備えて、請求項１〜８のいずれか一項に記載の制御装置の制御の下で、前記負荷に調整されたレベルの直流電圧を供給することを特徴とする電源システム。
請求項10
前記セルが昇圧型である、請求項９に記載の電源システム。
請求項11
前記セルが降圧型である、請求項９に記載の電源システム。
請求項12
前記セルが電圧反転および／または昇降圧型である、請求項９に記載の電源システム。