![]() 低減された電力消費のレシーバ
专利摘要:
開示される例示の一実施形態は、複数の入力リード線を有するミキサと、ミキサの第1の入力リード線に結合された第1の変性インピーダンス要素と、ミキサの第2の入力リード線に結合された第2の変性インピーダンス要素と、ミキサのためのLO信号を生成する、複数のデューティサイクルモードを備える局部発振器(LO)システムと、を備え、局部発振器システムは、ミキサの第1の利得状態に基づいて第1のデューティサイクルで、そしてミキサの第2の利得状態に基づいて第2のデューティサイクルで、動作する。 公开号:JP2011515967A 申请号:JP2011501001 申请日:2009-03-20 公开日:2011-05-19 发明作者:タシック、アレクサンダー・エム.;デン、ジュンション;ハドジクリストス、アリストテレ;ボッス、フレデリック 申请人:クゥアルコム・インコーポレイテッドQualcomm Incorporated; IPC主号:H04B1-26
专利说明:
[0001] 本開示は、一般にレシーバに関し、そしてより詳細には、無線周波数(radio frequency)(RF)レシーバにおける電力消費を低減させるための技法に関する。] 背景技術 [0002] 通信システムにおいて、レシーバは、トランスミッタから無線周波数(radio-frequency)(RF)信号を受信し、そして1つまたは複数のミキサを使用してRFからベースバンド(base-band)へと受信信号をダウンコンバートする。各ミキサは、局部発振器(local oscillator)(LO)信号と受信信号を混合する。LOバッファは、一般的に、ミキサの前でLO信号をバッファリングするために提供される。] [0003] ワイヤレスデバイスレシーバを実現するためのいくつかの異なる回路トポロジが、存在する。いくつかのトポロジは、低雑音増幅器(low-noise amplifier)(LNA)とミキサとの間の着信RF信号経路の中に配置された表面弾性波(surface acoustic-wave)(SAW)フィルタを伴う。少しコストのかかる大きなSAWデバイスを使用せずに、十分な性能のワイヤレスデバイスレシーバを実現することができることが、望ましい。SAWレスレシーバ(SAW-less receiver)の中で良好な線形性を達成するために、純粋に受動的なダウンコンバートするミキサが、時に使用される。受動ミキサは、ミキサのスイッチングコアの前に利得ステージなどの能動gm−セル(gm-cell)を有してはいない。しかしながら、依然として良好な線形性(例えば、3倍ビート)性能を達成しながら、要求する雑音指数(noise figure)(NF)要件を満たすことは、このトポロジでは、多くの場合に難しい。] [0004] 良好なNF性能を達成するための1つの現在のアプローチは、よりよい利得のためにRFレシーバにおいて25−デューティサイクル(25-duty-cycle)(25DC)のLOを使用することである。別のアプローチは、50DCのLOなど、より高いデューティサイクルのLOの使用であり、これは、25DCに比べて電力消費を低減させるが、低減された利得を犠牲にして成り立つ。] [0005] したがって、許容可能なNFを維持しながら、ワイヤレスデバイスのレシーバにおける電力消費を低減するための必要性が、当技術分野において存在する。] 図面の簡単な説明 [0006] 図1は、本開示の例示の実施形態が実行されることができる例示のワイヤレス通信環境を示している。 図2は、先行技術の技法を使用した例示のワイヤレスデバイスを示している。 図3は、本開示の例示の実施形態を示している。 図4Aは、本開示の例示の実施形態と一緒に使用される変性インピーダンス要素の例示の回路図である。 図4Bは、本開示の例示の実施形態と一緒に使用される変性インピーダンス要素の例示の回路図である。 図4Cは、本開示の例示の実施形態と一緒に使用される変性インピーダンス要素の例示の回路図である。 図4Dは、本開示の例示の実施形態と一緒に使用される変性インピーダンス要素の例示の回路図である。 図4Eは、本開示の例示の実施形態と一緒に使用される変性インピーダンス要素の例示の回路図である。 図4Fは、本開示の例示の実施形態と一緒に使用される変性インピーダンス要素の例示の回路図である。 図4Gは、本開示の例示の実施形態と一緒に使用される変性インピーダンス要素の例示の回路図である。 図5は、本開示の例示の方法を示すフローチャートである。 図6は、本開示の別の例示の実施形態を示している。 図7は、本開示の別の例示の方法を示すフローチャートである。] 図1 図2 図3 図4A 図4B 図4C 図4D 図4E 図4F 図4G 詳細な説明 [0007] ここにおいて説明される技法は、無線周波数受信が望ましい任意の電気または電子の環境における任意の電子設定に対して適用可能であり、そしてその任意の電子設定のために使用されることができる。例示の目的のためだけに、ここにおいて説明される例示の実施形態は、ワイヤレス通信環境との関連で提示されるが、それらは、そのようなものだけに限定されるようには意味されず、セル電話、基地局、ケーブルセットトップボックスなど、無線周波数の送信および受信を使用する任意の有線またはワイヤレスの通信設定にも適用可能である。] [0008] ここにおいて説明される技法は、CDMAネットワーク、TDMAネットワーク、FDMAネットワーク、OFDMAネットワーク、SC−FDMAネットワークなどのワイヤレス通信ネットワークなど、様々なワイヤレス通信ネットワークのために使用されることができる。用語「ネットワーク」と、「システム」とは、多くの場合に交換可能に使用される。CDMAネットワークは、ユニバーサル地上波無線アクセス(Universal Terrestrial Radio Access)(UTRA)、cdma2000などの無線技術をインプリメントすることができる。UTRAは、広帯域−CDMA(Wideband-CDMA)(W−CDMA)、低チップレート(Low Chip Rate)(LCR)、高チップレート(High Chip Rate)(HCR)などを含む。CDMA2000は、IS−2000規格と、IS−95規格と、IS−856規格と、をカバーする。TDMAネットワークは、移動通信用グローバルシステム(Global System for Mobile Communications)(GSM)などの無線技術をインプリメントすることができる。OFDMAネットワークは、先進(Evolved)UTRA(E−UTRA)、ウルトラモバイルブロードバンド(Ultra Mobile Broadband)(UMB)、IEEE802.11(Wi−Fi)、IEEE802.16(WiMAX)、IEEE802.20、フラッシュ−OFDM(Flash-OFDM)(登録商標)などの無線技術をインプリメントすることができる。これらの様々な無線の技術および規格は、当技術分野において知られている。UTRAと、E−UTRAと、GSMとは、「第3世代パートナーシッププロジェクト(3rd Generation Partnership Project)」(3GPP)と命名された組織からのドキュメントの中で説明される。CDMA2000は、「第3世代パートナーシッププロジェクト2(3rd Generation Partnership Project 2)」(3GPP2)と命名された組織からのドキュメントの中で説明される。3GPPドキュメントと、3GPP2ドキュメントとは、公表されている。明確にするために、本技法のある種の態様は、3GPPネットワークについて以下で説明される。] [0009] 言葉「例示の(exemplary)」は、ここにおいて、「1つの例(example)、インスタンス(instance)、または例証(illustration)としての役割を果たすこと」を意味するように使用される。ここにおいて「例示の」として説明されるどのような実施形態も、必ずしも他の実施形態よりも好ましい、あるいは有利であるとして解釈されるべきであるとは限らない。] [0010] 図1は、通信システム120および122と、複数のワイヤレス通信システム120および122との通信ができるマルチアンテナワイヤレスデバイスなどのワイヤレスデバイス110と、を備える例示のワイヤレス通信環境1を示している。ワイヤレスシステム120は、例えば、IS−2000(CDMA1xと一般に称される)、IS−856(CDMA 1xEV−DOと一般に称される)、IS−95、W−CDMAなど、1つまたは複数のCDMA規格をインプリメントすることができるCDMAシステムとすることができる。ワイヤレスシステム120は、基地トランシーバシステム(base transceiver system)(BTS)130と、モバイル交換局(mobile switching center)(MSC)140と、を含む。BTS130は、そのカバレージエリアの下でワイヤレスデバイスについてのオーバージエア通信(over-the-air communication)を提供する。MSC140は、ワイヤレスシステム120の中でBTSに結合し、そしてこれらのBTSについての協調と制御とを提供する。ワイヤレスシステム122は、例えば、GSMなど、1つまたは複数のTDMA規格をインプリメントすることができるTDMAシステムとすることができる。ワイヤレスシステム122は、ノードB(Node B)132と、無線ネットワークコントローラ(radio network controller)(RNC)142と、を含む。ノードB132は、そのカバレージエリアの下でワイヤレスデバイスについてのオーバージエア通信を提供する。RNC142は、ワイヤレスシステム122の中でノードBに結合し、そしてこれらのノードBについての協調と制御とを提供する。一般に、BTS130と、ノードB132とは、ワイヤレスデバイスについての通信カバレージを提供する固定局であり、基地局、または何らかの他の専門用語と称されることもできる。MSC140と、RNC142とは、基地局についての協調と制御とを提供するネットワークエンティティであり、そして他の専門用語によって称されることもできる。] 図1 [0011] ワイヤレスデバイス110は、セルラ電話、個人用携帯型情報端末(personal digital assistant)(PDA)、ワイヤレス使用可能コンピュータ、あるいは何らかの他のワイヤレス通信のユニットまたはデバイス、とすることができる。ワイヤレスデバイス110は、モバイル局(3GPP2専門用語)、ユーザ装置(user equipment)(UE)(3GPP専門用語)、アクセス端末、または何らかの他の専門用語、と称されることもできる。ワイヤレスデバイス110は、複数のアンテナ、例えば、1つの外部アンテナと、1つまたは複数の内部アンテナと、を装備される。複数のアンテナは、フェージング、マルチパス、干渉など、有害な経路効果に対するダイバーシティ(diversity)を提供するために使用されることができる。送信エンティティにおいてアンテナから送信されるRF変調信号は、見通し線経路(line-of-sight paths)および/または反射された経路を経由してワイヤレスデバイス110における複数のアンテナに到達することができる。少なくとも1つの伝搬経路は、一般的に、ワイヤレスデバイス110において送信アンテナと、各受信アンテナとの間に存在する。少なくともある程度まで一般に真であるが、異なる受信アンテナについての伝搬経路が、独立している場合、そのときには複数のアンテナがRF変調信号を受信するために使用されるときに、ダイバーシティは、増大し、そして受信信号品質は、改善する。] [0012] ワイヤレスデバイス110は、衛星150からの信号を受信することができる可能性もあり、またはできない可能性もある。衛星150は、よく知られている全地球測位システム(Global Positioning System)(GPS)、欧州ガリレオシステム(European Galileo system)、何らかの他のシステムなどの衛星測位システムに属することができる。各GPS衛星は、地上のGPSレシーバが、GPS信号の到着時刻(time of arrival)(TOA)を測定することを可能にする情報で符号化されたGPS信号を送信する。十分な数のGPS衛星についての測定値は、GPSレシーバについての正確な3次元位置推定値を得るために使用されることができる。一般に、ワイヤレスデバイス110は、異なるワイヤレス技術(例えば、CDMA、GSM、GPSなど)の任意の数のワイヤレスシステムと通信することができる可能性がある。] [0013] 図2は、例示のワイヤレスデバイス110を示すブロック図である。ワイヤレスデバイス110は、一端で、外部のアンテナとすることができる、主要アンテナなどのアンテナ202に結合し、他端で、経路240などを経由して移動局モデム(mobile station modem)(MSM)220と通信している、SAWレストランシーバなどのトランシーバシステム210を含んでいる。MSM220は、メモリ222と通信しているプロセッサ224を備える。] 図2 [0014] 図2に示されるように、アンテナ202において受信される着信RF信号は、低雑音増幅器(LNA)20の異なる入力端子20aおよび20bへと受信される。LNA20は、RF信号を増幅し、そして出力リード線21aおよび21bからの差動信号を駆動する。LNA20の出力リード線21aおよび21bは、ベースバンド信号IおよびQなどへとRF信号をダウンコンバートするために、ミキサ22aおよび22bの入力に結合される。出力リード線21aは、ミキサ22aの第1の差動入力リード線22a2に結合され、そして出力リード線21bは、ミキサ22aの第2の差動入力リード線22a1に結合される。例示の一実施形態においては、ミキサ22aは、ミキサのスイッチングコアの前に利得ステージなどの能動gm−セルを有さない受動ミキサを備える。図2に示される例示の実施形態においては、ミキサ22aは、電界効果トランジスタ(field effect transistors)(FET)など、2つの交差結合スイッチング要素22a3および22a4を含み、そしてそのコンフィギュレーションおよびオペレーションが、当技術分野においてよく知られているギルバートミキサ(Gilbert Mixer)である。同様に、出力リード線21aは、ミキサ22bの第1の差動入力リード線22b1に結合され、そして出力リード線21bは、ミキサ22bの第2の差動入力リード線22b2に結合される。例示の一実施形態においては、ミキサ22bは、ミキサのスイッチングコアの前に利得ステージなどの能動gm−セルを有さない受動ミキサを備え、そして類似したミキサ22aは、2つの交差結合スイッチング要素を有するギルバートミキサを備える。] 図2 [0015] トランシーバシステム210は、先ずバッファ28にバッファされ、次いで2分周のように周波数分周器27によって周波数分周されるダウンコンバートする電圧信号を生成するための電圧制御発振器29も含んでいる。次いで、周波数分周器27の出力は、25デューティサイクル(DC)ジェネレータ26へと供給され、この25DCジェネレータ26は、25DC信号25aと25bとをそれぞれバッファ24aと24bとに出力する。次いでバッファ24aと24bとは、バッファされた信号23a1、23a2と、22b1、22b2とをそれぞれミキサ22aと、22bとに出力する。次いで、ミキサ22aと22bとは、それぞれダウンコンバートされた直交(Quadrature)(Q)信号50a1、50a2と、同相(In-phase)(I)信号50b1、50b2とを生成するために、それらの入力22a1、22a2と、22b1、22b2との中で受信されるRF信号と、信号23a1、23a2と、23b1、23b2とをそれぞれ混合する。次いで、ダウンコンバートされたI信号とQ信号とは、経路240などを経由してMSM220へと供給される。] [0016] 上記で説明されるように、上記のトランシーバシステム210における欠点は、25DC LOが、比較的高い電流を消費し、電力のより高い消費をもたらすことである。しかしながら、50DC LOなど、より高いデューティサイクルのLOの使用は、電力消費を低減させることができるが、低減された利得を犠牲にして成り立ち、悪化された雑音指数性能をもたらす。] [0017] 図3は、例示の目的のためだけのSAWレスGSMトランシーバシステム310との関連で説明される本開示の例示の一実施形態を示しているが、これは、同様に他の通信システムと共に使用されることもできる。図3に示されるように、トランシーバシステム310は、外部アンテナとすることができる、主要アンテナなどのアンテナ302に結合し、そして経路330などを経由して移動局モデム(MSM)320と通信している。MSM320は、図に示されるようにMSM320の内部に、あるいはMSM320の外部に(図示されず)あるようにすることができるメモリ322と通信しているプロセッサ323を備える。] 図3 [0018] 図3に示されるように、トランシーバシステム310は、先ずアンテナ302上で、次いで低雑音増幅器(LNA)30の差動入力端子30aおよび30bへと受信される、直交(Q)信号などのRF信号をダウンコンバートするための、能動ミキサや受動ミキサなどのミキサ32aを含んでおり、この出力リード線31aおよび31bは、次いでミキサ32aに結合される。例示の一実施形態においては、LNA30は、可変利得増幅器である。例示の一実施形態においては、ミキサ32aは、ミキサのスイッチングコアの前に利得ステージなどの能動gm−セルを有さない受動ミキサを備える。図3に示される例示の実施形態においては、ミキサ32aは、各々が、電界効果トランジスタ(FET)など、複数のトランジスタを有する、2つの交差結合スイッチング要素32a3および32a4を含むギルバートミキサである。ミキサ32aは、304や305などの変性インピーダンス要素が、それぞれ入力リード線301および302に結合された入力リード線301および302を含む。例示の一実施形態においては、変性インピーダンス要素304および305は、20オームよりも大きな抵抗値を有する抵抗である。変性インピーダンス要素304および305は、図に示されるように、ミキサ32aの内部で、あるいはそれぞれ入力経路301aおよび302aに沿って外部で(図示されず)入力リード線301および302に結合されることができる。] 図3 [0019] トランシーバシステム310は、ミキサ32aのためのLO信号を生成する、複数のデューティサイクルモードを有する局部発振器(LO)システム300をさらに含んでいる。局部発振器システム300は、バッファ33aに対してLO信号35aを出力する、プログラマブルな25/50DCジェネレータなどのマルチモードデューティサイクル(DC)ジェネレータ36を含んでいる。次いで、バッファされた信号33a1および33a2はそれぞれ、それぞれ出力経路70a2および70a1から出力されるダウンコンバートされた信号に対して入力リード線301および302の中で受信されるRF信号についてダウンコンバートするためのミキサ32aのスイッチング要素32a4および32a3に対して供給される。] [0020] 図5と組み合わせてさらに詳細に以下で説明されるように、局部発振器システム300は、ミキサ32aの第1の利得状態に基づいて第1のデューティサイクルで、そしてミキサ32aの第2の利得状態に基づいて第2のデューティサイクルで動作する。例示の一実施形態においては、制御信号51は、どのデューティサイクルで動作すべきかについてデューティサイクルジェネレータ36に対する指示(instruction)を提供するために、プロセッサ322などから局部発振器システム300へと受信される。例示の一実施形態においては、デューティサイクルジェネレータ36は、プログラマブルなデューティサイクルジェネレータである。トランシーバシステム310はまた、次いで先ずバッファ38にバッファされ、次いで局部発振器システム300に供給される前に、2分周のように周波数分周器37によって周波数分周されるダウンコンバートする電圧信号を生成するための電圧制御発振器39も含んでいる。] 図5 [0021] 図3に示されるように、トランシーバシステム310は、同相(I)信号など、追加の信号をダウンコンバートするための、ミキサ32bなど、追加のミキサを含むことができる。例示の一実施形態においては、ミキサ32bなど、追加の各ミキサは、その入力に結合された変性インピーダンス要素も有し、そしてまた、バッファ33bなど、追加のバッファを有する局部発振器システム300からのLO信号を受信し、これらは、次いで両方のミキサ32a、32bなどのミキサの利得状態に基づいて動作する。簡単にするために、トランシーバシステム310のオペレーションは、ミキサ32aとの関連だけで、ここにおいて詳細に説明されるが、ミキサ32aや32bなど、複数のミキサを有するコンフィギュレーションに対して簡単に適用されることができる。] 図3 [0022] 図4A〜Gは、本開示の例示の実施形態において、304や305などの変性インピーダンス要素として使用されることができる、入力リード線41を有する変性インピーダンス要素61の例示の回路図である。例示の一実施形態においては、変性インピーダンス要素61は、図4Aに示されるような抵抗と、図4Bに示されるようなキャパシタと、図4Cに示されるようなトランジスタと、図4Dに示されるような直列に結合された抵抗とキャパシタと、図4Eに示されるような直列に結合された抵抗とトランジスタと、図4Fに示されるような直列に結合されたキャパシタとトランジスタと、図4Gに示されるような直列に一緒に結合された抵抗とキャパシタとトランジスタと、を含むことができる。] 図4A 図4B 図4C 図4D 図4E 図4F 図4G 図5 図6 図7 [0023] 図5は、図3と一緒に本開示の例示の一方法を示すフローチャートである。プロセスは、ミキサ32aなどのミキサの利得状態が、プロセッサ323などによって決定されるブロック500において開始する。ミキサ32aは、25DCモードや50DCモードなど、複数のデューティサイクル(DC)モードを有する局部発振器(LO)システム300に結合される。次に、ブロック510において、デューティサイクルモードは、ミキサ32aの決定された利得状態に基づいてプロセッサ323などによって選択される。トランシーバシステム310が、ミキサ32aや32bなど、複数のミキサを含むコンフィギュレーションにおいては、デューティサイクルモードは、ミキサ32aや32bなどのミキサの決定された利得状態に基づいて選択される。例示の一実施形態においては、選択されたミキサ(単数または複数)の第1の利得状態は、高利得状態を備え、そして選択されたミキサ(単数または複数)の第2の利得は、低利得状態を備える。] 図3 図5 [0024] 次に、ブロック520において、局部発振器システム300は、ミキサ32aの決定された第1の利得状態に基づいて、選択された第1のデューティサイクルモードで動作するようにプロセッサ323などによって指示される。次に、ブロック530において、局部発振器システム300は、ミキサの決定された第2の利得状態に基づいて、選択された第2のデューティサイクルモードで動作するようにプロセッサ323などによって指示される。例示の一実施形態においては、第1のデューティサイクルは、それぞれ25DCや50DCなど、第2のデューティサイクルのデューティサイクルレートよりも低いデューティサイクルレートを備える。次いで、全部のフローは、終了する。] [0025] 図6は、例示の目的のためだけのSAWレスCDMAトランシーバシステム609との関連で説明される本開示の例示の一実施形態を示しているが、これは、同様に他の通信システムと共に使用されることもできる。図6に示されるように、トランシーバシステム609は、外部アンテナとすることができる、主要アンテナなどのアンテナ602に結合し、そして経路640などを経由して移動局モデム(MSM)620と通信している。MSM620は、MSM620の内部に、あるいは外部にあるようにすることができるメモリ622と通信しているプロセッサ623を備える。] 図6 [0026] 図6に示されるように、トランシーバシステム609は、直交(Q)信号などのRF信号をダウンコンバートするための、ミキサコア610や611など、2つ以上のミキサコアを有する、能動ミキサや受動ミキサなどのミキサ62aを含んでいる。RF信号は、先ずアンテナ602において、次いで低雑音増幅器(LNA)60の差動入力端子60aおよび60bへと受信され、この低雑音増幅器の出力リード線61aおよび61bは、次いでそれぞれミキサ62aの入力リード線613および612に結合される。例示の一実施形態においては、LNA60は、可変利得増幅器である。例示の一実施形態においては、ミキサコア610および611のうちの1つまたは複数は、スイッチングコアなど、能動コアまたは受動コアとすることができる。図6に示される例示の実施形態においては、ミキサ62aは、各々が、図3と一緒に説明される要素など、2つの交差結合スイッチング要素を有するギルバートミキサを備えるミキサコア610および611を有し、スイッチングコア610および611の前に利得ステージを有さない受動ミキサを備える。] 図3 図6 [0027] 図6に示されるように、ミキサコア610および611の各々は、ミキサコア610についての入力リード線601および602や、ミキサコア611についての入力リード線603および604など、複数の入力リード線を有する。例示の一実施形態においては、ミキサ62aの入力612は、それぞれミキサコア610および611の入力リード線602および604に結合され、そしてミキサ62aの入力613は、それぞれミキサコア610および611の入力リード線601および603に結合される。ミキサ62aはまた、出力620aと620bとを含み、そしてミキサコア610および611の各々は、ミキサコア610についての出力601bおよび602bや、ミキサコア611についての出力603bおよび604bなど、1対の出力を有する。例示の一実施形態においては、ミキサ62aの出力620bは、それぞれミキサコア610および611の出力リード線602bおよび604bに結合され、そしてミキサ62aの出力620aは、それぞれミキサコア610および611の出力リード線601bおよび603bに結合される。] 図6 [0028] 次に、変性インピーダンス要素は、ミキサコア610の入力リード線601および602にそれぞれ結合される変性インピーダンス要素605および606や、ミキサコア611の入力リード線603および604にそれぞれ結合される変性インピーダンス要素607および608など、ミキサコア610および611の各々の入力リード線に結合される。変性インピーダンス要素605、606、607および608は、図に示されるように、ミキサコア610および611の内部に、あるいはそれぞれそれらの入力経路601a、602a、603aおよび604aに沿って外部に(図示されず)のいずれかで、入力リード線601、602、603および604にそれぞれ結合されることができる。] [0029] ミキサ62aの中のミキサコアの数は、説明を簡単にするために2として選択されるが、ミキサ62aは、2つより多いミキサコアを有することができることに注意すべきである。例示の一実施形態においては、ミキサコアのうちの1つは、あらかじめ決定されたインピーダンス比だけなど、ミキサ62aの中の他のミキサコアとは異なるインピーダンス値のものである。例示の一実施形態においては、1つのミキサコアの変性インピーダンス要素は、あらかじめ決定されたインピーダンス比だけなど、他のミキサコアの変性インピーダンス要素に比べて異なっている。] [0030] 図6に示される例示の実施形態においては、ミキサコア610は、ミキサコア611に対するミキサコア610のあらかじめ決定されたインピーダンス比だけなど、ミキサコア611に比べて異なるインピーダンス値のものであり、ミキサコア610の変性インピーダンス要素605および606は、あらかじめ決定されたインピーダンス比だけなど、ミキサコア611の変性インピーダンス要素607および608に比べて異なるインピーダンス値のものである。例示の一実施形態においては、ミキサコア610は、ミキサコア611よりも大きな物理サイズを有することなどにより、ミキサコア611に対するミキサコア610のあらかじめ決定されたサイズ比だけなど、ミキサコア611より小さなインピーダンス値のものである。] 図6 [0031] 例示の一実施形態においては、変性インピーダンス要素605、606、607および608の各々は、図4A〜Gと一緒に上記で説明されるように、抵抗と、キャパシタと、トランジスタと、直列に結合された抵抗とキャパシタと、直列に結合された抵抗とトランジスタと、直列に結合されたキャパシタとトランジスタと、直列に結合された抵抗とキャパシタとトランジスタと、から成ることができる。] 図4A 図4B 図4C 図4D 図4E 図4F 図4G 図5 図6 図7 [0032] 図6に示されるように、トランシーバシステム609は、先ずバッファ68にバッファされ、次いで、局部発振器(LO)システム600へと供給される前に、2分周のように周波数分周器67によって周波数分周されるダウンコンバートする電圧信号を生成するための電圧制御発振器69も含んでいる。局部発振器(LO)システム600は、ミキサ62aに供給されるLO信号を生成する複数のデューティサイクルモードを有する。局部発振器システム600は、ミキサ62aに対して、バッファされた信号を供給するバッファシステム66aに対する結合線75などを経由してLO信号を出力する、プログラマブルな25/50DCジェネレータなどのマルチモードデューティサイクル(DC)ジェネレータ66を含んでいる。例示の一実施形態においては、デューティサイクルジェネレータ66は、プログラマブルなデューティサイクルジェネレータである。] 図6 [0033] 図7と一緒により詳細に説明されるように、次いで、プロセッサ323などのコントローラは、(a)ミキサ62aの第1の利得に基づいて、25DCなど、第1のデューティサイクルモードで、ミキサコア611など、第1のミキサコアと、局部発振器システム600とを動作させるために、(b)ミキサ62aの第2の利得に基づいて、25DCなど、第1のデューティサイクルモードで、ミキサ62a、またはミキサコア610など第2のミキサコアのいずれかと、局部発振器システム600とを動作させるために、そして(c)ミキサ62aの第3の利得に基づいて、50DCなど、第2のデューティサイクルモードで、ミキサコア611など、第1のミキサコアと、局部発振器システム600とを動作させるために使用される。プロセッサ623などのコントローラからの指示(instructions)は、次いで指示されたデューティサイクルモードで動作することになるマルチモードデューティサイクル(DC)ジェネレータ66において受信される。] 図7 [0034] 例示の一実施形態においては、バッファシステム66aは、結合線75などを経由して、デューティサイクルジェネレータシステム66の対応する出力リード線に結合された入力リード線を含んでいる。バッファシステム66aはまた、マルチモードデューティサイクル(DC)ジェネレータ66のデューティサイクルのうちの1つに対応するLO信号をミキサ62aに供給する、ミキサコア611の対応する入力リード線630aおよび630bに結合された第1の組の出力リード線63a1および63a2も含んでいる。バッファシステム66aはまた、マルチモードデューティサイクル(DC)ジェネレータ66のデューティサイクルのうちの1つに対応する信号をミキサ62aに供給する、ミキサコア610の入力リード線に結合された第2の組の出力リード線64a1および64a2も含んでいる。次いで、バッファされた信号は、出力620bおよび620aからそれぞれ出力されるダウンコンバートされた信号へと入力リード線612および613の中で受信されるRF信号についてダウンコンバートするために、それぞれミキサコア611および610のスイッチング要素に対して、対63a1、63a2と、64a1、64a2とによって供給される。] [0035] 例示の一実施形態においては、バッファシステム66aは、2つのサブバッファ(図示されず)を含んでおり、各サブバッファは、出力リード線63a1、63a2や、64a1、64a2など、バッファシステム66aの異なる対の出力リード線から出力する。例示の一実施形態においては、サブバッファは、異なるサイズのミキサコア610および611に対応する異なるサイズのものであり、そしてプロセッサ623などのコントローラからの制御線65aを経由して受信される制御信号に基づいて選択される。制御線65aを経由したサブバッファの選択は、選択されたサブバッファが、マルチモードデューティサイクル(DC)ジェネレータ66のデューティサイクルのうちの1つに対応するLO信号を対応するミキサコアに対して供給することを可能にするのに対して、他のミキサコアは、それらの対応するサブバッファからのLO信号を供給されない。例えば、ミキサコア610に対応するサブバッファが、選択される場合、選択されたサブバッファは、出力リード線64a1および64a2を経由して、ミキサコア610に対してLO信号を供給するが、LO信号は、他の選択されなかったサブバッファによっては出力リード線63a1および63a2を経由してミキサコア611に対して供給されることはない。] [0036] 図6に示されるように、トランシーバシステム609は、同相(I)信号など、追加の信号をダウンコンバートするための、ミキサ62bなど、追加のミキサを含むことができる。例示の一実施形態においては、ミキサ62bなど、追加の各ミキサはまた、上記で説明されるようにミキサ62aのような複数のミキサコアを有し、その各々は、それらの入力に結合された変性インピーダンス要素を有し、そしてまた、次いで両方のミキサ62aや62bなどのミキサの利得状態に基づいて動作する局部発振器システム600からLO信号を受信する。局部発振器システム600はまた、ミキサ62bについてのバッファシステム66bなど、追加のミキサについての追加のバッファシステムを有することになる。簡単にするために、トランシーバシステム609のオペレーションは、ミキサ62aとの関連だけでここにおいて詳細に説明されるが、複数のミキサを有するコンフィギュレーションにも簡単に適用されることができる。] 図6 [0037] さらに、ミキサ62aや62bなど、各ミキサは、2つより多いミキサコアと、それらのバッファシステム66aおよび66bの中でそれぞれ異なるサイズの対応する数のサブバッファとを含むことができる。ミキサコンフィギュレーション当たりに複数のミキサと複数のミキサコアとを有する例示の一実施形態においては、局部発振器(LO)システム600は、ミキサに供給されるLO信号を生成する。以下で、そして図7と一緒により詳細に説明されるように、次いで、プロセッサ623などのコントローラは、(a)ミキサの第1の利得に基づいて第1のデューティサイクルモードで、ミキサの各々の中の対応する第1のミキサコアと、局部発振器システム600とを動作させ、(b)ミキサの第2の利得に基づいて第1のデューティサイクルモードで、ミキサ、またはミキサの各々の中の対応する第2のミキサコアと、局部発振器システム600とを動作させ、そして(c)ミキサの第3の利得に基づいて、第2のデューティサイクルモードで、ミキサの各々の中の対応する第1のミキサコアと、局部発振器システム600とを動作させる。] 図7 [0038] 図7は、図6と一緒に、本開示の別の例示の方法を示すフローチャートである。プロセスは、ミキサコア610や611など、複数のミキサコアを有し、そして25DCモードや50DCモードなど、複数のデューティサイクル(DC)モードを有する局部発振器(LO)600に結合される、ミキサ62aなどのミキサの利得状態が決定されるブロック700において開始する。決定された利得状態は、ミキサの第1の利得、第2の利得、または第3の利得に対応する。] 図6 図7 [0039] 例示の一実施形態においては、ミキサの第1の利得状態は、CDMA1xレシーバにおける高利得低線形(high gain low-linearly)(G0LL)状態などの高利得状態を備え、ミキサの第2の利得は、CDMA 1xレシーバにおける低利得高線形(low gain high-linearly)(G0HL)状態などの低利得状態を備え、そして第3の利得状態は、CDMA 1xレシーバにおける低利得状態G1、G2、G3など、ミキサの第2の利得よりも低い低利得状態を備える。] [0040] 次に、ブロック710において、ミキサ62aなどのミキサの決定された利得状態に基づいて、ミキサコア610や611など、ミキサの中のミキサコアが、25DCモードや50DCモードなど、局部発振器システム600のデューティサイクルモードと同様に選択される。例示の一実施形態においては、ミキサコアとデューティサイクルとの選択は、プロセッサ623などのコントローラによって実行される。] [0041] 次に、ブロック720において、ミキサ62aなどのミキサが、CDMA1xレシーバにおける高利得低線形(high gain low-linearly)(G0LL)状態など、第1の利得状態にあることが決定される場合、そのときには局部発振器システム600は、25DCなどの低デューティサイクルモードで動作するように、そしてミキサコア611などのミキサの選択されたミキサコアにLO信号を供給するように、プロセッサ623などのコントローラによって指示される。例示の一実施形態においては、ミキサコア611など、選択されたミキサコアは、ミキサコア610など、選択されていないミキサコアよりも大きなインピーダンス値を備える。プロセッサ623などのコントローラは、制御線65を経由してデューティサイクルジェネレータ66において受信される制御信号に基づいて25DCモードなど、低い方のデューティサイクルモードで動作するようにデューティサイクルジェネレータ66に指示する。プロセッサ623などのコントローラはまた、どのミキサコアが選択されるかに応じて、出力リード線64a1、64a2、または63a1、63a2のいずれかを経由することにより、選択されたミキサコアにLO信号を供給するように、制御線65aを経由してバッファシステム66aにおいて受信される制御信号に基づいて、バッファシステム66aに指示する。別の例示の実施形態においては、LO信号は、プロセッサ623などのコントローラからの指示に基づいて、ミキサコア610の入力601a、602a、630cおよび630dに対する経路に沿ってなど、1つまたは複数のミキサコアの1つまたは複数の入力に対する経路に沿って配置される1つまたは複数のマルチプレクサ(図示されず)を経由して、選択されたミキサコアへと供給される。] [0042] 次に、ブロック730において、ミキサ62aなどのミキサが、CDMA1xレシーバにおける低利得高線形(low gain high-linearly)(G0HL)状態など、第2の利得状態にあることが決定される場合、そのときには局部発振器システム600は、25DCなどの低デューティサイクルモードで動作するように、そして両方のミキサコア610と611とを選択することによりミキサ62aに対して、またはただ選択されたミキサコアだけに対してLO信号を供給するように、プロセッサ623などのコントローラによって指示される。例示の一実施形態においては、ミキサコア610など、選択されたミキサコアは、ミキサコア611など、選択されていないミキサコアよりも小さなインピーダンス値を備える。プロセッサ623などのコントローラは、制御線65を経由してデューティサイクルジェネレータ66において受信される制御信号に基づいて25DCモードなど、低い方のデューティサイクルモードで動作するように、デューティサイクルジェネレータ66に指示する。プロセッサ623などのコントローラはまた、どのミキサコアが選択されるかに応じて、出力リード線64a1、64a2、または63a1、63a2のいずれかを経由することにより、選択されたミキサコアに対して、あるいは両方のミキサコアが選択される場合には両方のミキサコアに対して、LO信号を供給するように、制御線65aを経由してバッファシステム66aにおいて受信される制御信号に基づいて、バッファシステム66aに指示する。別の例示の実施形態においては、LO信号は、プロセッサ623などのコントローラからの指示に基づいて、ミキサコア610の入力601a、602a、630cおよび630dに対する経路に沿ってなど、1つまたは複数のミキサコアの1つまたは複数の入力に対する経路に沿って配置される1つまたは複数のマルチプレクサ(図示されず)を経由して、選択されたミキサまたはミキサコアへと供給される。] [0043] 次に、ブロック730において、ミキサ62aなどのミキサが、CDMA1xレシーバにおける低利得状態G1、G2、G3など、第3の利得状態にあることが決定される場合、そのときには局部発振器システム600は、50DCなどのより高いデューティサイクルモードで動作するように、そして選択されたミキサコアにLO信号を供給するように、プロセッサ623などのコントローラによって指示される。例示の一実施形態においては、ミキサコア611など、選択されたミキサコアは、ミキサコア610など、選択されていないミキサコアよりも大きなインピーダンス値を備える。プロセッサ623などのコントローラは、制御線65を経由してデューティサイクルジェネレータ66において受信される制御信号に基づいて50DCモードなど、高い方のデューティサイクルモードで動作するようにデューティサイクルジェネレータ66に指示する。プロセッサ623などのコントローラはまた、どのミキサコアが選択されるかに応じて、出力リード線64a1、64a2、または63a1、63a2のいずれかを経由することにより、選択されたミキサコアにLO信号を供給するように、制御線65aを経由してバッファシステム66aにおいて受信される制御信号に基づいて、バッファシステム66aに指示する。別の例示の実施形態においては、LO信号は、プロセッサ623などのコントローラからの指示に基づいて、ミキサコア610の入力601a、602a、630cおよび630dに対する経路に沿ってなど、1つまたは複数のミキサコアの1つまたは複数の入力に対する経路に沿って配置される1つまたは複数のマルチプレクサ(図示されず)を経由して、選択されたミキサまたはミキサコアへと供給される。次いで、全体のフローは、終了する。] [0044] 50DC局部発振器に比べて、25DC局部発振器を有するレシーバは、LNAが同じ電流を消費する場合に、より高い利得を達成する。レシーバフロントエンドにおける、より高い利得は、RFレシーバにおいて、特にミキサのスイッチングコアの前に利得ステージなどのgm−セルを有さないSAWレスレシーバにおいて、よりよい雑音指数(NF)のために非常に望ましい。ほとんどのワイヤレス通信システムにおいては、最も厳しいNFは、高利得モードにおいてだけ必要とされる。他方、低利得モードは、最も電力が支配的なモードである。低利得モードにおける電力消費を低減させ、そして依然として緩和されたNFの仕様を満たすことは、RFレシーバをより電力効率の良いものにすることになる。先行技術より優れた本発明の実施形態の1つの利点は、高利得モードにおいて25DC LOを、そして低利得モードにおいて50DC LOを使用することにより、より大きな電力効率が、高利得モードについてのよりよいNFと同様に達成されることである。] [0045] 様々な例示の実施形態は、例証の目的のために別々に論じられたが、それらは、別々に示された実施形態の特徴の一部または全部を有する1つの実施形態に組み合わされることができることに、注意すべきである。] [0046] 当業者(Those of skill in the art)は、情報および信号は、様々な異なる技術および技法のうちのどれを使用しても表されることができることを理解するであろう。例えば、上記説明全体を通して参照されることができるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁気の場または粒子、光学的な場または粒子、あるいはそれらの任意の組合せによって表されることができる。当業者(Those of skill)は、さらに、ここにおける開示に関連して説明される様々な例示の論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子のハードウェア、コンピュータソフトウェア、あるいは両方の組合せとしてインプリメントされることができることを理解するであろう。ハードウェアとソフトウェアとのこの交換可能性を明確に示すために、様々な例示のコンポーネント、ブロック、モジュール、回路、およびステップが、それらの機能の観点で上記に一般的に説明されている。そのような機能が、ハードウェアとしてインプリメントされるか、またはソフトウェアとしてインプリメントされるかは、全体的なシステムに課される特定のアプリケーションおよび設計の制約条件に依存する。当業者(Skilled artisans)は、特定の各アプリケーションについて変化するやり方で、説明された機能をインプリメントすることができるが、そのようなインプリメンテーションの決定は、本開示の範囲からの逸脱(departure)を引き起こすものとしては解釈されるべきではない。] [0047] ここにおける開示に関連して説明される様々な例示の論理ブロック、モジュール、および回路は、ここにおいて説明される機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ(digital signal processor)(DSP)、特定用途向け集積回路(application specific integrated circuit)(ASIC)、フィールドプログラマブルゲートアレイ(field programmable gate array)(FPGA)または他のプログラマブルロジックデバイス、ディスクリートなゲートまたはトランジスタのロジック、ディスクリートハードウェアコンポーネント(discrete hardware components)、あるいはそれらの任意の組合せを用いてインプリメントされ、または実行されることができる。汎用プロセッサは、マイクロプロセッサであってもよいが、代替案においては、プロセッサは、従来の任意のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってもよい。プロセッサは、コンピューティングデバイスの組合せ、例えば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと組み合わされた1つまたは複数のマイクロプロセッサ、あるいは他のそのような任意のコンフィギュレーションとしてインプリメントされることもできる。] [0048] ここにおける開示に関連して説明される方法またはアルゴリズムのステップは、ハードウェアの形で直接に、プロセッサによって実行されるソフトウェアモジュールの形で、あるいはそれらの2つの組合せの形で実施されることができる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD−ROM、または当技術分野において知られている他の任意の形態のストレージ媒体の中に存在することができる。例示のストレージ媒体は、プロセッサが、ストレージ媒体から情報を読み取り、そしてストレージ媒体に情報を書き込むことができるように、プロセッサに結合される。代替案においては、ストレージ媒体は、プロセッサと一体化していることもできる。プロセッサとストレージ媒体とは、ASICの中に存在することができる。ASICは、ユーザ端末の中に存在することができる。代替案においては、プロセッサとストレージ媒体とは、ユーザ端末の中にディスクリートコンポーネントとして存在することもできる。] [0049] 上記で説明される方法は、コンピュータに、上記で説明されたプロセスを実行するようにさせるためのコードを有するコンピュータ可読媒体を有するコンピュータプログラムプロダクト(computer program product)の形でインプリメントされることができることに注意すべきである。1つまたは複数の例示の実施形態においては、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せの形でインプリメントされることができる。ソフトウェアの形でインプリメントされる場合、それらの機能は、コンピュータ可読媒体上に1つまたは複数の命令またはコードとして記憶され、あるいはその上で送信されることができる。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含めて、コンピュータストレージ媒体と、通信媒体との両方を含んでいる。ストレージ媒体は、汎用または専用のコンピュータによってアクセスされることができる使用可能な任意の媒体とすることができる。例として、限定するものではないが、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態で望ましいプログラムコード手段を搬送し、または記憶するために使用されることができ、そして汎用または専用のコンピュータ、あるいは汎用または専用のプロセッサによってアクセスされることができる他の任意の媒体、を備えることができる。また、任意の接続は、コンピュータ可読媒体と適切に名づけられることもある。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア(twisted pair)、デジタル加入者回線(DSL)、または赤外線、無線、マイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、そのときには同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または赤外線、無線、マイクロ波などのワイヤレス技術は、媒体の定義の中に含まれる。ここにおいて使用されるようなディスク(Disk)およびディスク(disc)は、コンパクトディスク(compact disc)(CD)、レーザーディスク(登録商標)(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(digital versatile disc)(DVD)、フロッピー(登録商標)ディスク、およびブルーレイディスク(blu-ray disc)を含み、ここでディスク(disks)は通常、データを磁気的に再生するが、ディスク(discs)は、レーザを用いて光学的にデータを再生する。上記の組合せもまた、コンピュータ可読媒体の範囲内に含められるべきである。] [0050] 本開示の先の説明は、任意の当業者が、本開示を作りまたは使用することを可能にするために提供される。本開示に対する様々な修正は、当業者には簡単に明らかになり、そしてここにおいて定義される包括的な原理は、本開示の範囲から逸脱することなく、他の変形にも適用されることができる。したがって、本開示は、ここにおいて説明される例および設計だけに限定されるようには意図されず、ここにおいて開示される原理および新規の特徴と整合した最も広い範囲を与えられるべきである。]
权利要求:
請求項1 複数の入力リード線を有するミキサと、前記ミキサの第1の入力リード線に結合された第1の変性インピーダンス要素と、前記ミキサの第2の入力リード線に結合された第2の変性インピーダンス要素と、前記ミキサのためのLO信号を生成する、複数のデューティサイクルモードを備える局部発振器(LO)システムと、を備え、前記局部発振器システムは、前記ミキサの第1の利得状態に基づいて第1のデューティサイクルで、そして前記ミキサの第2の利得状態に基づいて第2のデューティサイクルで、動作する、装置。 請求項2 前記ミキサの前記第1の利得状態は、高利得状態を備え、そして前記ミキサの前記第2の利得は、低利得状態を備える、請求項1の装置。 請求項3 前記第1のデューティサイクルは、前記第2のデューティサイクルのデューティサイクルレートよりも低いデューティサイクルレートを備える、請求項1の装置。 請求項4 前記第1および前記第2の変性インピーダンス要素の各々は、抵抗と、キャパシタと、トランジスタと、直列に結合された抵抗とキャパシタと、直列に結合された抵抗とトランジスタと、直列に結合されたキャパシタとトランジスタと、直列に一緒に結合された抵抗とキャパシタとトランジスタと、のうちの少なくとも1つを備える、請求項1の装置。 請求項5 前記ミキサは、各々が、各リード線が異なる変性インピーダンス要素に結合された複数の入力リード線を有する複数のミキサを備え、前記LOシステムは、前記複数のミキサのための前記LO信号を生成し、そして前記局部発振器は、前記複数のミキサの前記第1の利得状態に基づいて前記第1のデューティサイクルで、そして前記複数のミキサの前記第2の利得状態に基づいて前記第2のデューティサイクルで、動作する、請求項1の装置。 請求項6 複数のデューティサイクルモードを有する局部発振器(LO)に結合されたミキサの利得状態を決定することと、なお前記決定された利得状態は、前記ミキサの第1および第2の利得のうちの少なくとも一方に対応する、前記ミキサの前記決定された利得状態に基づいて前記局部発振器システムの前記複数のデューティサイクルモードからデューティサイクルモードを選択することと、前記ミキサの決定された第1の利得状態に基づいて、選択された第1のデューティサイクルモードで動作するように前記局部発振器システムに指示することと、前記ミキサの決定された第2の利得状態に基づいて、選択された第2のデューティサイクルモードで動作するように前記局部発振器システムに指示することと、を備える方法。 請求項7 コンピュータに、複数のデューティサイクルモードを有する局部発振器(LO)に結合されたミキサの利得状態を決定するようにさせるためのコードと、なお前記決定された利得状態は、前記ミキサの第1および第2の利得のうちの少なくとも一方に対応する、前記コンピュータに、前記ミキサの前記決定された利得状態に基づいて前記局部発振器システムの前記複数のデューティサイクルモードからデューティサイクルモードを選択するようにさせるためのコードと、前記コンピュータに、前記ミキサの決定された第1の利得状態に基づいて、選択された第1のデューティサイクルモードで動作するように前記局部発振器システムに指示するようにさせるためのコードと、前記コンピュータに、前記ミキサの決定された第2の利得状態に基づいて、選択された第2のデューティサイクルモードで動作するように前記局部発振器システムに指示するようにさせるためのコードと、を備えるコンピュータ可読媒体、を備えるコンピュータプログラムプロダクト。 請求項8 複数のデューティサイクルモードを有する局部発振器(LO)に結合されたミキサの利得状態を決定するための手段と、なお前記決定された利得状態は、前記ミキサの第1および第2の利得のうちの少なくとも一方に対応する、前記ミキサの前記決定された利得状態に基づいて前記局部発振器システムの前記複数のデューティサイクルモードからデューティサイクルモードを選択するための手段と、前記ミキサの決定された第1の利得状態に基づいて、選択された第1のデューティサイクルモードで動作するように、そして前記ミキサの決定された第2の利得状態に基づいて、選択された第2のデューティサイクルモードで動作するように、前記局部発振器システムに指示するための手段と、を備える装置。 請求項9 複数のミキサコアを備えるミキサと、前記ミキサに供給されるLO信号を生成する、複数のデューティサイクルモードを備える局部発振器(LO)システムと、(a)前記ミキサの第1の利得に基づいて第1のデューティサイクルモードで、前記複数のミキサコアからの第1のミキサコアと、前記局部発振器システムとを動作させ、(b)前記ミキサの第2の利得に基づいて前記第1のデューティサイクルモードで、前記ミキサと、前記複数のミキサコアからの第2のミキサコアとのうちの少なくとも一方と、前記局部発振器システムとを動作させ、そして(c)前記ミキサの第3の利得に基づいて第2のデューティサイクルモードで、前記第1のミキサコアと、前記局部発振器システムとを動作させるコントローラと、を備える装置。 請求項10 前記複数のミキサコアの中の少なくとも1つのミキサコアは、前記複数のミキサコアの中の他のミキサコアとは異なるインピーダンス値を備える、請求項9の装置。 請求項11 前記第1のミキサコアは、前記第2のミキサコアよりも小さなインピーダンス値のものである、請求項10の装置。 請求項12 前記ミキサコアの各々は、複数の入力リード線を有し、第1の変性インピーダンス要素は、第1のミキサコアの第1の入力リード線に結合され、第2の変性インピーダンス要素は、前記第1のミキサコアの第2の入力リード線に結合され、第3の変性インピーダンス要素は、第2のミキサコアの第1の入力リード線に結合され、そして第4の変性インピーダンス要素は、前記第2のミキサコアの第2の入力リード線に結合される、請求項9の装置。 請求項13 前記第1、第2、第3および第4の変性インピーダンス要素の各々は、抵抗と、キャパシタと、トランジスタと、直列に結合された抵抗とキャパシタと、直列に結合された抵抗とトランジスタと、直列に結合されたキャパシタとトランジスタと、直列に一緒に結合された抵抗とキャパシタとトランジスタと、のうちの少なくとも1つを備える、請求項12の装置。 請求項14 前記ミキサは、第1の入力と第2の入力とを備え、そして前記ミキサの前記第1の入力は、前記ミキサコアの前記第1の入力リード線を備え、そして前記ミキサの前記第2の入力は、前記ミキサコアの前記第2のリード線を備える、請求項12の装置。 請求項15 前記ミキサは、第1の出力と第2の出力とを備え、前記複数のミキサコアは、各々、第1の出力と第2の出力とを備え、そして前記ミキサの前記第1の出力は、前記ミキサコアの前記第1の出力を備え、そして前記ミキサの前記第2の出力は、前記ミキサコアの前記第2の出力を備える、請求項12の装置。 請求項16 各々が、前記ミキサの対応する入力リード線に結合された複数の出力リード線を有する低雑音増幅器(LNA)、をさらに備える請求項9の装置。 請求項17 前記LNAは、可変利得LNAを備える、請求項16の装置。 請求項18 前記複数のミキサコアの各々は、能動コアと受動コアとのうちの少なくとも一方を備える、請求項9の装置。 請求項19 前記局部発振器(LO)システムは、前記第1および前記第2のデューティサイクルモードに対応するデューティサイクルを生成するデューティサイクルジェネレータシステムをさらに備える、請求項9の装置。 請求項20 前記局部発振器(LO)システムは、各々が、前記デューティサイクルジェネレータシステムの前記複数の出力リード線の中の対応する出力リード線に結合された複数の入力リード線と、前記コントローラから受信される制御信号に基づいて前記の第1および第2のデューティサイクルのうちの少なくとも一方に対応する信号を前記ミキサに供給する、前記ミキサの前記第1のミキサコアの対応する第1の複数の入力リード線に結合された第1の複数の出力リード線と、前記コントローラから受信される制御信号に基づいて前記の第1および第2のデューティサイクルのうちの少なくとも一方に対応する信号を前記ミキサに供給する、前記ミキサの前記第2のミキサコアの対応する第2の複数の入力リード線に結合された第2の複数の出力リード線と、を備えるバッファシステムをさらに備える、請求項19の装置。 請求項21 前記ミキサの前記第1の利得状態は、高利得状態を備え、前記ミキサの前記第2の利得は、低利得状態を備え、そして前記第3の利得状態は、前記ミキサの前記第2の利得よりも低い低利得状態を備える、請求項9の装置。 請求項22 各々が、複数のミキサコアを備える複数のミキサ、をさらに備え、前記局部発振器(LO)システムは、前記複数のミキサに供給されるLO信号を生成し、そして前記コントローラは、(a)前記複数のミキサの第1の利得に基づいて第1のデューティサイクルモードで、前記複数のミキサの各々の中の前記複数のミキサコアからの前記第1のミキサコアと、前記局部発振器システムとを動作させ、(b)前記複数のミキサの第2の利得に基づいて前記第1のデューティサイクルモードで、前記複数のミキサと、前記複数のミキサの各々の中の前記複数のミキサコアからの第2のミキサコアとのうちの少なくとも一方と、前記局部発振器システムとを動作させ、そして(c)前記複数のミキサの第3の利得に基づいて第2のデューティサイクルモードで、前記複数のミキサコアからの前記第1のミキサコアと、前記局部発振器システムとを動作させる、請求項9の装置。 請求項23 複数のミキサコアを有し、そして複数のデューティサイクルモードを有する局部発振器(LO)に結合されたミキサの利得状態を決定することと、なお前記決定された利得状態は、前記ミキサの第1、第2、および第3の利得のうちの少なくとも1つに対応する、前記ミキサの前記決定された利得状態に基づいて、前記複数のミキサコアからのミキサコアと、前記局部発振器システムの前記複数のデューティサイクルモードからのデューティサイクルモードとを選択することと、前記ミキサが、前記第1の利得状態にあることが決定される場合に、選択された第1のデューティサイクルモードで動作するように、そして選択された第1のミキサコアにLO信号を供給するように、前記局部発振器システムに指示することと、前記ミキサが、前記第2の利得状態にあることが決定される場合に、前記選択された第1のデューティサイクルモードで動作するように、そして前記ミキサと、選択された第2のミキサコアとのうちの少なくとも一方にLO信号を供給するように、前記局部発振器システムに指示することと、前記ミキサが、前記第3の利得状態にあることが決定される場合に、選択された第2のデューティサイクルモードで動作するように、そして前記選択された第1のミキサコアにLO信号を供給するように、前記局部発振器システムに指示することと、を備える方法。 請求項24 コンピュータに、複数のミキサコアを有し、そして複数のデューティサイクルモードを有する局部発振器(LO)に結合されたミキサの利得状態を決定するようにさせるためのコードと、なお前記決定された利得状態は、前記ミキサの第1、第2、および第3の利得のうちの少なくとも1つに対応する、前記コンピュータに、前記ミキサの前記決定された利得状態に基づいて、前記複数のミキサコアからのミキサコアと、前記局部発振器システムの前記複数のデューティサイクルモードからのデューティサイクルモードとを選択するようにさせるためのコードと、前記コンピュータに、前記ミキサが、前記第1の利得状態にあることが決定される場合に、選択された第1のデューティサイクルモードで動作するように、そして選択された第1のミキサコアにLO信号を供給するように、前記局部発振器システムに指示するようにさせるためのコードと、前記コンピュータに、前記ミキサが、前記第2の利得状態にあることが決定される場合に、前記選択された第1のデューティサイクルモードで動作するように、そして前記ミキサと、選択された第2のミキサコアとのうちの少なくとも一方にLO信号を供給するように、前記局部発振器システムに指示するようにさせるためのコードと、前記コンピュータに、前記ミキサが、前記第3の利得状態にあることが決定される場合に、選択された第2のデューティサイクルモードで動作するように、そして前記選択された第1のミキサコアにLO信号を供給するように、前記局部発振器システムに指示するようにさせるためのコードと、を備えるコンピュータ可読媒体、を備えるコンピュータプログラムプロダクト。 請求項25 複数のミキサコアを有し、そして複数のデューティサイクルモードを有する局部発振器(LO)に結合されたミキサの利得状態を決定するための手段と、なお前記決定された利得状態は、前記ミキサの第1、第2、および第3の利得のうちの少なくとも1つに対応する、前記ミキサの前記決定された利得状態に基づいて、前記複数のミキサコアからのミキサコアと、前記局部発振器システムの前記複数のデューティサイクルモードからのデューティサイクルモードとを選択するための手段と、前記ミキサが、前記第1の利得状態にあることが決定される場合に、選択された第1のデューティサイクルモードで動作するように、そして選択された第1のミキサコアにLO信号を供給するように、前記ミキサが、前記第2の利得状態にあることが決定される場合に、前記選択された第1のデューティサイクルモードで動作するように、そして前記ミキサと、選択された第2のミキサコアとのうちの少なくとも一方にLO信号を供給するように、そして前記ミキサが、前記第3の利得状態にあることが決定される場合に、選択された第2のデューティサイクルモードで動作するように、そして前記選択された第1のミキサコアにLO信号を供給するように、前記局部発振器システムに指示するための手段と、を備える装置。
类似技术:
公开号 | 公开日 | 专利标题 US9106416B2|2015-08-11|Front end module with tone injection Tabesh et al.2011|A 65 nm CMOS 4-element sub-34 mW/element 60 GHz phased-array transceiver JP6345760B2|2018-06-20|誘導性ディジェネレーションと、構成可能利得と、入力整合とをもつ増幅器 US9154357B2|2015-10-06|Multiple-input multiple-output | low noise amplifiers for carrier aggregation JP5763133B2|2015-08-12|減少された電力消費送信機 JP2015092738A|2015-05-14|マルチモード無線受信機のマルチバンドミキサ及び直交位相信号発生器 US20170093343A1|2017-03-30|Amplifier circuits US9853614B2|2017-12-26|Amplifier with triple-coupled inductors US20140140455A1|2014-05-22|Saw-less receiver with rf frequency translated bpf US10014889B2|2018-07-03|Front end architecture with filters having different out of band attenuation US9154088B2|2015-10-06|SPS receiver with adjustable linearity US8792836B2|2014-07-29|Front end module with compensating duplexer US7062248B2|2006-06-13|Direct conversion receiver having a low pass pole implemented with an active low pass filter Rogin et al.2003|A 1.5-V 45-mW direct-conversion WCDMA receiver IC in 0.13-μm CMOS US8923168B2|2014-12-30|Front end module with an antenna tuning unit US9154179B2|2015-10-06|Receiver with bypass mode for improved sensitivity US8280934B2|2012-10-02|Frequency dividing systems and methods US8000664B2|2011-08-16|Linear high powered integrated circuit amplifier US8923780B2|2014-12-30|Method and system for sharing low noise amplifier circuitry in a single chip bluetooth and wireless local area network US9154166B2|2015-10-06|Front-end module network Ahola et al.2004|A single-chip CMOS transceiver for 802.11 a/b/g wireless LANs US8725085B2|2014-05-13|RF front-end module US8831534B2|2014-09-09|Multimode wireless communication device US9991855B2|2018-06-05|Semiconductor device US6876836B2|2005-04-05|Layout of wireless communication circuit on a printed circuit board
同族专利:
公开号 | 公开日 KR101157438B1|2012-07-13| US20090239592A1|2009-09-24| US8639205B2|2014-01-28| EP2279565A1|2011-02-02| WO2009117707A1|2009-09-24| TW201001936A|2010-01-01| KR20100124828A|2010-11-29| US20140105336A1|2014-04-17| CN102037655A|2011-04-27| JP2013255255A|2013-12-19|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2012-06-14| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 | 2012-06-27| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 | 2012-09-22| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 | 2013-03-21| A02| Decision of refusal|Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130319 | 2013-07-20| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 | 2013-08-02| A911| Transfer of reconsideration by examiner before appeal (zenchi)|Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130801 | 2014-01-08| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 | 2014-05-28| A045| Written measure of dismissal of application|Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140527 |
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|