補強構造を有するダイ基板

专利摘要:
補強体を有する様々な半導体チップパッケージ基板及びその製造方法が開示される。一態様において、第１面及び第１面とは反対側の第２面を有するパッケージ基板を提供することを含む製造方法が提供される。第１面は半導体チップを受け入れるのに適した中央領域を有する。パッケージ基板の曲がりに抗するための半田補強構造が、パッケージ基板の第１面の中央領域外側に形成される。
公开号:JP2011515845A
申请号:JP2011500307
申请日:2009-03-19
公开日:2011-05-19
发明作者:ズブルゼズニィ，アダム；トーパシオ，ローデン
申请人:エーティーアイ・テクノロジーズ・ユーエルシーＡｔｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｕｌｃ；
IPC主号:H01L23-00

专利说明:

[0001] 本発明は概して半導体処理に関し、特に半導体チップパッケージ基板及びその製造方法に関する。]
背景技術

[0002] 現在の集積回路の多くは、共通のシリコンウエハ上に多数のダイとして形成される。ダイ上に回路を形成する基本処理工程の完了後に、個々のダイがウエハから切り離される。通常、切り離されたダイはその後、回路基板などの構造体に実装されるか、又は何らかの筐体内にパッケージされる。]
[0003] 頻繁に使用されるパッケージの１つに、ダイが実装される基板により構成されるものがある。基板の上面は電気相互接続を含む。ダイは複数のボンドパッドを有するよう製造される。ダイのボンドパッドと基板の相互接続との間に半田バンプの集まりが設けられ、オーミック接触が形成される。アンダーフィル材料がダイと基板との間に堆積され、ダイと基板との間の熱膨張係数の不一致による半田バンプへの損傷を防ぐ材料として、及び、ダイを保持する接着剤として働いている。基板の相互接続は、ダイの半田バンプに対して整列するよう配された半田パッドアレイを含む。ダイを基板上に戴置した後、リフロー工程を行うことで、ダイの半田バンプを基板の半田パッドに金属結合させることができる。]
[0004] 従来の基板の一種に、上下のビルドアップ層間に積層されたコアで構成されるものがある。コアそのものは通常、ガラス入りエポキシの４つの層で構成される。ビルドアップ層はコアの両面上に４つ又はそれ以上ある場合があり、ある種の樹脂から形成される。コア及びビルドアップ層には様々なメタライゼーション構造が組み入れられ、基板の最下層上のピン、パッド又はその他の半田ボールと、チップの半田バンプと接合するパッドとの間の電気経路を提供している。ピン、パッド、又は半田ボールは、プリント回路基板などのその他の電気装置のピングリッドアレイソケット、ランドグリッドアレイソケット、又はボールグリッドアレイのランドパターンと電気的に接続するよう設計されている。]
[0005] コアは基板にある程度の硬度を与える。その与えられる硬度をもってしても、従来の基板はなお、チップ、アンダーフィル及び基板間の熱膨張係数の不一致による反りが生じやすい。しかし、基板を通して伝達される電力の電力供給インダクタンスを低減し、電力の忠実度を向上するため、パッケージ基板においてはより短い電気経路を設けるという必要性がある。難しいのは、有害となり得る基板の反りを引き起こすこと無くいかにして電気経路を短くするかという問題である。]
[0006] チップパッケージ基板の剛性を補強する従来技術の１つに、パッケージ基板の上面に補強リングを装着するものがある。この種の従来の補強材は、銅、アルミニウム又はスチールから作製されることが多く、基板に接着するために接着剤を必要とする。]
[0007] 本発明は上述の欠点のうち１つ以上の影響を克服又は低減することを目的とする。]
課題を解決するための手段

[0008] 本発明の一態様によれば、第１面と、第１面とは反対側の第２面とを有するパッケージ基板を提供することを含む製造方法が提供される。第１面は、半導体チップを受け入れるのに適した中央領域を有する。パッケージ基板の第１面の中央領域の外側に、パッケージ基板の曲がりに抗するための半田補強構造が形成される。]
[0009] 本発明の別の態様によれば、第１面と、第１面とは反対側の第２面とを有するパッケージ基板を提供することを含む製造方法が提供される。第１面は、半導体チップを受け入れるのに適した中央領域を有する。第１面の中央領域の外側に半田濡れ面が形成される。半田濡れ面の少なくとも一部を露出させたまま、パッケージ基板の第１面上に半田マスクが形成される。パッケージ基板の第１面上にパッケージ基板の曲がりに抗するための補強構造を形成するために、半田濡れ面上に半田が堆積される。]
[0010] 本発明の別の態様によれば、第１面と、第１面とは反対側の第２面とを有するパッケージ基板を含む装置が提供される。第１面は、半導体チップを受け入れるのに適した中央領域を有する。パッケージ基板の曲がりに抗するために、半田補強構造がパッケージ基板の第１面の中央領域の外側に存在する。]
図面の簡単な説明

[0011] 本発明の上述の及びその他の利点は以下の詳細な説明を読み図面を参照することで明らかとなるであろう。]
[0012] 基板上に実装された半導体チップを含む従来の半導体チップパッケージの一例の絵図である。]
[0013] 図１の断面２−２の断面図である。] 図１
[0014] 従来の半導体チップパッケージのプリント回路基板への実装を描いた、図２と同様の断面図である。] 図２
[0015] 図３の小さな部分の拡大図である。] 図３
[0016] 半田リフローの直後を描いた、図４と同様の拡大図である。] 図４
[0017] 基板補強構造を含む半導体チップパッケージの一実施例の絵図である。]
[0018] 半田マスク形成前のパッケージ基板の一例の絵図である。]
[0019] 図７の基板の半田マスク形成後の絵図である。] 図７
[0020] 半田塗布を描いた、図８と同様の絵図である。] 図８
[0021] 図９の断面１０−１０の断面図である。] 図９
[0022] ステンシル除去を描いた、図１０と同様の断面図である。] 図１０
[0023] 半導体チップの基板への実装を描いた、図１１と同様の断面図である。] 図１１
[0024] 半導体チップパッケージのプリント回路基板への実装を描いた、図１２と同様の断面図である。] 図１２
[0025] 補強部材を含む半導体チップパッケージ基板の代替的実施例の平面図である。]
[0026] 補強部材を含む半導体チップパッケージ基板の別の代替的実施例の平面図である。]
[0027] 半田ステンシルの一実施例の平面図である。]
[0028] 別の電子デバイスに結合された半導体チップパッケージの一実施例の絵図である。]
[0029] 基板補強構造を含む半導体チップパッケージの別の実施例の部分分解絵図である。]
実施例

[0030] 以下で説明する図面中、同一の要素が２つ以上の図に現れる場合は概して参照番号を繰り返して使用する。ここで図面、特に図１を参照すると、同図には、基板２０上に実装された半導体チップ１５を含む従来の半導体チップパッケージ１０の一例の絵図が示されている。基板２０はボールグリッドアレイとして描かれているため、プリント回路基板（図示せず）に金属接続されることになる複数の半田ボール２５を含む。コンデンサなどの数個のパッシブデバイス３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、及び３０ｆが基板２０の上面３５上に描かれている。チップ１５は基板２０にフリップチップ実装され、図１では見えないが後続の図面では見えるであろう複数の半田バンプにより、基板に電気接続される。] 図１
[0031] 図１は、従来の半導体チップパッケージ基板で起こり得る問題、即ち、基板２０の、特にその角部４０、４５、５０、及び５５での下向きの曲がり又は反りを描いていることに留意されたい。このような下向きの反りにつながる物理的メカニズムを、後続の図面とともに説明する。さて図２に注目すると、同図は図１のチップパッケージ１０の断面２−２の断面図である。断面２−２の位置により、図２ではパッシブデバイス３０ｃ、３０ｅ及び基板２０の角部４５、５５しか見えないことに留意されたい。上で簡潔に述べたように、半導体チップ１５は複数の半田バンプ６０により基板２０に電気的及び機械的に接続されている。バンプ６０は、基板２０内に組み込まれた見えない導体により、基板２０のボール２５に電気的に接続されている。アンダーフィル材料層６５がチップ１５の下、及び基板２０の上面３０上に堆積され、チップ１５と基板２０との間で熱膨張係数が異なるという問題に対処している。基板２０の、特にその角部４５、５５での反りのほとんどは、チップ１５下の半田バンプ６０がリフローされてアンダーフィル材料層６５が熱硬化する際に基板２０にかかる機械的な力によって起きる。] 図１ 図２
[0032] 基板２０の反りの結果起こり得る製造歩留まりの問題は、基板２０を、特にその半田ボール２５をプリント回路基板のランドパターンなどの他の構造体に実装する際に現れ得る。さて図３に注目すると、同図は図２と同様の断面図であるが、上向きのランドパターン７５を含むプリント回路基板７０のやや上に配置された半導体チップパッケージ１０を描いている。実装過程中、基板２０は、基板の半田ボール２５がランドパターン７５の対応するボールパッドに接触するようにしてランドパターン７５上に載置される。このボールパッドのうち２つを符号８０、８５で示す。次いでリフロー工程を行い、ボール２５とパッド８０、８５との間の金属接続を形成する。] 図２ 図３
[0033] 基板２０の反りは、ボール２５及びパッド８０、８５に関し様々な空間的なずれの原因となり、粗悪な実装結果につながり得る。この影響は、パッケージ１０の楕円９０で囲んだ小さな部分に注目することでより良く視覚化することができる。楕円９０内の半田ボールのうちの１つを別個に符号９５で示す。楕円９０により囲まれる部分は図４に拡大して示している。] 図４
[0034] さて図４に注目する。ランドパターン７５の小さな部分及びその下のプリント回路基板７０が、ボールパッド８０、８５及び基板２０の半田ボール２５、９５と共に見えていることに留意されたい。起こり得る望ましくない結果が幾つか描かれている。まず、基板２０の反りの結果、半田ボール９５とその下の対象となるボールパッド８５との間の横方向の配置がずれている。また、反りのために、半田ボール２５、９５間のピッチＰ１が、基板２０が反っていない場合のボール２５、９５間の設計ピッチより小さくなっている。この、所望値より小さなボールピッチの副次的影響は、次の図とともに描写し説明する。加えて、基板２０のボール２５は、各対象ボールパッド８０より上に浮き上がる可能性があり、これが、後続の半田ボール２５、９５のリフロー中の接着の問題につながる恐れがある。] 図４
[0035] 図５は図４と同様の拡大断面図であるが、半田ボール２５、９５とその下のランドパターン７５の対象ボールパッド８０、８５との間の金属接続を形成するための半田リフロー工程の直後を描いている。リフロー前のピッチＰ１（図４参照）が基板２０の反りによって設計値より小さくなっているため、ボール２５、９５がリフロー中に融合して、非常に望ましくない、歩留まりを制限する、短絡状態が生じている。この後に基板２０をプリント回路基板７０から持ち上げ、うまく修理できるか、それとも廃棄処分とせざるを得ないかは不明である。] 図４ 図５
[0036] 図６は、上述の従来の半導体チップパッケージ１０の欠点の幾つかを緩和する半導体チップパッケージ１００の一実施例の絵図を描いている。パッケージ１００は、半導体チップ即ちダイ１２０、又は所望により複数のチップをその上に実装するよう設計された基板１１５を含む。チップ１２０は、例えばマイクロプロセッサ、グラフィックプロセッサ、マイクロプロセッサ／グラフィックプロセッサの組み合わせ、特定用途向け集積回路、記憶装置などの電子部品に用いられる多種多様な回路デバイスのいずれであってもよく、シングルコア又はマルチコアのいずれでもよい。アンダーフィル材料層１２５をチップ１２０の下に配して、チップ１２０と基板１１５との間の熱膨張係数差による影響を低減させてもよい。] 図６
[0037] 基板１１５はコア／ビルドアップ構造で構成することができる。これに関し、基板１１５は中央のコアと、その上に形成された１又は複数のビルドアップ層と、その下に形成された追加の１又は複数のビルドアップ層とから構成することができる。コアそのものは１又は複数層の積層体から成っていてもよい。このような構造の一例は、４層のコアが２組の２層ビルドアップ層間に積層された、いわゆる“２−４−２”構造と呼ばれる場合がある。基板１１５中の層の数は４から１６以上まであり得るが、４未満の層を用いてもよい。いわゆる“コアレス”設計を用いることもできる。基板１１５の層は、金属の相互接続を組み込んだ周知の様々なエポキシなどの絶縁材料から成る。]
[0038] 他の電子デバイスと接続するため、基板１１５は図示するようにボールグリッドアレイとして、又はその他の種類の基板相互接続配列として構成することができる。複数の半田ボール１３０が基板１１５に結合されている。半導体チップ１２０は基板１１５にフリップチップ実装することができる。図示されていないが、複数の電気相互接続が基板内１１５に組み込まれており、チップ１２０と複数の半田ボール１３０との間の電気相互接続を形成している。]
[0039] 基板１１５の上面には半田マスク１３５が形成されていることに留意されたい。コンデンサ、インダクタその他の電子部品であり得る複数のパッシブデバイスが、半田構造体を有する半田マスク１３５に実装されている。これらの半田構造体は図６の縮尺では見えないが、後続の図面では見えている。パッシブデバイスのうち数個のみ、それぞれ符号１４０ａ、１４０ｂ、１４０ｃ、１４０ｄ、及び１４０ｅで示している。チップ１２０と同様、パッシブデバイス１４０ａ、１４０ｂ、１４０ｃ、１４０ｄ、及び１４０ｅは、図６では見えない複数の導体により、パッケージ１００のその他の部品と電気的に相互接続されている。図１〜図５に描かれるような基板の反りの可能性に対処するため、本実施例の基板１１５には、基板１１５の角部１４７ａ、１４７ｂ、１４７ｃ、及び１４７ｄの下向きの反りに抗するよう設計された４つの補強部材１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄから成る補強構造が設けられている。補強部材１４５ｃはその構造を明らかにするため半田マスク１３５から分解して示していることに留意されたい。補強部材１４５ｃはその下の、本実施形態の基板１１５内に形成される導体パッド１５０ｃから成る半田濡れ面に金属接続されている。残りの半田濡れ面を形成する同様のパッドが基板１１５の補強部材１４５ａ、１４５ｂ、及び１４５ｄの下に位置しているが、図６には示されていない。] 図１ 図２ 図３ 図４ 図５ 図６
[0040] この例示の実施形態では、補強部材１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄは肘形状の部材としてパターン形成されている。以下で詳しく説明するように、補強部材１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄは、基板１１５の他の構造体の作製に用いられる半田と同種であってもよい半田から構成されるのが好ましい。このようにして、補強部材１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄを、追加の処理工程、又は、本明細書の背景の欄で説明したような種類の別個の補強リングを設ける必要なく作製することができる。]
[0041] 図６に描かれる補強部材１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄの作製方法の一例は、図７、８、９、１０、及び１１、最初に図７を参照することで理解することができる。図７は半田マスク１３５（図６参照）を基板に適用する前の基板１１５の絵図である。図６では半田マスク１３５により部分的に隠れていた導体パッド１５０ｃが、ここでは３つの他の導体パッド１５０ａ、１５０ｂ、及び１５０ｄとともに見えている。導体パッド１５０ａ、１５０ｂ、１５０ｃ、及び１５０ｄは基板１１５の一面１５２の中央領域１５１外に位置している。基板１１５の反対面１５３は図６に描かれる半田ボール１３０を受け入れるよう設計されている。中央領域１５１は、後続の工程中に図６に示す半導体チップ１２０に電気的に接続されるよう設計されたバンプパッドのアレイ１５４を含む。導体パッド１５０ｃ及び他の３つの導体パッド１５０ａ、１５０ｂ、及び１５０ｄは、図６に描かれる補強部材１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄを受け入れるようになっている。加えて、基板１１５は、図６に描かれる半田マスク１３５の様々な開口部を充填する半田部によって図６に描かれるパッシブデバイス１４０ａ、１４０ｂ、１４０ｃ、１４０ｄ、及び１４０ｅに電気的に接続されるよう設計された部品パッド１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、及び１５５ｅを含む。前述のように、基板１１５には様々な要素を電気的に接続する複数の相互接続が存在する。これらの相互接続又は配線の幾つか１６０が部品パッド１５５ｅに接続されて描かれ、かかる配線の１つ１６５が導体パッド１５０ｂに接続されて描かれている。但し、図を簡略化するため導体配線はその数個のみが描かれている。当業者であれば、このような導体が、その様々な層内も含めて基板１１５中に多数存在しうることを理解するであろう。様々な配線１６０、１６５は接地接続してもよく、又はその他の電位レベルに接続してもよい。] 図６ 図７
[0042] 導体パッド１５０ａ、１５０ｂ、１５０ｃ、及び１５０ｄは、予め選択された形状又はパターンにて基板１１５上に作製される。この形状又はパターンは、後に形成される補強部材（図６の１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄ）用の所望形状に適合するように設計される。電気メッキ法又はその他のメッキ技術など、チップ基板上に導体パッドを形成する周知の技術を用いることができ、これにリソグラフィーマスキング工程及び周知のエッチング工程が続く。同じ材料蒸着、リソグラフィーパターニング、及びエッチング工程を行なって、部品パッド１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、及び１５５ｅも作製することができる。パッド１５０ａ、１５０ｂ、１５０ｃ、及び１５０ｄ、並びに１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、及び１５５ｅの材料としては例えば、銅、銀、金、プラチナ、パラジウム、及びこれらの組み合わせなどが挙げられる。] 図６
[0043] 図８に示すように、半田マスク１３５は基板１１５上に形成され、後に形成されるもので図６に示される補強部材１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄの望ましい位置及び形状に対応する複数の開口部１７０ａ、１７０ｂ、１７０ｃ、及び１７０ｄが設けられている。加えて、半田マスク１３５には、図７に示す下の部品パッド１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、及び１５５ｅの位置近傍に開口部１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ、及び１７５ｅが設けられている。最後に、開口部のアレイ１７７が、図７に示すバンプパッドのアレイ１５４に対し垂直方向に整列して設けられている。開口部のアレイ１７７には、後続の工程中に図６に示す半導体チップ１２０に接合する半田が充填される。半田マスク１３５は、例えば太陽インキ製造株式会社製のＰＳＲ−４０００ＡＵＳ７０３、又は、日立化成工業株式会社製のＳＲ７０００など、半田マスク作製に適した様々な材料から作製することができる。開口部１７０ａ、１７０ｂ、１７０ｃ、及び１７０ｄ、開口部１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ、及び１７５ｅ並びに開口部のアレイ１７７は、周知のリソグラフィーマスキング及びエッチングにより形成することができる。図８から明らかなように、開口部１７０ａ、１７０ｂ、１７０ｃ、及び１７０ｄは、導体パッド１５０ａ、１５０ｂ、１５０ｃ、及び１５０ｄから成る下方の半田濡れ面までエッチングされている。適正に濡られるように、パッド１５０ａ、１５０ｂ、１５０ｃ、及び１５０ｄのうち少なくとも幾つかが露出されなければならない。開口部１７０ａ、１７０ｂ、１７０ｃ、及び１７０ｄ、並びに開口部１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ、及び１７５ｅが形成されると、半田マスク１３５の半田堆積への準備ができる。] 図６ 図７ 図８
[0044] さて図９に注目すると、同図はステンシル１８５を介した半田１８０の塗布を描いている。ステンシルには、下にある開口部１７０ａ、１７０ｂ、１７０ｃ、及び１７０ｄの寸法、形状、及び位置に適合するよう設計された複数の開口部１９０ａ、１９０ｂ、１９０ｃ、及び１９０ｄと、下にある半田マスク１３５の開口部１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ、及び１７５ｅ（図９では見えないが図８では見えている）の寸法、形状、及び位置に適合するよう設計された別の複数の開口部１９５ａ、１９５ｂ、１９５ｃ、１９５ｄ、及び１９５ｅとが、パターン形成されている。半田１８０は何らかの種類のアプリケータ２００により半田ステンシル１８５上にペースト状で堆積され、その後ステンシル１８５を拭い、半田１８０を開口部１９０ａ、１９０ｂ、１９０ｃ、及び１９０ｄ並びに開口部１９５ａ、１９５ｂ、１９５ｃ、１９５ｄ、及び１９５ｅ内に押し込むことができる。ステンシル１８５は周知の金属、樹脂、又はセラミック材料から成ることができる。半田は有鉛、無鉛のいずれでもよい。好適な無鉛半田の例としては、錫−銀、錫−銅、錫−銀−銅などが挙げられる。] 図８ 図９
[0045] 堆積工程中のステンシル１８５、半田マスク１３５、及び基板１１５の相互作用は図１０を参照することで理解することができる。同図は図９の断面１０−１０の断面図である。断面１０−１０の位置により、開口部１９０ｄ及び開口部１７０ｄの一部、並びに、開口部１９５ｄ、１７５ｄ、及び開口部１９０ｃ、１７５ｃの一部が見えることに留意されたい。半田１８０が開口部１７０ｄ、１９０ｄ内に堆積されると、半田１８０はその下のパッド１５０ｂに接触し、ステンシル１８５のほぼ上面２０２にまで縦方向に延びる。残りの開口部１７５ｄ／１９５ｄ及び１７０ｃ／１９０ｃ内でパッド１５５ｄ、１５０ａ上に堆積される半田１８０にも同じことが当てはまる。] 図１０ 図９
[0046] 半田堆積の後、ステンシル１８５を取り除くと、図１１に示すように、半田マスク１３５から僅かに突出して形成された半田補強部材１４５ｄ、１４５ｃ及び半田部分１８０が残される。開口部１７０ｄ内の補強部材１４５ｄはその下の導体パッド１５０ｄに接触し、開口部１７５ｄ内の半田１８０の一部はその下の部品パッド１５５ｄに接触し、開口部１７０ｃ内の補強部材１４５ｃはその下の導体パッド１５０ｃに接触している。この段階で、基板１１５及び半田マスク１３５はパッシブデバイス及び半導体チップを実装する準備ができている。補強部材１４５ｃ、１４５ｄの一部は半田マスク１３５の上面２０３の上まで延びていることに留意されたい。図１０に示すステンシル１８５の開口部１９０ｃ、１９０ｄを広げることで、面２０３上に延びる半田の量を所望により増やし、より多くの量の半田が塗布されるようにしてもよい。] 図１０ 図１１
[0047] さて図１２に注目すると、同図は図１１と同様の断面図であるが、半田マスク１３５の開口部１７５ｄ内の半田１８０へのパッシブデバイス１４０ｄの実装を示している。図６に描かれるその他のパッシブデバイス１４０ａ、１４０ｂ、１４０ｃ、及び１４０ｄもこのとき基板１１５上に実装してもよいことは勿論言うまでもない。半導体チップ１２０は、チップ１２０に接着される複数の半田バンプ２０５により基板１１５にフリップチップ実装され、半田バンプ２０５及びパッシブデバイス１４０ｄに接続される半田構造体１８０を一時的に液化するためリフロー工程を行なうことができる。リフロー工程は、補強部材１４５ｄ、１４５ｃの一時的な溶融をもたらす（残る補強部材１４５ａ、１４５ｂ（図６参照）も同様）。基板１１５が補強部材１４５ｄ、１４５ｃの溶融点以下及び室温にまで冷えるのにつれて、図６及び図１２に示す補強部材１４５ｃ、１４５ｄ及び図６に示す部材１４５ａ、１４５ｂが基板１１５より速く収縮する。この収縮により基板１１５の角部１４７ａ、１４７ｂ、１４７ｃ、及び１４７ｄ（図６参照）が上向きに引っ張られがちになり、これにより図１〜図５に示す下向きの反りに抵抗する。] 図１ 図１１ 図１２ 図２ 図３ 図４ 図５ 図６
[0048] チップ１２０及びパッシブデバイス１４０ｄの装着のためのリフロー及び冷却に続き、図１３に描かれるように複数の半田ボール１３０を基板１１５に適用することができる。この段階で、パッケージ１００は、半田ボール１３０のボールグリッドアレイ又は別の形式の相互接続を用いる場合はその他の機構により、プリント回路基板２１０に実装することができる。半田ボール１３０を一時的に溶融するために、再度の半田リフローが行われる。このリフロー中には、室温下で基板１１５に生じたどのような反りでも、弛むか、または平らになりやすい。この熱サイクル中に補強部材１４５ｃ、１４５ｄ（及び図６に示す部材１４５ａ、１４５ｂ）も溶融するため、基板１１５に更に反り力が加わることはない。] 図１３ 図６
[0049] 上述の例示の実施形態では、補強構造は４つの均一な周辺補強部材から成る。しかし、様々な形状を基板の補強に用いてもよいことは当業者には明らかであろう。図１４は、半導体チップ１２０が実装される基板と、４つの補強部材１４５ａ’、１４５ｂ’、１４５ｃ’、及び１４５ｄ’から成る補強構造とを含む半導体チップパッケージ１００’の代替的な実施例を描いている。この例示の実施形態では、補強部材１４５ａ’などの任意の補強部材は概ね肘状の構造体として構成されるが、基板１１５’の角部１４７ａ’部分を更に露出させるよう設計された一対の切り欠き２１５、２２０を有している。その他の補強部材１４５ｂ’、１４５ｃ’、及び１４５ｄ’も図示するものと同様の形状を有することができる。切り欠き２１０、２１５により基板１１５’上には更なるスペースが設けられ、基板１１５’に対し様々な処理工程を行なう上で有用であり得る様々な治具又はピックアンドプレース装置内での基板１１５’の設置が容易となる。補強部材１４５ｂ’、１４５ｃ’、及び１４５ｄ’は本明細書の他の箇所に開示されるのと同様の技術を用いて作製することができる。勿論、図７に示す導体パッド１５０ａ、１５０ｂ、１５０ｃ、及び１５０ｄと同様の（図示されていない）半田濡れ面が、補強部材１４５ａ’、１４５ｂ’、１４５ｃ’、及び１４５ｄ’が接着される基板１１５’上に設けられる。] 図１４ 図７
[0050] 半導体チップパッケージ１００”の別の代替的な実施例を、俯瞰図として図１５に描いている。この例示の実施形態において、パッケージ１００”は、半導体チップ１２０を受け入れるよう設計された基板１１５”を含む。この例示の実施形態において、補強構造１４５ａ”は、基板１１５”の全周に渡って延びていてもよい補強リングから成る。補強構造１４５ａ”の各角部２２５ａ、２２５ｂ、２２５ｃ、及び２２５ｄは、図１４に描かれる補強部材１４５ａ’のように切り欠き形状を有していてもよい。勿論、図７に示す導体パッド１５０ａ、１５０ｂ、１５０ｃ、及び１５０ｄと同様の、但しこれより大きくてもよい（図示されていない）半田濡れ面が、補強部材１４５ａ”が接着される基板１１５”上に設けられる。補強部材１４５ａ”は本明細書の他の箇所で開示されたのと同様の一般的な技術を用いて作製することができる。但し、半田を連続的なリングに形成するのに適した別の種類のステンシル設計を用いることができる。このようなステンシル２３０の一例の平面図を図１６に示す。ステンシル２３０には、４組の角部スロット開口２３５ａ、２３５ｂ、２３５ｃ、及び２３５ｄと、４組の縁部スロット開口２３７ａ、２３７ｂ、２３７ｃ、及び２３７ｄとが設けられている。各組２３５ａ、２３５ｂ、２３５ｃ、２３５ｄ、２３７ａ、２３７ｂ、２３７ｃ、及び２３７ｄは数個のスロットを含み、このうちの１つを符号２４０で示している。初期のステンシル工程中に、半田は各スロット２４０に押し通されてスロット２４０の各組２３５ａ、２３５ｂ、２３５ｃ、２３５ｄ、２３７ａ、２３７ｂ、２３７ｃ、及び２３７ｄの形状を呈する。後続のリフロー中に溶融した半田切片が融合し、図１５に示す補強部材１４５ａ”を形成する。スロット２４０が無いと、ステンシル２３０の中央部分２４５を何らかの機構により支持する必要がある。] 図１４ 図１５ 図１６ 図７
[0051] 本明細書中に開示のチップパッケージの例示的実施形態はいずれも、別の電子デバイスに実装することができる。これに関し、図１７は電子デバイス２５０の一例を示す。この電子デバイス２５０は、コンピュータ、デジタルテレビ、携帯型移動機器、パーソナルコンピュータ、サーバ、記憶装置、グラフィックカードなどのアドインボード、その他、半導体を採用するいかなる計算装置であってもよい。半導体チップパッケージ１００はデバイス２５０に装着されて、所望の機能を提供することができる。] 図１７
[0052] 上述の例示の実施形態では、補強構造は基板の片面に位置している。しかし、パッケージ基板の両面に補強構造を有するように半導体チップパッケージを構成することができるのは、当業者には明らかであろう。これに関し、図１８に注目すると、同図は、パッケージ基板１１５と、半導体チップ１２０がその上に位置する半田マスク１３５とから成る半導体チップパッケージ２６０の部分分解絵図である。基板１１５、半田マスク１３５、及びチップ１２０の組み合わせは基本的に、パッケージ１００との関連で本明細書の他の箇所で説明したように構成することができる。この例示の実施形態では、第２の半田マスク２６５を基板１１５の下面２６７に結合することができる。半田マスク２６５には、対応する複数の半田補強構造２７５ａ、２７５ｂ、２７５ｃ、及び２７５ｄを受け入れる寸法及び間隔を有する開口部２７０ａ、２７０ｂ、２７０ｃ、及び２７０ｄをパターン形成しておくことができる。開口部２７０ａ、２７０ｂ、２７０ｃ、及び２７０ｄ並びに半田構造体２７５ａ、２７５ｂ、２７５ｃ、及び２７５ｄは、半田マスク１３５及び補強構造１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄを形成する構造体と実質的に同様に形成することができる。マスク２６５には、半田マスク２６５から下方に分解して示すボールグリッドアレイ２８５との相互接続に適合するよう設計された、開口部２８０のグリッドアレイを設けることができる。半田ボール２８５と、図１８では見えていない基板１１５の下方の導体構造体とを電気的に相互接続するための更なる半田材料又はその他の導体材料が存在していてもよい。繰り返すが、補強構造１４５ａ、１４５ｂ、１４５ｃ、及び１４５ｄ、並びに補強構造２７５ａ、２７５ｂ、２７５ｃ、及び２７５ｄの形状、数、及び構造は、本明細書で一般に説明するように、変更又は一体化させてもよい。] 図１８
[0053] 本明細書中に開示する実施例はいずれも、例えば半導体、磁気ディスク、光ディスク又はその他の記憶媒体などのコンピュータ可読媒体内に配されるインストラクションによって、又は、コンピュータデータ信号として、具体化することができる。インストラクション又はソフトウェアは、本明細書に開示の回路構造をシンセサイズ及び／又はシミュレートすることが可能である。実施例においては、ケイデンス社ＡＰＤやアンコール（Ｅｎｃｏｒｅ）などの電子設計自動化プログラムを用いて、開示の回路構造をシンセサイズしてもよい。この結果得られるコードを用いて、開示の回路構造を作製してもよい。]
[0054] 本発明には様々な変更及び代替形態があり得るが、本明細書では具体的な実施形態を図面の例を用いて示し、詳細に説明した。但し、本発明は開示された特定の形態に限定されるよう意図されるものではないと理解すべきであって、本発明は、以下の添付の請求の範囲により定義される発明の精神及び範囲内にある全ての変更、均等物、及び代替物を含むものとする。]

权利要求:

請求項1
半導体チップを受け入れるのに適した中央領域を有する第１面と、第１面とは反対側の第２面とを有するパッケージ基板を提供することと、パッケージ基板の第１面の中央領域の外側に、パッケージ基板の曲がりに抗するための半田補強構造を形成することと、を含む、製造方法。
請求項2
パッケージ基板が４つの角部を備え、半田補強構造を形成することには、４つの角部のそれぞれの近傍に半田補強部材を形成することが含まれる、請求項１に記載の方法。
請求項3
半田補強構造を形成することには、パッケージ基板の第１面上に複数の開口部を有する半田マスクを形成することと、複数の開口部内に半田を堆積することとが含まれる、請求項１に記載の方法。
請求項4
ステンシルを半田マスク上に設置することと、ステンシルを通して半田を堆積することと、ステンシルを取り除くこととが含まれる、請求項３に記載の方法。
請求項5
半田補強構造を形成することには、半田リングを形成することが含まれる、請求項１に記載の方法。
請求項6
パッケージ基板の第１面に半導体チップを結合することを含む、請求項１に記載の方法。
請求項7
パッケージ基板を電子デバイスに結合することを含む、請求項６に記載の方法。
請求項8
コンピュータ可読媒体内に記憶されたインストラクションを実行することにより遂行される、請求項１に記載の方法。
請求項9
半導体チップを受け入れるのに適した中央領域を有する第１面と、第１面とは反対側の第２面とを有するパッケージ基板を提供することと、第１面の中央領域の外側に半田濡れ面を形成することと、半田濡れ面の少なくとも一部を露出させたままパッケージ基板の第１面上に半田マスクを形成することと、半田濡れ面上に半田を堆積して、パッケージ基板の第１面上にパッケージ基板の曲がりに抗するための補強構造を形成することと、を含む、製造方法。
請求項10
パッケージ基板が４つの角部を備え、半田濡れ面を形成することには、４つの角部のそれぞれの近傍に半田濡れ面を形成することが含まれる、請求項９に記載の方法。
請求項11
ステンシルを半田マスク上に設置することと、ステンシルを通して半田を堆積することと、ステンシルを取り除くこととを含む、請求項９に記載の方法。
請求項12
半田濡れ面上に半田を堆積することには、半田をリング形状に堆積することが含まれる、請求項１に記載の方法。
請求項13
パッケージ基板の第１面に半導体チップを結合することを含む、請求項９に記載の方法。
請求項14
パッケージ基板を電子デバイスに結合することを含む、請求項１３に記載の方法。
請求項15
半導体チップを受け入れるのに適した中央領域を有する第１面と、第１面とは反対側の第２面とを有するパッケージ基板と、パッケージ基板の第１面の中央領域外側にある、パッケージ基板の曲がりに抗するための半田補強構造と、を含む、装置。
請求項16
パッケージ基板が４つの角部を含み、半田補強構造が、４つの角部のそれぞれの近傍の半田補強部材を含む、請求項１５に記載の装置。
請求項17
半田補強構造が半田リングを含む、請求項１５に記載の装置。
請求項18
パッケージ基板の第１面上にあって半田補強構造に接着される、半田濡れ面を含む、請求項１５に記載の装置。
請求項19
パッケージ基板の第１面に結合される半導体チップを含む、請求項１５に記載の装置。
請求項20
パッケージ基板に結合される電子デバイスを含む、請求項１９に記載の装置。