磁気トンネル接合ストラクチャを形成する方法

专利摘要:
特定の実例となる実施形態では、基板（１４００）内にトレンチ（１５１４）を形成することを含む、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法が開示される。方法は、トレンチ内に磁気トンネル接合（ＭＴＪ）ストラクチャ（１５１６）を堆積することをさらに含んでいる。ＭＴＪストラクチャは、ボトム電極（１５１８）、固定層、トンネル障壁層、自由層およびトップ電極（１５２２）を含んでいる。方法は、さらにＭＴＪストラクチャを平坦化することを含んでいる。特定の例では、ＭＴＪストラクチャは、化学的機械研磨（ＣＭＰ）プロセスを使用して、平坦化される。
公开号:JP2011514676A
申请号:JP2010549717
申请日:2009-02-23
公开日:2011-05-06
发明作者:リ、シャ
申请人:クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ；
IPC主号:H01L27-105

专利说明:

[0001] 本開示は、一般に磁気トンネル接合（ＭＴＪ）ストラクチャを形成する方法と関係がある。]
関連技術の説明

[0002] 一般に、ポータブル計算装置およびワイヤレス通信装置の広範囲の採用には、高密度と低電力の不揮発性メモリの需要増がある。プロセス技術が改善するにつれて、磁気トンネル接合（ＭＴＪ）デバイスに基づいた磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）を作ることは可能になった。従来のスピントルクトンネル（ＳＴＴ）接合デバイスは、水平なスタック構造として典型的に形成される。典型的には、そのようなデバイスには、単一磁区を備えた二次元の磁気トンネル接合（ＭＴＪ）セルがある。ＭＴＪセルは、典型的には、ボトム電極、反強磁性層、固定層（つまり、反強磁性体（ＡＦ）層によって方向を固定またはピンされた磁界を運ぶ強磁性体から形成された基準層）、トンネル障壁層（つまり、トンネル酸化層）、自由層（つまり、変えられる方向を有している磁界を運ぶ第２の強磁性層）、トップ電極を含んでいる。ＭＴＪセルは、自由層に引き起こされた磁界によってビット値を表す。固定層によって運ばれた固定磁界の方向に関連のある自由層の磁界の方向は、ビット値を決定する。]
[0003] 典型的には、磁気トンネル接合（ＭＴＪ）セルは、材料の多数の層を堆積することにより、層の上にパターンを規定することにより、およびパターンに従って層の部分を選択的に除去することにより、形成される。従来のＭＴＪセルは、磁気等方性のアラインメントを維持するために、幅（ｂ）に対する長さ（ａ）のアスペクト比を１以上に維持して形成される。慣例通りに、ＭＴＪセルのアスペクト比は、ＭＴＪパターンの精度のコントロールによりおよびＭＴＪフォトおよびエッチングプロセスを行うことにより、維持される。特定のインスタンスでは、ハードマスクは、ＭＴＪパターンを正確に転写及び規定するために使用されてもよい。不運にも、ＭＴＪスタックは、基本的に金属膜で、比較的遅いエッチング速度がある磁気フィルムを含んでいてもよい。したがって、ハードマスクは、比較的厚い必要があるかもしれない。アドバンスパターンクリティカルディメンション（ＣＤ）コントロール、アドバンスドパターニングフィルム（ＡＰＦ）およびボトム反射防止コーティング（ＢＡＲＣ）層は、ＭＴＪフォトおよびエッチングプロセスに含まれている。しかしながら、これらの追加層は、プロセス複雑さ（追加の堆積プロセスに関しておよび追加層のフォト−エッチングおよびクリーンプロセスに関しての両方）を増加させているが、ＭＴＪセルストラクチャは、望まれない傾斜、コーナーラウンディングおよび望まれない膜減りに起因した、浸食作用を経験するかもしれない。そのようなダメージは、ＭＴＪストラクチャのコンタクト抵抗に影響を与え、潜在的に、さらにＭＴＪ接合の露出またはダメージとなる。]
概要

[0004] ]
[0005] 特定の実例となる実施形態では、基板内にトレンチを形成することを含んでいる、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法が開示される。方法は、トレンチ内に磁気トンネル接合（ＭＴＪ）膜を堆積することをさらに含んでいる。ＭＴＪ膜は、ボトム電極、固定層、トンネル障壁層、自由層およびトップ電極を含んでいる。方法は、さらにＭＴＪストラクチャを平坦化することを含んでいる。特定の例では、ＭＴＪストラクチャは、化学的機械研磨（ＣＭＰ）プロセスを使用して平坦化される。]
[0006] 別の特定の実施形態では、基板内にトレンチを規定することと、トレンチ内に磁気トンネル接合（ＭＴＪ）膜を堆積することと、を含んでいる、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法が開示される。方法は、さらに、低解像度のフォトおよびエッチングツールを使用し、トレンチ上に直接ない余分材料を除去することと、ＭＴＪストラクチャおよび基板を平坦化することと、を含んでいる。]
[0007] さらに、別の特定の実施形態では、基板内にトレンチを定義することを含んでいる、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法が開示される。基板は、層間絶縁層およびキャップ膜層を有する半導体材料を含んでいる。トレンチは、キャップ膜層を通って層間絶縁層へ伸びる。方法は、トレンチ内にボトム電極を堆積することと、ボトム電極上にＭＴＪ膜を堆積することと、をさらに含んでいる。ＭＴＪ膜は、第１の強磁性層、トンネル障壁層および第２の強磁性層を含んでいる。方法は、さらにＭＴＪ膜上にトップ電極を堆積することを含んでおり、実質的に平面を作り出すために、ＭＴＪストラクチャおよび基板上で逆のトレンチフォト−エッチングプロセスおよび化学的機械研磨（ＣＭＰ）プロセスを行うことを含んでいてもよい。]
[0008] 磁気トンネル接合（ＭＴＪ）ストラクチャを形成する開示された方法の実施形態によって提供される特定の１つの利点は、ＭＴＪストラクチャのフォト−エッチングなしで、ＭＴＪストラクチャの寸法を定義するためにトレンチを使用することにより、酸化、浸食およびコーナーラウンディングを縮小することができるということである。一般に、トレンチは、酸化ベース基板内に形成される。それは、ＭＴＪ金属膜よりフォト−エッチングし易い。さらに、金属層より酸化ベース基板を正確にフォト−エッチングするほうが簡単である。代わりに、逆のトレンチフォト−エッチングプロセスおよび化学的機械研磨（ＣＭＰ）プロセスは、浸食、コーナーラウンディング、またはＭＴＪストラクチャの性能に影響を与えるかもしれない他の問題を導入せずに、余分材料を除去するために使用することができる。]
[0009] 別の特定の利点は、ＭＴＪストラクチャの形成のためのプロセスウインドウが改善されるということが提供される。つまり、ＭＴＪプロセスの全体的な信頼性が増加し、その結果、ＭＴＪストラクチャも改善される。]
[0010] 本開示の他のアスペクト、利点および特徴は、次のセクション（図面の簡単な説明、詳細な説明および請求項）を含む全出願のレビューの後に明白になるだろう。]
図面の簡単な説明

[0011] 図１は、磁気トンネル接合（ＭＴＪ）セルの代表的な例の図である。
図２は、トップ電極、ＭＴＪスタックおよびボトム電極を含む磁気トンネル接合（ＭＴＪ）セルの代表的な実施形態を含む回路デバイスの図である。
図３は、実質的に矩形形状を有する磁気トンネル接合（ＭＴＪ）セルを含む回路デバイスの特定の実例となる実施形態の平面図である。
図４は、図３中の線４−４に沿って得られた、図３の回路デバイスの断面図である。
図５は、実質的に楕円形を有する磁気トンネル接合（ＭＴＪ）セルを含む回路デバイスの第２の特定の実例となる実施形態の平面図である。
図６は、磁気トンネル接合（ＭＴＪ）セルを含む回路デバイスの第３の特定の実例となる実施形態の平面図である。
図７は、図６中の線７−７に沿って得られた、図６の回路デバイスの断面図である。
図８は、マルチビットを格納するのに適した磁気トンネル接合セルがある基板を含むメモリ素子の特定の実例となる実施形態の平面図である。
図９は、図８中の線９−９に沿って得られた、図８の回路デバイスの断面図である。
図１０は、図８中の線１０−１０に沿って得られた、図８の回路デバイスの断面図である。
図１１は、マルチビットを格納するのに適した磁気トンネル接合セルがある基板を含むメモリ素子の別の特定の実例となる実施形態の平面図である。
図１２は、図１１中の線１２−１２に沿って得られた、図１１の回路デバイスの断面図である。
図１３は、図１１中の線１３−１３に沿って得られた、図１１の回路デバイスの断面図である。
図１４は、キャップ膜層の堆積後およびフォト／エッチング、フォトレジスト剥離、ビア充填およびビア化学的機械研磨（ＣＭＰ）プロセスの後の回路基板の断面図である。
図１５は、層間絶縁層の堆積、キャップ膜の堆積、トレンチフォト／エッチングプロセス、ボトム電極の堆積、磁気トンネル接合（ＭＴＪ）膜の堆積、トップ電極の堆積および逆のフォト／エッチングプロセスの後の図１４の回路基板の断面図である。
図１６は、逆のフォトレジスト剥離およびキャップ膜層で止めるためのＭＴＪＣＭＰ処理の後の図１５の回路基板の断面図である。
図１７は、フォトレジスト上で塗布した後およびプロセス開口を提供するＭＴＪスタックのサイドウォールを除去するためのフォト−エッチングの後の、図１６中の線１７−１７に沿って得られた、図１６の回路基板の断面図である。
図１８は、プロセス開口をＩＤＬ材料および酸化物で充填し、キャップ層でＣＭＰ加工を止めた後の図１７の回路基板の断面図である。
図１９は、第１のＩＤＬ層の堆積、ビアプロセス、金属膜堆積およびトップワイヤトレースのパターニングの後の、図１８中の線１９−１９に沿って得られた、図１８の回路基板の断面図である。
図２０は、磁気トンネル接合（ＭＴＪ）セルを形成する方法の特定の実例となる実施形態の流れ図を例証する。
図２１は、磁気トンネル接合（ＭＴＪ）セルを形成する方法の特定の実例となる実施形態の流れ図を例証する。
図２２は、ＭＴＪセルを形成する方法の第２の特定の実例となる実施形態の流れ図である。
図２３は、ＭＴＪセルを形成する方法の第３の特定の実例となる実施形態の流れ図である。
図２４は、ＭＴＪセルを形成する方法の第４の特定の実例となる実施形態の流れ図である。
図２５は、複数のＭＴＪセルがあるメモリ素子を含む代表的なワイヤレス通信デバイスの図である。] 図１ 図１０ 図１１ 図１２ 図１３ 図１４ 図１５ 図１６ 図１７ 図１８
詳細な説明

[0012] 図１は、磁気トンネル接合（ＭＴＪ）セル１００の一部の特定の実施形態の断面図である。それは、図３−２４に関して記述された方法および実施形態によって形成されてもよい。ＭＴＪセル１００は、自由層１０４、トンネル障壁層１０６、固定（ピンド）層１０８および反強磁性体（ＡＦ）層１２６を有するＭＴＪスタック１０２を含んでいる。ＭＴＪスタック１０２は、ビット線１１０につながれる。さらに、ＭＴＪスタック１０２は、ボトム電極１１６およびスイッチ１１８によってソース線１１４につながれる。書き込み電流１２４がビット線１１０からソース線１１４まで流れることを可能にするスイッチ１１８を選択的に活性化するために、ワード線１１２は、スイッチ１１８の制御端末につながれる。示された実施形態では、固定層１０８は、固定方向を有している磁区１２２を含んでいる。自由層１０４は、磁区１２０を含んでいる。それは、書き込み電流１２４によってプログラム可能である。示されるように、書き込み電流１２４は、ゼロ状態（つまり、磁区１２０および１２２は、同じ向きに向けられる）へ自由層１０４における磁区１２０の方向をプログラムするのに適している。ＭＴＪセル１００に１つの値を書き込むために、書き込み電流１２４は逆にされ、その結果、磁区１２２のその反対の方向に磁区１２０が伸びるように、自由層１０４における磁区１２０の方向が逆にされる。] 図１ 図３
[0013] 図２は、ＭＴＪセル２００の別の特定の実施形態の断面図である。ＭＴＪセル２００は、合成固定層構造を含んでいて、図３−２４に関して記述された方法および実施形態によって形成されてもよい。特に、ＭＴＪセル２００は、自由層２０４、トンネル障壁層２０６および固定層２０８を含むＭＴＪスタック２０２を含んでいる。ＭＴＪスタックの自由層２０４は、バッファ層２３０によってトップ電極２１０につながれる。この例において、ＭＴＪスタック２０２の固定層２０８は、反強磁性層２３８によってボトム電極２１６につながれる。さらに、固定層２０８は、第１のピンド（固定）層２３６、バッファ層２３４および第２のピンド（固定）層２３２を含んでいる。第１および第２のピンド層２３６および２３２には、合成固定層構造で反対方向に向けられたそれぞれの磁区がある。それによって、ＭＴＪスタック２０２の全面的な抵抗を増加させ、漂遊磁界のバランスを保つ。特定の実施形態では、そのような漂遊磁界の減少は、ＭＴＪスタック２０２の磁界のバランスを保つことができる。他の実施形態では、１つ以上のシードレイヤ、バッファ層、漂遊磁界バランス層、接続層、パフォーマンス強化層のような、合成固定層、合成自由（ＳｙＦ）層または２重スピンフィルタ（ＤＳＦ）のような、あるいはそれらの任意のコンビネーションのような、追加層が含まれていてもよい。] 図２ 図３
[0014] 図３は、実質的に長方形状を有する磁気トンネル接合（ＭＴＪ）セル３０４を含む回路デバイス３００の特定の実例となる実施形態の平面図である。回路デバイス３００は、ＭＴＪセル３０４がある基板３０２を含んでいる。ＭＴＪセル３０４は、ボトム電極３０６、ＭＴＪスタック３０８、センター電極３１０およびビア３１２を含んでいる。ＭＴＪセル３０４には、第１のサイドウォール３１４、第２のサイドウォール３１６、第３のサイドウォール３１８および第４のサイドウォール３２０がある。第２のサイドウォール３１６は、第１のデータ値を表す第２の磁区３２２を含んでいる。また、第４のサイドウォール３２０は、第２のデータ値を表す第４の磁区３２４を含んでいる。ボトムウォール（示されない）は、別のデータ値を表すボトム磁区４４６を含んでいてもよい（図４を参照）。第１および第３のサイドウォール３１４および３１８は、さらに特定のインプリメンテーションに依存して、磁区を運んでもよい。] 図３ 図４
[0015] ＭＴＪセル３０４には、長さ（ａ）および幅（ｂ）がある。長さ（ａ）は、第２および第４のサイドウォール３１６および３２０の長さに相当する。幅（ｂ）は、第１および第３のサイドウォール３１４および３１８の長さに相当する。この特定の例では、ＭＴＪセル３０４の長さ（ａ）は、幅（ｂ）より大きい。]
[0016] 図４は、図３中の線４−４に沿って得られた、図３の回路デバイス３００の断面図４００である。図４００は、ＭＴＪセル３０４、ビア３１２、トップ電極３１０、ＭＴＪスタック３０８およびボトム電極３０６を含む断面で示された基板３０２を含んでいる。基板３０２は、第１の層間絶縁層４３２、第１のキャップ層４３４、第２の層間絶縁層４３６、第２のキャップ層４３８、第３のキャップ層４４０および第３の層間絶縁層４４２を含んでいる。] 図３ 図４
[0017] トレンチは、ボトム電極３０６、ＭＴＪスタック３０８およびトップ電極３１０を受け入れるために、第２のキャップ層４３８および第２の層間絶縁層４３６内に形成される。トレンチは、トレンチ深さ（ｄ）を持っている。また、ＭＴＪスタック３０８は、ボトム電極３０６の厚さを引いたトレンチ深さ（ｄ）とほぼ等しい深さ（ｃ）を持っている。ボトムビア４４４は、第１のキャップ層４３４および第１の層間絶縁層４３２を通って伸び、ボトム電極３０６につながれる。ビア３１２は、基板３０２の表面４３０から第３の層間絶縁層４４２および第３のキャップ層４４０を通って伸び、トップ電極３１０につながれる。表面４３０は、実質的に平面でもよい。]
[0018] 図５は、実質的に楕円形を有する磁気トンネル接合（ＭＴＪ）セル５０４を含む回路デバイス５００の第２の特定の実例となる実施形態の平面図である。回路デバイス５００は、ＭＴＪセル５０４がある基板５０２を含んでいる。ＭＴＪセル５０４は、ボトム電極５０６、ＭＴＪスタック５０８、トップ電極５１０およびビア５１２を含んでいる。それは、（図４の中で例証された表面４３０のような）表面からトップ電極５１０に伸びる。ＭＴＪセル５０４は、第１のサイドウォール５１６および第２のサイドウォール５１８を含んでいる。それらは、独立した磁区５２２および５２４を運ぶのにそれぞれ適している。独立した磁区５２２および５２４のそれぞれの方向は、それぞれのデータ値を表わしてもよい。さらに、ＭＴＪセル５０４は、図４のボトムドメイン４４６のような別の独立した磁区を運ぶのに適したボトムウォールを含んでいてもよい。それは、別のデータ値を表わしてもよい。] 図４ 図５
[0019] ＭＴＪセル５０４は、長さ（ａ）および幅（ｂ）を含んでいる。ここで、長さ（ａ）は、幅（ｂ）より大きい。特定の実施形態では、図４の断面図は、図５の中の線４−４に沿って得られた断面を表わしてもよい。この例において、図４の中で例証されるように、ＭＴＪセル５０４は、ＭＴＪセル５０４が深さ（ｃ）を有するように、深さ（ｄ）を有するトレンチ内に形成されてもよい。この特定の例では、長さ（ａ）が幅（ｂ）より大きくなるように、そして、幅（ｂ）がトレンチ深さ（ｄ）またはＭＴＪセル深さ（ｃ）よりはるかに大きくなるように、ＭＴＪセル５０４は形成されてもよい。あるいは、図６および７の中で例証されるように、ＭＪＴセル５０４が同様に長さ（ａ）より大きく、ＭＴＪセル深さ（ｃ）より大きいトレンチ深さ（ｄ）を有するように、ＭＴＪセル５０４は形成されてもよい。] 図４ 図５ 図６
[0020] 図６は、磁気トンネル接合（ＭＴＪ）セル６０４を含む回路デバイス６００の第３の特定の実例となる実施形態の平面図である。回路デバイス６００は、ＭＴＪセル６０４がある基板６０２を含んでいる。ＭＴＪセル６０４は、ボトム電極６０６、ＭＴＪスタック６０８、センター電極６１０およびビア６１２を含んでいる。ＭＴＪセル６０４には、第１のサイドウォール６１４、第２のサイドウォール６１６、第３のサイドウォール６１８および第４のサイドウォール６２０がある。第２のサイドウォール６１６は、第１のデータ値を表すのに適した第２の磁区６２２を含んでいる。また、第４のサイドウォール６２０は、第２のデータ値を表すのに適した第４の磁区６２４を含んでいる。図７中に描かれるように、ボトムウォール７７０は、ボトム磁区７７２を含んでいてもよい。第１および第３のサイドウォール６１４および６１８は、さらに特定のインプリメンテーションに依存して、磁区を運んでもよい。] 図６ 図７
[0021] ＭＴＪセル６０４には、長さ（ａ）および幅（ｂ）がある。長さ（ａ）は、第２および第４のサイドウォール６１６および６２０の長さに相当する。幅（ｂ）は、第１および第３のサイドウォール６１４および６１８の長さに相当する。この特定の例では、ＭＴＪセル６０４の長さ（ａ）は、幅（ｂ）より大きい。]
[0022] 図７は、図６中の線７−７に沿って得られた、図６の回路デバイスの断面図である。図７００は、ＭＴＪセル６０４、ビア６１２、トップ電極６１０、ＭＴＪスタック６０８およびボトム電極６０６を含む断面で示される基板６０２を含んでいる。基板６０２は、第１の層間絶縁層７３２、第１のキャップ層７３４、第２の層間絶縁層７３６、第２のキャップ層７３８、第３のキャップ層７４０および第３の層間絶縁層７４２を含んでいる。
トレンチは、ボトム電極６０６、ＭＴＪスタック６０８およびトップ電極６１０を受け入れるために、第２のキャップ層７３８および第２の層間絶縁層７３６内に形成される。トレンチは、トレンチ深さ（ｄ）を持っている。また、ＭＴＪスタック６０８は、ボトム電極６０６の厚さを引いたトレンチ深さ（ｄ）とほぼ等しい深さ（ｃ）を持っている。ボトムビア７４４は、ボトム面７９０から第１のキャップ層７３４および第１の層間絶縁層７３２を通って伸び、ボトム電極６０６につながれる。ビア６１２は、基板６０２のトップ面７８０から第３の層間絶縁層７４２および第３のキャップ層７４０を通って伸び、トップ電極６１０につながれる。トップ面７８０は、実質的に平面でもよい。] 図６ 図７
[0023] 特定の実施形態では、トレンチ深さ（ｄ）は、ＭＴＪセル深さ（ｃ）より大きい。それは、両方ともＭＴＪセル６０４の長さ（ａ）より大きい。この特定の例では、磁区６２２および６２４は、垂直に（つまり、サイドウォールの長さ（ａ）の方向に水平と反対するように、サイドウォールの深さ（ｄ）の方向に）方向付けられる。]
[0024] 図８は、多数のデータビットを格納するのに適した磁気トンネル接合（ＭＴＪ）セル８０４を持っている基板８０２を含むメモリ素子８００の特定の実例となる実施形態の平面図である。磁気トンネル接合（ＭＴＪ）セル８０４は、ボトム電極８０６、ＭＴＪスタック８０８およびセンター電極８１０を含んでいる。ＭＴＪセル８０４には、長さ（ａ）および幅（ｂ）がある。ここで、長さ（ａ）は、幅（ｂ）より大きい。基板８０２は、センター電極８１０につながれるトップビア８３６を含み、ボトム電極８０６につながれるボトムビア８３２を含んでいる。基板８０２は、さらにトップビア８３６につながれる第１のワイヤトレース８３４、およびボトムビア８３２につながれる第２のワイヤトレース８３０を含んでいる。基板８０２は、プロセス開口８３８を含んでいる。] 図８
[0025] ＭＴＪスタック８０８は、固定方向を有する固定磁区を運ぶ固定（ピンド）磁性層、トンネル障壁層、および書き込み電流によって変更またはプログラムすることができる磁区を有する自由磁性層を含んでいる。ＭＴＪスタック８０８は、さらに固着磁性層をピンするために反強磁性層を含んでいてもよい。特定の実施形態では、ＭＴＪスタック８０８の固着磁性層は、１つ以上の層を含んでいてもよい。さらに、ＭＴＪスタック８０８、他の層を含んでいてもよい。ＭＴＪセル８０４は、第１の磁区８２２を運ぶ第１のサイドウォール８１２、第２の磁区８２４を運ぶ第２のサイドウォール８１４および第３の磁区８２６を運ぶ第３のサイドウォール８１６を含んでいる。ＭＴＪセル８０４は、さらに第４の磁区９７２を運ぶためにボトムウォール９７０を含んでいる（図９を参照）。第１、第２、第３および第４の磁区８２２、８２４、８２６および９７２は独立している。特定の実施形態では、第１、第２、第３および第４の磁区８２２、８２４、８２６および９７２は、それぞれのデータ値を表すように構成される。一般に、磁区８２２、８２４、８２６および９７２の方向は、記憶されたデータ値によって決定される。例えば、「０」値は、第１の方向によって表され、一方、「１」値は、第２の方向によって表される。] 図９
[0026] 図９は、図８中の線９−９に沿って得られた、図８の回路デバイス８００の断面図９００である。図９００は、第１の層間絶縁層９５０、第２の層間絶縁層９５２、第１のキャップ層９５４、第３の層間絶縁層９５６、第２のキャップ層９５８、第３のキャップ層９６０、第４の層間絶縁層９６２および第５の層間絶縁層９６４を有する基板８０２を含んでいる。基板８０２には、第１の面９８０および第２の面９９０がある。基板８０２は、さらにＭＴＪスタック８０８を含むＭＴＪストラクチャ８０４を含んでいる。ボトム電極８０６、ＭＴＪスタック８０８およびトップ電極８１０は、基板８０２中のトレンチ内に配置される。トレンチは、深さ（ｄ）を持っている。] 図８ 図９
[0027] 基板８０２は、第２の面９９０に配置された第２のワイヤトレース８３０を含んでいる。第２のワイヤトレース８３０は、第２のワイヤトレース８３０からボトム電極８０６の一部まで伸びるボトムビア８３２につながれる。基板８０２は、さらに第１の面９８０に配置された第１のワイヤトレース８３４を含んでいる。第１のワイヤトレース８３４は、第１のワイヤトレース８３４からセンター電極８１０まで伸びるトップビア８３６につながれる。センター電極８１０は、ＭＴＪスタック８０８につながれる。基板８０２は、さらにプロセス開口８３８を含んでいる。それは、ＭＴＪストラクチャ８０４の一部を選択的に除去し、プロセス開口８３８内に層間絶縁材料を堆積し、その後、酸化ＣＭＰを行うことにより形成されてもよい。]
[0028] 特定の実施形態では、ＭＴＪスタック８０８は、第２の磁区８２４を運ぶ第２のサイドウォール８１４を含んでいる。第２の磁区８２４は、第２のデータ値を表すのに適している。ＭＴＪスタック８０８は、さらに第４のデータ値を表すのに適しているボトム磁区９７２があるボトムウォール９７０を含んでいる。特定の例では、データ値は、第１のワイヤトレース８３４に電圧を加えることにより、および第２のワイヤトレース８３０で電流を参照電流と比較することにより、ＭＴＪスタック８０８から読み出すことができる。あるいは、データ値は、第１および第２のワイヤトレース８３４および８３０のうちの１つに書き込み電流を適用することにより、ＭＴＪスタック８０８に書き込まれてもよい。特定の実施形態では、図８で例証されたＭＴＪスタック８０８の長さ（ａ）および幅（ｂ）は、トレンチ深さ（ｄ）より大きい。また、第２のサイドウォール８１４によって運ばれた磁区８２４は、基板８０２の第１の面９８０と実質的に平行な方向および図８で例証された幅（ｂ）の方向に伸びる。特にこの図では、磁区８２４は、図９のページビューに垂直な方向（矢印の頭（“・”）によって示されるようなページから外部へ、または矢印の後部（“＊”）によって示されるようなページ内へ）に伸びる。] 図８ 図９
[0029] 図１０は、図８中の線１０−１０に沿って得られた、図８の回路デバイス８００の断面図１０００である。図１０００は、第１の層間絶縁層９５０、第２の層間絶縁層９５２、第１のキャップ層９５４、第３の層間絶縁層９５６、第２のキャップ層９５８、第３のキャップ層９６０、第４の層間絶縁層９６２および第５の層間絶縁層９６４を有する基板８０２を含んでいる。基板８０２には、第１の面９８０および第２の面９９０がある。基板８０２は、ボトム電極８０６、ＭＴＪスタック８０８およびセンター電極８１０があるＭＴＪストラクチャ８０４を含んでいる。基板８０２は、第１の面９８０で配置されパターン化された第１のワイヤトレース８３４を含んでいる。第１のワイヤトレース８３４は、第１のワイヤトレース８３４からセンター電極８１０まで伸びるトップビア８３６につながれる。基板８０２は、さらに第２の面９９０に第２のワイヤトレース８３０を含んでいる。第２のワイヤトレース８３０は、第２のワイヤトレース８３０からボトム電極８０６の一部まで伸びるボトムビア８３２につながれる。ＭＴＪスタック８０８は、第１の磁区８２６を運ぶ第１のサイドウォール８１６、第３の磁区８２２を運ぶ第３のサイドウォール８１２およびボトム磁区９７２を運ぶボトムウォール９７０を含んでいる。特にこの図では、磁区８２６、８２２および９７２は、図１０のページビューに垂直な方向（矢印の頭（“・”）によって示されるようなページから外部へ、または矢印の後部（“＊”）によって示されるようなページ内へ）に伸びる。] 図１０ 図８
[0030] 特定の実施形態では、ＭＴＪスタック８０８は４つまでのユニークなデータ値を格納するのに適している。第１のデータ値は、第１の磁区８２２によって表されてもよい。第２のデータ値は、第２の磁区８２４によって表されてもよい。第３のデータ値は、第３の磁区８２６によって表されてもよい。また、第４のデータ値は、ボトム磁区９７２によって表されてもよい。別の特定の実施形態では、第４のサイドウォールは第４の磁区を運ぶために含まれていてもよい。それは、第５のデータ値を表わしてもよい。]
[0031] 図１１は、マルチビットのような多数のデータ値を格納するのに適したディープトレンチ中の磁気トンネル接合（ＭＴＪ）セル１１０４を備えた基板１１０２を含むメモリ素子１１００の特定の実例となる実施形態の平面図である。磁気トンネル接合（ＭＴＪ）セル１１０４は、ボトム電極１１０６、ＭＴＪスタック１１０８およびセンター電極１１１０を含んでいる。ＭＴＪセル１１０４には、長さ（ａ）および幅（ｂ）がある。ここで、長さ（ａ）は、幅（ｂ）より大きい。基板１１０２は、センター電極１１１０につながれるトップビア１１３６を含み、ボトム電極１１０６につながれるボトムビア１１３２を含んでいる。基板１１０２は、さらにボトムビア１１３２につながれる第１のワイヤトレース１１３４、およびトップビア１１３６につながれる第２のワイヤトレース１１３０を含んでいる。基板１１０２は、プロセス開口１１３８を含んでいる。] 図１１
[0032] ＭＴＪスタック１１０８は、反強磁性層によってピンドされてもよく、固定方向を有する固定磁区を運ぶ固定（ピンド）磁性層、トンネル障壁層、および書き込み電流によって変更またはプログラムすることができる磁区を有する自由磁性層を含んでいる。特定の実施形態では、ＭＴＪスタック１１０８の固着磁性層は、１つ以上の層を含んでいてもよい。さらに、ＭＴＪスタック１１０８は、他の層を含んでいてもよい。ＭＴＪセル１１０４は、第１の磁区１１２２を運ぶ第１のサイドウォール１１１２、第２の磁区１１２４を運ぶ第２のサイドウォール１１１４および第３の磁区１１２６を運ぶ第３のサイドウォール１１１６を含んでいる。ＭＴＪセル１１０４は、さらに第４の磁区１２７２を運ぶためにボトムウォール１２７０を含んでいてもよい（図１２を参照）。第１、第２、第３および第４の磁区１１２２、１１２４、１１２６および１２７２は、独立している。特定の実施形態では、第１、第２、第３および第４の磁区１１２２、１１２４、１１２６および１２７２は、それぞれのデータ値を表すように構成される。一般に、磁区１１２２、１１２４、１１２６および１２７２の方向は、記憶されたデータ値によって決定される。例えば、「０」値は、第１の方向によって表され、一方、「１」値は、第２の方向によって表される。] 図１２
[0033] 図１２は、図１１中の線１２−１２に沿って得られた、図１１の回路デバイス１１００の断面図１２００である。図１２００は、第１の層間絶縁層１２５０、第２の層間絶縁層１２５２、第１のキャップ層１２５４、第３の層間絶縁層１２５６、第２のキャップ層１２５８、第３のキャップ層１２６０、第４の層間絶縁層１２６２および第５の層間絶縁層１２６４を有する基板１１０２を含んでいる。基板１１０２には、第１の面１２８０および第２の面１２９０がある。基板１１０２は、さらにＭＴＪスタック１１０８を含むＭＴＪストラクチャ１１０４を含んでいる。ボトム電極１１０６、ＭＴＪスタック１１０８およびトップ電極１１１０は、基板１１０２中のトレンチ内に配置される。トレンチは、深さ（ｄ）を持っている。この実例では、深さ（ｄ）は、サイドウォール１１１４の幅（ｂ）より大きい。] 図１１ 図１２
[0034] 基板１１０２は、第１の面１２８０で配置されパターン化された第２のワイヤトレース１１３０を含んでいる。第２のワイヤトレース１１３０は、第２のワイヤトレース１１３０からセンター電極１１１０まで伸びるトップビア１１３６につながれる。センター電極１１１０は、ＭＴＪスタック１１０８につながれる。基板１１０２は、さらに第２の面１２９０に配置された第１のワイヤトレース１１３４を含んでいる。第１のワイヤトレース１１３４は、第１のワイヤトレース１１３４からボトム電極１１０６の一部まで伸びるボトムビア１１３２につながれる。基板１１０２は、プロセス開口１１３８をさらに含んでいる。それは、ＭＴＪスタック１１０８の一部を選択的に除去し、プロセス開口１１３８内に層間絶縁材料を堆積し、その後、酸化ＣＭＰプロセス行うことにより、形成されてもよい。]
[0035] 特定の実施形態では、ＭＴＪスタック１１０８は、第２の磁区１１２４を運ぶ第２のサイドウォール１１１４を含んでいる。第２の磁区１１２４は、第２のデータ値を表すのに適している。ＭＴＪスタック１１０８は、さらに第４のデータ値を表すのに適しているボトム磁区１２７２を有するボトムウォール１２７０を含んでいる。特定の例では、データ値は、第２のワイヤトレース１１３０に電圧を加えることにより、および第１のワイヤトレース１１３４で電流を参照電流と比較することにより、ＭＴＪスタック１１０８から読み出すことができる。あるいは、データ値は、第１および第２のワイヤトレース１１３４および１１３０間に書き込み電流を適用することにより、ＭＴＪスタック１１０８に書き込まれてもよい。特定の実施形態では、図１１中で例証されたＭＴＪスタック１１０８の長さ（ａ）および幅（ｂ）は、トレンチ深さ未満（ｄ）である。また、第２のサイドウォール１１１４によって運ばれた磁区１１２４は、基板１１０２の第１の面１２８０に実質的に垂直な方向、および深さ（ｄ）の方向に伸びる。] 図１１
[0036] 図１３は、図１１中の線１３−１３に沿って得られた、図１１の回路デバイス１１００の断面図１３００である。図１３００は、第１の層間絶縁層１２５０、第２の層間絶縁層１２５２、第１のキャップ層１２５４、第３の層間絶縁層１２５６、第２のキャップ層１２５８、第３のキャップ層１２６０、第４の層間絶縁層１２６２および第５の層間絶縁層１２６４を有する基板１１０２を含んでいる。基板１１０２には、第１の面１２８０および第２の面１２９０がある。基板１１０２は、ボトム電極１１０６、ＭＴＪスタック１１０８およびセンター電極１１１０を有するＭＴＪストラクチャ１１０４を含んでいる。基板１１０２は、第２の面１２９０で配置されパターン化された第１のワイヤトレース１１３４を含んでいる。第１のワイヤトレース１１３４は、第１のワイヤトレース１１３４からボトム電極１１０６の一部まで伸びるボトムビア１１３２につながれる。基板１１０２は、さらに第１の面１２８０に第２のワイヤトレース１１３０を含んでいる。第２のワイヤトレース１１３０は、第２のワイヤトレース１１３０からセンター電極１１１０まで伸びるトップビア１１３６につながれる。] 図１１ 図１３
[0037] ＭＴＪスタック１１０８は、第１の磁区１１２６を運ぶ第１のサイドウォール１１１６、第３の磁区１１２２を運ぶ第３のサイドウォール１１１２およびボトム磁区１２７２を運ぶボトムウォール１２７０を含んでいる。特にこの図では、トレンチ深さ（ｄ）は、ＭＴＪスタック１１０８の長さ（ａ）および幅（ｂ）より大きい。また、第１および第３の磁区１１２２および１１２６は、第１の面１２８０に実質的に垂直な方向に伸びる。長さ（ａ）は、ＭＴＪスタック１１０８の幅（ｂ）より大きい。また、第４の磁区１１７２は、ページビューに実質的に垂直な方向（矢印の頭（“・”）によって示されるようにページから外部へ、または矢印の後部（“＊”）によって示されるようにページ内へ）に伸びる。
特定の実施形態では、ＭＴＪスタック１１０８は、４つまでのユニークなデータ値を格納するのに適している。第１のデータ値は、第１の磁区１１２２によって表されてもよい。第２のデータ値は、第２の磁区１１２４によって表されてもよい。第３のデータ値は、第３の磁区１１２６によって表されてもよい。また、第４のデータ値は、ボトム磁区１２７２によって表されてもよい。別の特定の実施形態では、第４のサイドウォールは、第４の磁区を運ぶために含まれていてもよい。それは、第５のデータ値を表わしてもよい。]
[0038] 図１４は、キャップ膜層の堆積後およびフォト／エッチング、フォトレジスト剥離、ビア充填およびビア化学的機械研磨（ＣＭＰ）プロセスの後の回路基板の断面図である。回路基板１４００は、第１の層間絶縁層１４０１、ワイヤトレース１４０３、第１の層間絶縁層１４０１の上に配置された第２の層間絶縁層１４０２、および層間絶縁層１４０２の上に配置されたキャップ膜層１４０４を含んでいる。特定の実施形態では、フォトレジスト層は、キャップ膜層１４０４上にフォトレジストを塗布することにより適用された。フォト−エッチングプロセスは、フォトレジスト層によって、キャップ層１４０４および層間絶縁層１４０２の中でパターンを定義するために適用された。フォトレジスト層は、開口またはキャップ膜層１４０４および層間絶縁層１４０２を通るビア１４０６を露出するためにエッチングした後に、剥離された。導体材料またはビア充填材料１４０８は、開口１４０６内に堆積され、ビアＣＭＰプロセスは、回路基板１４００を平坦化するために行われた。] 図１４
[0039] 図１５は、層間絶縁層の堆積、キャップ膜の堆積、トレンチフォト／エッチングプロセス、ボトム電極の堆積、磁気トンネル接合（ＭＴＪ）膜の堆積、トップ電極の堆積および逆のフォト／エッチングプロセスの後の図１４の回路基板の断面図である。回路基板１４００は、第１の層間絶縁層１４０１、ワイヤトレース１４０３、第２の層間絶縁層１４０２キャップ膜層１４０４およびビア充填材料１４０８を含んでいる。第３の層間絶縁層１５１０は、キャップ膜層１４０４上に堆積される。第２のキャップ膜層１５１２は、第３の層間絶縁層１５１０上に堆積される。トレンチ１５１４は、例えばトレンチフォト−エッチングおよび洗浄プロセスを行うことにより、キャップ膜層１５１２および第３の層間絶縁層１５１０内に規定される。磁気トンネル接合（ＭＴＪ）セル１５１６は、トレンチ１５１４内に堆積される。ＭＴＪセル１５１６は、ボトムビア充填材料１４０８につながれるボトム電極１５１８を含んでいる。ＭＴＪスタック１５２０は、ボトム電極１５１８につながれている。また、トップ電極１５２２は、ＭＴＪスタック１５２０につながれている。フォトレジスト層１５２４は、トップ電極１５２２上でパターン化される。トレンチ１５１４内にない余分材料を除去するために、逆のフォト−エッチングプロセスは、フォトレジスト膜１５２４、トップ電極１５２２、ＭＴＪスタック１５２０およびボトム電極１５１８に適用される。] 図１４ 図１５
[0040] この特定の例では、トレンチ１５１４は、トレンチ深さ（ｄ）を有するために規定される。ボトム電極１５１８の厚さは、相対的なＭＴＪセル深さ（ｃ）を規定した。特定の例では、ＭＴＪセル深さ（ｃ）は、ボトム電極１５１８の厚さを引いたトレンチ深さ（ｄ）とほぼ等しい。]
[0041] 一般に、トレンチ１５１４内のＭＴＪセル１５１６を作り上げることによって、トレンチ１５１４の寸法は、ＭＴＪセル１５１６の寸法を規定する。さらに、トレンチ１５１４がＭＴＪセル１５１６の寸法を規定するので、ＭＴＪセル１５１６は、ＭＴＪセル１５１６上でクリティカルおよび高価なフォト−エッチングプロセスを行わずに、形成することができる。そのため、酸化、コーナーラウンディングおよびＭＴＪセル１５１６に関する他の膜減り関連の問題を減少する。]
[0042] 図１６は、逆のフォトレジスト剥離およびキャップ膜層で止めるためのＭＴＪＣＭＰ処理の後の図１５の回路基板の断面図である。回路基板１４００は、第１の層間絶縁層１４０１、ワイヤトレース１４０３、第２の層間絶縁層１４０２および第１のキャップ層１４０４を含んでいる。図１６００は、第２の層間絶縁層１５１０、第２のキャップ層１５１２およびＭＴＪストラクチャ１５１６を含んでいる。ＭＴＪストラクチャ１５１６は、ＭＴＪセル深さ（ｄ）を持っており、トレンチ深さ（ｄ）を持っているトレンチ１５１４内に形成される。ＭＴＪストラクチャ１５１６は、ビア充填材料１４０８につなげられるボトム電極１５１８、ＭＴＪスタック１５２０およびトップ電極１５２２を含んでいる。フォトレジスト剥離プロセスは、適用される。また、ＭＴＪ化学的機械研磨（ＣＭＰ）プロセスは、実質的に平面１６３０を作り出すために、ＭＴＪストラクチャ１５１６の部分を除去するために適用される。ＣＭＰプロセスは、第２のキャップ膜層１５１２で止められる。] 図１５ 図１６
[0043] 図１７は、フォトレジスト上で塗布した後およびプロセス開口を提供するＭＴＪスタックのサイドウォールを除去するためのフォト−エッチングの後の、図１６中の線１７−１７に沿って得られた、図１６の回路基板の断面図である。回路基板１４００は、第１の層間絶縁層１４０１、ワイヤトレース１４０３、第２の層間絶縁層１４０２、第１のキャップ膜層１４０４およびビア充填材料１４０８を含んでいる。第３の層間絶縁層１５１０および第２のキャップ層１５１２は、第２のキャップ層１４０４上に堆積される。トレンチ１５１４は、第２のキャップ層１５１２および第２の層間絶縁層１５１０内に規定される。ボトム電極１５１８、ＭＴＪスタック１５２０およびトップ電極１５２２は、トレンチ１５１４内に形成される。化学的機械研磨（ＣＭＰ）プロセスは、実質的に平面１６３０を作り出すために適用される。フォトレジスト膜は塗布される。また、プロセスパターン開口部１７５２は、フォト−エッチングプロセスを使用して規定される。フォト−エッチングプロセスは、ＭＴＪセル１５１６からサイドウォールを除去し、（平面図から）実質的にｕ形状のＭＴＪセル１５１６になる。] 図１６ 図１７
[0044] 図１８は、プロセス開口１７５２内に層間絶縁材料を堆積した後、化学的機械研磨（ＣＭＰ）プロセスを行なった後、および第３のキャッピング層１７４４を堆積した後の、図１７中の例証された回路基板１４００の断面図１８００である。回路基板１４００は、第１の層間絶縁層１４０１、ワイヤトレース１４０３、第２の層間絶縁層１４０２、第１のキャップ膜層１４０４およびビア充填材料１４０８を含んでいる。第３の層間絶縁層１５１０および第２のキャップ層１５１２は、第１のキャップ膜層１４０４上に堆積される。トレンチ１５１４は、第２のキャップ層１５１２および第２の層間絶縁層１５１０内に形成される。ボトム電極１５１８、ＭＴＪスタック１５２０およびトップ電極１５２２は、トレンチ１５１４内に形成される。化学的機械研磨（ＣＭＰ）プロセスは、実質的に平面１６３０に回復するために適用される。プロセス開口１７５２は、フォト−エッチングプロセスを使用して規定される。フォト−エッチングプロセスは、ＭＴＪセル１５１６からサイドウォールを除去し、（平面図から）実質的にｕ形状のＭＴＪセル１５１６になる。プロセス開口１７５２は、層間絶縁材料１８４８で満たされる。ＣＭＰプロセスは、実質的に平面１６３０を回復するために行われる。また、第３のキャップ層１７４４は、実質的に平面１６３０上に堆積される。] 図１７ 図１８
[0045] 図１９は、他の回路につながれてもよい回路基板１４００の断面図１９００である。回路基板１４００は、第１の層間絶縁層１４０１、ワイヤトレース１４０３、第２の層間絶縁層１４０２、第１のキャップ膜層１４０４およびビア充填材料１４０８を含んでいる。第３の層間絶縁層１５１０および第２のキャップ層１５１２は、第１のキャップ膜層１４０４上に堆積される。トレンチ１５１４は、第２のキャップ層１５１２および第２の層間絶縁層１５１０内に形成される。ボトム電極１５１８、ＭＴＪスタック１５２０およびトップ電極１５２２は、トレンチ１５１４内に形成される。化学的機械研磨（ＣＭＰ）プロセスは、実質的に平面１６３０を回復するために適用される。第３のキャップ層１７４４および第４の層間絶縁層１７４６が堆積される。フォト−エッチングプロセスは、第４の層間絶縁層１７４６および第３のキャップ層１７４４を通るビア１９６０を規定するために適用される。ビア１９６０は、導体材料で満たされる。ビア化学的機械研磨プロセスが適用される。金属ワイヤトレース１９６２は、第４の層間絶縁層１７４６上に堆積されてパターン化される。また、第５の層間絶縁層１９４８が堆積される。ダマシンプロセスが使用される場合、ビアおよび金属ワイヤは、第５の層間絶縁層１９４８および第４の層間絶縁層１７４６内でトレンチパターニング、銅めっきおよび銅ＣＭＰを組み合わせることができる。特定の実施形態では、別の化学的機械研磨プロセスは、回路デバイスを平坦化するために行われてもよい。このステージでは、ワイヤトレース１４０３およびワイヤトレース１９６２は、他の回路につながれてもよい。また、ＭＴＪセル１５１６は、１つ以上のデータ値を格納するために使用されてもよい。] 図１９
[0046] 図２０は、磁気トンネル接合（ＭＴＪ）セルを形成する方法の特定の実例となる実施形態の流れ図である。２００２で、キャップ膜は、基板の層間絶縁層上に堆積される。２００４に進んで、ビアは、フォト−エッチングプロセス、フォト−レジスト剥離プロセスおよび洗浄プロセスを使用して規定される。２００６に続いて、ビアまたは開口は、導体材料で充填される。ビア化学的機械研磨（ＣＭＰ）プロセスは、余分導体材料を除去するために基板上で行われる。２００８に移って、層間絶縁層（ＩＤＬ）およびキャップ膜層が堆積される。２０１０へ続いて、トレンチは、フォト−エッチング、フォトレジスト剥離および洗浄によって規定される。] 図２０
[0047] ２０１２に進んで、ボトム電極が堆積される。２０１４へ続いて、多数の磁気トンネル接合（ＭＴＪ）膜層は、磁気トンネル接合（ＭＴＪ）スタックを形成するために、磁気膜とトンネル障壁層を含めて堆積される。２０１６へ続いて、トップ電極は、ＭＴＪセルを形成するために、ＭＴＪスタック上に堆積される。２０１８に向かって進んで、逆のトレンチフォト−エッチングプロセスは、トレンチ上に直接ない余分材料を除去するために行われる。２０２０で、フォトレジストは、剥離される。また、ＭＴＪ化学的機械研磨（ＣＭＰ）プロセスは、余分材料を除去するために行われ、キャップ膜層で止まる。２０２２に進んで、ＭＴＪスタックは、ＭＴＪスタックの１つのサイドウォールを除去するために、フォト−エッチングされる。特定の実施形態の中で、ＭＴＪスタックのフォト−エッチングは、プロセスウインドウまたは開口を規定する。方法は、２０２４に進む。]
[0048] 図２１に変わる。２０２４で、方法は、２１２６に進む。フォトレジストが剥離される。層間絶縁層が堆積される。酸化物化学的機械研磨（ＣＭＰ）プロセスが行われる。キャップ膜層が堆積される。２１２８まで移り、磁気アニールプロセスは、（浅いトレンチ用の）水平のＸおよびＹ方向または（ディープトレンチ用の）水平のＸ方向および垂直のＺ方向に、固定磁性層をアニールするために、ＭＴＪスタック上で行われる。２１３０まで進み、層間絶縁層およびキャップ膜層が堆積される。２１３２に続いて、ビアは、フォト−エッチングされ充填され、ビア化学的機械研磨（ＣＭＰ）プロセスが行われる。２１３４に向かって前進して、金属ワイヤは、金属層を堆積するおよびワイヤトレースを形成するための層をフォト−エッチングすることにより、または、トレンチを形成する、フォト−エッチングする、めっきするおよび化学的機械研磨（ＣＭＰ）プロセスを行うことにより、定義される。ダマシンプロセスが使用される場合、２１３２のビアプロセスおよび２１３４の金属ワイヤプロセスは、トレンチフォト−エッチング定義、フォトレジスト剥離、銅めっきおよび銅ＣＭＰプロセスとして組み合わせることができる。方法は、２１３６で終了する。] 図２１
[0049] 図２２は、磁気トンネル接合（ＭＴＪ）ストラクチャを形成する方法の第２の特定の実施形態の流れ図である。方法は、一般に、基板内にトレンチを形成することと、トレンチ内にＭＴＪストラクチャを堆積することと、ＭＴＪストラクチャ上でフォト−エッチングプロセスを行わずにＭＴＪストラクチャを平坦化することと、を含んでいる。２２０２で、キャップ膜は、基板の層間絶縁層上に堆積される。２２０４に進んで、ビアは、キャップ膜および層間絶縁層上で、フォト−エッチングプロセス、フォトレジスト剥離プロセスおよび洗浄プロセスを使用して、定義される。２２０６へ続いて、導体材料は、ビア内に堆積される。化学的機械研磨（ＣＭＰ）プロセスは、基板を平坦化するために行われる。２２０８まで移り、ＩＬＤ膜層およびキャップ膜層は、堆積されてもよい。２２１０へ続いて、トレンチは、基板内に規定される。トレンチは、ＭＴＪストラクチャ上でフォト−エッチングプロセスを行わずに、ＭＴＪストラクチャを決定する寸法を有している。] 図２２
[0050] ２２１２に移って、基板内にトレンチを形成した後、磁気トンネル接合（ＭＴＪ）ストラクチャは、トレンチ内に堆積される。ＭＴＪストラクチャは、ボトム電極、固定層、トンネル障壁層、自由層およびトップ電極を含んでいる。ＭＴＪストラクチャは、さらにボトム電極と固定層との間に反強磁性層を含んでいてもよい。例えば、シード層、バッファ層、スペーサ層または他の層の追加層も、適用されてもよい。]
[0051] ２２１４に向かって進み、逆のトレンチフォト−エッチングプロセスは、トレンチ上に直接ない材料を除去するために適用されてもよい。２２１６まで移って、ＭＴＪストラクチャは、ＭＴＪストラクチャ上でフォト−エッチングプロセスを行わずに平坦化される。例えば、クリティカルな／高価なフォト−エッチングプロセスは、ＭＴＪストラクチャ上で行われない。ＭＴＪストラクチャを平坦化することは、余分材料を除去するためにＣＭＰプロセスを行うことを含んでもよい。堆積された材料は、実質的に平面を定義するために基板から除去されてもよい。]
[0052] ２２１８へ続いて、磁気アニーリングプロセスは、固定層によって運ばれた磁界の方向を定義するために行われてもよい。磁気アニーリングプロセスは、三次元（３Ｄ）アニーリングプロセスでもよい。書き込み電流によって自由層を変更可能にする間、ＭＴＪ層のすべては、磁気アニーリングプロセスおよび固定層のピニングによって、アニールされてもよい。方法は、２２２０で終了する。]
[0053] 図２３は、磁気トンネル接合（ＭＴＪ）ストラクチャを形成する方法の第３の特定の実施形態の流れ図である。２３０２で、トレンチは、基板内に規定される。基板は、層間絶縁層およびキャップ膜層を含んでいてもよい。２３０４−２３１４へ続いて、ＭＴＪストラクチャは、トレンチ内に堆積される。ＭＴＪストラクチャを堆積することは、２３０４で、トレンチ内にボトム電極を堆積することと、２３０６で、ボトム電極上に反強磁性層を堆積することと、２３０８で、反強磁性層上に第１の磁性層を堆積することと、２３１０で、例えばＭｇＯまたはＡｌＯのような、トンネル障壁を形成するために酸化金属材料を堆積することと、２３１２で、トンネル障壁上に第２の磁性層を堆積することと、２３１４で、第２の磁性層上にトップ電極を堆積することと、を含んでいてもよい。] 図２３
[0054] ２３１６に移って、トレンチ上に直接ない余分材料は、低解像度のフォト−エッチングプロセスを使用して除去される。２３１８に進んで、ＭＴＪストラクチャおよび基板は、平坦化される。ＭＴＪストラクチャおよび基板を平坦化することは、ＭＴＪストラクチャから余分材料を取り除くために化学的機械研磨（ＣＭＰ）プロセスを行い、キャップ膜層で止めることを含んでいてもよい。ＣＭＰプロセスは、ＭＴＪストラクチャ上でフォト−エッチングプロセスを行わずに行われてもよい。例えば、クリティカルな／高価なフォト−エッチングは、ＭＴＪストラクチャ上で行われなくてもよい。]
[0055] ２３２０へ続いて、磁気アニーリングプロセスは、磁界の方向を固定するために、固定層を含む選択層上で行われる。磁気アニーリングプロセスは、三次元（３Ｄ）アニーリングプロセスでもよい。書き込み電流によって自由層が変更可能である間、多数のＭＴＪ層は、磁気アニーリングプロセスおよび固定層のピニングによってアニールされてもよい。２３２２に移って、ＭＴＪストラクチャへの少なくとも２つの電気的接続は、形成される。方法は、２３２４で終了する。]
[0056] 図２４は、磁気トンネル接合（ＭＴＪ）ストラクチャを形成する方法の第４の特定の実施形態の流れ図である。２４０２で、トレンチは、基板内に規定される。基板は、層間絶縁層およびキャップ膜層を有する半導体材料を含む。ここで、トレンチは、キャップ膜層を通って層間絶縁層へ伸びる。トレンチは、ＭＴＪストラクチャの形状を規定してもよい。トレンチは、実質的に楕円形、実質的に矩形形状あるいは代替形を有してもよい。２４０４へ続いて、ボトム電極は、トレンチ内に堆積される。２４０６まで移って、ＭＴＪストラクチャは、ボトム電極上に堆積される。ＭＴＪストラクチャは、第１の強磁性層、トンネル障壁層および第２の強磁性層を含む。ＭＴＪストラクチャは、ボトム電極と第１の強磁性層との間に反強磁性層のような他の層を含んでいてもよい。２４０８に移って、トップ電極は、ＭＴＪストラクチャ上に堆積される。] 図２４
[0057] ２４１０に続いて、逆のトレンチフォト−エッチングプロセスおよび平坦化プロセスは、実質的に平面を作り出すために、ＭＴＪストラクチャおよび基板上で行われる。平坦化プロセスを行うことは、ＭＴＪストラクチャおよび基板上で化学的機械研磨（ＣＭＰ）プロセスを行うことを含んでいてもよい。ＭＴＪストラクチャは、ＭＴＪストラクチャ上でクリティカルまたは高価かもしれないフォト−エッチングプロセスを行わずに、このように形成されてもよい。方法は、２４１２で終了する。]
[0058] 図２５は、複数のＭＴＪセルを有するメモリデバイスを含む、代表的なワイヤレス通信デバイス２５００のブロック図である。通信デバイス２５００は、ＭＴＪセルのメモリアレイ２５３２、およびＭＴＪセルアレイを含む磁気ランダムアクセスメモリ（ＭＲＡＭ）２５６６を含んでいる。それは、デジタル信号プロセッサ（ＤＳＰ）２５１０のようなプロセッサにつながれる。通信デバイス２５００は、さらにＤＳＰ２５１０につながれるＭＴＪセルのキャッシュメモリデバイス２５６４を含んでいる。ＭＴＪセルのキャッシュメモリデバイス２５６４、ＭＴＪセルのメモリアレイ２５３２、および多数のＭＴＪセルを含むＭＲＡＭデバイス２５６６は、図３−２４に関して記述されるような、プロセスによって形成されたＭＴＪセルを含んでいてもよい。
図２５は、さらにデジタル信号プロセッサ２５１０およびディスプレイ２５２８につながれるディスプレイコントローラ２５２６を示す。コーダ／デコーダ（ＣＯＤＥＣ）２５３４もデジタル信号プロセッサ２５１０につなぐことができる。スピーカ２５３６およびマイクロホン２５３８は、ＣＯＤＥＣ２５３４につなぐことができる。] 図２５ 図３
[0059] 図２５は、ワイヤレスコントローラ２５４０をデジタル信号プロセッサ２５１０およびワイヤレスアンテナ２５４２につなぐことができることをさらに示す。特定の実施形態では、入力デバイス２５３０および電源２５４４は、オンチップ・システム２５２２につながれる。さらに、図２５の中で例証されるように、特定の実施形態では、ディスプレイ２５２８、入力デバイス２５３０、スピーカ２５３６、マイクロホン２５３８、ワイヤレスアンテナ２５４２および電源２５４４は、オンチップ・システム２５２２の外部にある。しかしながら、各々は、インターフェースまたはコントローラのようなオンチップ・システム２５２２のコンポーネントにつなぐことができる。] 図２５
[0060] 当業者は、電子ハードウェア、コンピュータソフトウェアまたは両方のコンビネーションとして、ここに開示された実施形態に関して記述された、様々な実例となる論理ブロック、コンフィギュレーション、モジュール、回路、およびアルゴリズムステップがインプリメントされてもよいことをさらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を例証するために、様々な実例となるコンポーネント、ブロック、コンフィギュレーション、モジュール、回路およびステップは、それらの機能性の点から一般に上記であると説明された。総合体系に課された特定のアプリケーションおよび設計制約に依存したハードウェアまたはソフトウェアとして、そのような機能であろうとなかろうとインプリメントされる。熟練した職人は、各特定のアプリケーションの方法を変える際に記述された機能をインプリメントしてもよい。しかし、そのようなインプリメンテーション決定は、本開示の範囲から逸脱するとは解釈されるべきでない。]
[0061] 開示された実施形態の前の記述は、開示された実施形態をどんな当業者も作るか使用することを可能にするために提供される。これらの実施形態の様々な変更は、当業者に容易に明白になる。また、ここに定義された一般的な法則は、開示の精神または範囲から外れずに、他の実施形態に適用されてもよい。したがって、本開示は、ここに開示された実施形態に限定されたようには意図されず、次の請求項によって定義されるような法則と新しい特徴と一致して、可能な限り広い範囲を与えられることになっている。]
[0062] 当業者は、電子ハードウェア、コンピュータソフトウェアまたは両方のコンビネーションとして、ここに開示された実施形態に関して記述された、様々な実例となる論理ブロック、コンフィギュレーション、モジュール、回路、およびアルゴリズムステップがインプリメントされてもよいことをさらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を例証するために、様々な実例となるコンポーネント、ブロック、コンフィギュレーション、モジュール、回路およびステップは、それらの機能性の点から一般に上記であると説明された。総合体系に課された特定のアプリケーションおよび設計制約に依存したハードウェアまたはソフトウェアとして、そのような機能であろうとなかろうとインプリメントされる。熟練した職人は、各特定のアプリケーションの方法を変える際に記述された機能をインプリメントしてもよい。しかし、そのようなインプリメンテーション決定は、本開示の範囲から逸脱するとは解釈されるべきでない。]
[0063] ここに開示された実施形態に関して記述された方法またはアルゴリズムのステップは、プロセッサによって実行されたハードウェア、ソフトウェアモジュール、または２つのコンビネーションで直接具体化されてもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＰＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭまたは技術中で既知の記憶メディアの他の形式で存在してもよい。典型的な記憶メディアは、プロセッサにつながれる。そのようなプロセッサは、記憶メディアから情報を読み出し、そして、情報を書き込むことができる。代案では、記憶メディアは、プロセッサに不可欠かもしれない。プロセッサと記憶メディアは、ＡＳＩＣに存在してもよい。ＡＳＩＣは、コンピュータデバイスまたはユーザ端末に存在してもよい。代案では、プロセッサと記憶メディアは、コンピュータデバイスまたはユーザ端末中の個別部品として存在してもよい。]
[0064] 開示された実施形態の前の記述は、開示された実施形態をどんな当業者も作るか使用することを可能にするために提供される。これらの実施形態の様々な変更は、当業者に容易に明白になる。また、ここに定義された一般的な法則は、開示の精神または範囲から外れずに、他の実施形態に適用されてもよい。したがって、本開示は、ここに開示された実施形態に限定されたようには意図されず、次の請求項によって定義されるような法則と新しい特徴と一致して、可能な限り広い範囲を与えられることになっている。]

权利要求:

請求項1
基板内にトレンチを形成することと、前記トレンチ内に磁気トンネル接合（ＭＴＪ）ストラクチャを堆積することと、前記ＭＴＪストラクチャは、ボトム電極、固定層、トンネル障壁層、自由層およびトップ電極を含む、前記ＭＴＪストラクチャ上でフォト−エッチングプロセスを行わずに、前記ＭＴＪストラクチャを平坦化することと、を具備する磁気トンネル接合デバイスを形成する方法。
請求項2
前記ＭＴＪストラクチャを平坦化することは、余分材料を除去するために、化学的機械研磨（ＣＭＰ）プロセスを行うことを具備する、請求項１の方法。
請求項3
前記トレンチ上に直接ない材料を除去するために、逆のフォト−エッチングプロセスを適用することをさらに具備する、請求項１の方法。
請求項4
前記ＭＴＪストラクチャを平坦化することは、実質的に平面を規定するために、前記基板から堆積された材料を除去することを具備する、請求項１の方法。
請求項5
前記ＭＴＪストラクチャは、ＭＴＪフォト−エッチングプロセスを使用せずに形成される、請求項１の方法。
請求項6
前記固定層によって運ばれた磁界の方向を定義するために、磁気アニーリングプロセスを行うことをさらに具備する、請求項１の方法。
請求項7
前記トレンチを形成することは、前記基板の層間絶縁層上にキャップ膜層を堆積することと、ビアを規定するために、前記キャップ膜層および前記層間絶縁層上でフォト−エッチング／フォトレジスト剥離プロセスを行うことと、前記ビア内に導体材料を堆積することと、前記基板を平坦化するために、化学的機械研磨（ＣＭＰ）プロセスを行うことと、キャップ膜層を堆積することと、前記基板に前記トレンチを規定することと、前記トレンチは、前記ＭＴＪストラクチャ上でフォト−エッチングプロセスを行わずに、前記ＭＴＪストラクチャを決定する寸法を有している、を具備する、請求項１の方法。
請求項8
基板内にトレンチを規定することと、前記トレンチ内に磁気トンネル接合（ＭＴＪ）ストラクチャを堆積することと、低解像度のフォト−エッチングプロセスを使用して、前記トレンチ上に直接ない余分材料を除去することと、前記ＭＴＪストラクチャおよび前記基板を平坦化することと、磁気トンネル接合デバイスを形成する方法。
請求項9
前記ＭＴＪストラクチャを堆積することは、前記トレンチ内にボトム電極を堆積することと、前記トレンチ内の前記ボトム電極上に反磁性層を堆積することと、前記反強磁性層上に第１の磁性層を堆積することと、トンネル障壁を形成するために、酸化金属材料を堆積することと、前記トンネル障壁上に第２の磁性層を堆積することと、前記第２の磁性層上にトップ電極を堆積することと、を具備する、請求項８の方法。
請求項10
磁界の方向を固定するために、固定層を具備する選択層上で磁気アニーリングプロセスを行うことをさらに具備する、請求項８の方法。
請求項11
前記ＭＴＪストラクチャへの少なくとも２つの電気的接続を形成することをさらに具備する、請求項８の方法。
請求項12
前記ＭＴＪストラクチャおよび前記基板を平坦化することは、前記ＭＴＪストラクチャ上でフォト−エッチングプロセスを行うことなく、化学的機械研磨（ＣＭＰ）プロセスを行うことを具備する、請求項８の方法。
請求項13
前記基板は、層間絶縁層およびキャップ膜層を具備する、請求項８の方法。
請求項14
前記ＭＴＪストラクチャおよび前記基板を平坦化することは、前記ＭＴＪストラクチャから余分材料を除去するために、化学的機械研磨（ＣＭＰ）プロセスを行うことと、前記キャップ膜層で止めることと、を具備する、請求項１３の方法。
請求項15
基板内にトレンチを規定することと、前記基板は、層間絶縁層およびキャップ膜層を有する半導体材料を具備する、前記トレンチは、前記キャップ膜層を通って前記層間絶縁層へ伸びる、前記トレンチ内にボトム電極を堆積することと、前記ボトム電極上にＭＴＪストラクチャを堆積することと、前記ＭＴＪストラクチャは、第１の強磁性層、トンネル障壁層および第２の強磁性層を含む、前記ＭＴＪストラクチャ上にトップ電極を堆積することと、実質的に平面を作り出すために、前記ＭＴＪストラクチャおよび前記基板上で逆のトレンチフォト−エッチングプロセスおよび平坦化プロセスを行うことと、を具備する磁気トンネル接合デバイスを形成する方法。
請求項16
前記ＭＴＪストラクチャは、前記ＭＴＪストラクチャ上でフォト−エッチングプロセスを行わずに形成される、請求項１５の方法。
請求項17
前記平坦化プロセスを行うことは、前記ＭＴＪストラクチャおよび前記基板上で化学的機械研磨（ＣＭＰ）プロセスを行うことを具備する、請求項１５の方法。
請求項18
前記トレンチは、前記ＭＴＪストラクチャの形状を定義する、請求項１５の方法。
請求項19
前記トレンチは、実質的に楕円形を有している、請求項１８の方法。
請求項20
前記トレンチは、実質的に矩形形状を有している、請求項１８の方法。