![]() 複数テストサイトでテストリソースを共有する方法、自動試験装置、テスト対象デバイスを設置及び撤去するハンドラ、及びテストシステム
专利摘要:
複数のテストサイト(102〜108)でテストリソース(112)を共有する方法であって、該方法は、複数のテストサイト(102〜108)で時間をオフセットしつつ各テストフローを実行し、前記各テストフロー(116〜122)はテストフロー(116〜122)内の所定の位置(116b〜122b)でテストリソース112にアクセスする。 公开号:JP2011511279A 申请号:JP2010544584 申请日:2008-09-18 公开日:2011-04-07 发明作者:ヨーヘン リフォイル;マルクス ロッタッカー 申请人:ヴェリジー(シンガポール) プライベート リミテッドVerigy(Singapore)Pte.Ltd.; IPC主号:G01R31-28
专利说明:
[0001] 本発明の実施形態は、複数のデバイスをテストする複数のテストサイトでテストリソースを共有する方法と、自動試験装置と、自動試験装置の複数のテストサイトでテスト対象デバイスを設置及び撤去するハンドラと、複数のデバイスをテストするシステムに関する。] 背景技術 [0002] メモリ素子や集積回路(IC)等のコンポーネントにはテストが必要である。テストの時にはそれらのテスト対象デバイス(DUT)を様々な刺激信号に晒し、デバイスからの応答を測定及び処理し、それを期待応答と比較する。かかるテストは自動試験装置(ATE)で実施することができる。自動試験装置は通常、デバイス用のテストプログラム又はテストフローに従ってかかるタスクを実行する。] [0003] 上記のような自動試験装置としては、例えばVerigyV93000シリーズやVerigyV5000シリーズが挙げられる。前者はシステム・オン・ア・チップと、システム・オン・ア・パッケージと、高速メモリデバイスをテストするプラットフォームである。後者は、フラッシュメモリ等のメモリデバイスとマルチチップパッケージをウェハソートと最終テストでテストする。] 発明が解決しようとする課題 [0004] かかる自動試験装置にテスト対象デバイスを受け付けるサイトが複数ある場合は、複数のデバイスを同時にテストできる。かかる自動試験装置は、把持機構を有するデバイスハンドラを備えることがある。このデバイスハンドラはテストする対象の複数のデバイスを一斉にテストサイトに配置し、テスト完了後にテストサイトからデバイスを除去する。自動試験装置にはデバイスをテストするためのリソースがあり、多サイトテストの場合は全てのサイトからATEリソースにアクセスできるようにしなければならない。自動試験装置には、サイトごとに用意されるリソースのほかに、RF測定のためのRFリソース等の高価なリソースもあるが、それが使われるのは、テストサイトで実行されるテストプログラム、すなわちテストフローの中のごく短時間に過ぎない。そのような特定リソース、例えばRF測定を実行するリソースを、自動試験装置のテストサイトごとに設ける従来の手法は非常に高価である。代替的に、単一のリソースを自動試験装置に設け、テストサイトで実行される共通のテストフローでリソースを多重化することもできる。しかしこの場合はテスト時間オーバーヘッドが増加する。テストフローすなわちテストプログラムを修正し、それぞれのテストサイトでテストフローを一斉に実行しつつ特定リソースにアクセスするテストフロー部分が重複しないようにする循環型のテストフローを作ることもできるが、この場合はサイトごとに異なるテストフローを開発する必要があり、テストの準備が複雑になる。] 課題を解決するための手段 [0005] 本発明の目的は、複数のテストサイトを有する自動試験装置の中で特定リソースを提供する、改良された手法を提供し、自動試験装置の実装コストを抑え、テスト時間オーバーヘッドとテストフローの複雑さを回避することである。] [0006] かかる目的は、請求項1に記載の方法と、請求項9に記載の自動試験装置と、請求項13に記載のハンドラと、請求項17に記載のシステムとによって達成される。] [0007] 本発明の実施形態は複数のテストサイトでテストリソースを共有する方法を提供するものであって、同方法は、複数のテストサイトで時間をオフセットしつつテストフローを実行することを含み、テストフローは、テストフロー内の所定の位置でテストリソースにアクセスする。] [0008] 本発明の実施形態は自動試験装置を提供するものであって、同自動試験装置は、テストする対象のデバイスを受け付けるように各々構成された複数のテストサイトと、テストサイトのいずれか1つに選択的に接続されるように構成された特定テストリソースと、テストサイトで時間をオフセットしつつテストフローの実行を開始するように構成されたテスタと、を備え、テストフローは、特定テストリソースにアクセスする部分を備え、時間のオフセットは、テストフローの中で特定テストリソースにアクセスする部分が重複しないように選択され、テスタは、特定テストリソースにアクセスする部分が現在実行中のテストサイトへ特定テストリソースを接続するように構成される。] [0009] 本発明の実施形態は、自動試験装置の複数のテストサイトでテストする対象のデバイスを設置及び撤去するハンドラを提供するものであって、同ハンドラは、テストする対象のデバイスを自動試験装置のテストサイトに設置するように構成され、テスト済みデバイスをテストサイトから撤去するように構成された機構と、時間をオフセットしてデバイスを設置するため機構を制御するように構成された制御部と、を備える。] [0010] 本発明の実施形態は、複数のデバイスをテストするテストシステムを提供するものであって、同システムは、本発明の実施形態による自動試験装置と、本発明の実施形態によるハンドラと、を備える。] 図面の簡単な説明 [0011] リソース多重化により特定テストリソースを共有する第1の従来の方法を示す概略図である。 循環型テストフローを用いて特定テストリソースを共有する第2の従来の方法を示す概略図である。 本発明の実施形態によるテストシステムのブロック図である。 本発明の実施形態によるパイプライン型テストフローによりテストリソースを共有する方法を示す概略図である。] 実施例 [0012] 添付の図面を参照して本発明の実施形態を説明する。] [0013] 図1は従来の手法を示す概略図であり、同図に示す自動試験装置100を使用して複数のデバイスをテストする。] 図1 [0014] 自動試験装置100は複数のテストサイト102、104、106、及び108を備える。図1には4つのテストサイトを有する自動試験装置が示されていることに留意されたい。更に、テストする対象のデバイスをそれぞれのテストサイト102乃至108に設置110aし、テストしたデバイスをそれぞれのテストサイト102乃至108から撤去110bする、ハンドリング機構110が設けてある。] 図1 [0015] 自動試験装置は特定のリソースを備える。例えば、テストサイト102乃至108に保持されたデバイスでRF測定を行うため、RFリソースを備える。更に、テストサイト102乃至108に向けてリソース112を選択的に切り替えるマルチプレクサ114が設けてある。自動試験装置100のテストサイト102乃至108にはテストフロー116乃至122が記憶されている。これらのテストフローは同じである場合と異なる場合とがある。それぞれのテストフローは第1の部分118a乃至122aと第2の部分118b乃至122bとを備える。テストフロー116乃至122の第1の部分116a乃至122aは、テストリソースを用いてテストサイト102乃至108に用意されたテスト対象デバイスでテストを行うが、サイト102乃至108ごとにテストリソースがあるため、テスト部分116a乃至122aは同時に実施できる。テストフロー116乃至122の第2の部分116b乃至122bは、特定のテストリソース112にアクセスする。例えばテストサイトに用意されたデバイスに対しRFテストを実行するリソースにアクセスする。自動試験装置100には1つのテストリソース112しかないため、テストフロー116乃至122の第2の部分116b乃至122bは同時に実行できない。むしろ、テストフロー116乃至122のこの部分116b乃至122bは、テストリソース112に順次アクセスする。テストリソース112はマルチプレクサ114によってテストサイト102乃至108のいずれか1つに接続される。具体的には、テストフロー116乃至122の第2の部分が現在実行中のテストサイトに接続される。] [0016] より具体的には、時間t1にはハンドラ110がテストする対象のデバイスをテストサイト102乃至108に設置し、自動試験装置100は、テストフロー、すなわちテストプログラム116乃至122の第1の部分116a乃至122aを時間t2まで実行する。t1乃至t2の期間中は上記のようにデバイスのテストが並行して行われ、テストフローはそれぞれのテストサイト102乃至108に用意されたリソースにアクセスする。時間t2に並行テストが完了したら、全てのテストサイト102乃至108に対し1度だけ提供される特定リソース112に対しアクセスが行われる。期間t2乃至t3中はサイト102の第1のプログラムフロー116が第2の部分116bを実行する。その際、特定リソース112はマルチプレクサ114を通じてサイト102に接続される。サイト102では、RFリソース112にアクセスするテストフロー部分が現在実行中である。時間t3には第1のサイト102でのテストが完了し、第2のサイトではテストフロー118の第2の部分118bが実行される。その際、リソース112がマルチプレクサ114を通じて第2のサイト104に接続されることにより、第2の部分118bはリソース112にアクセスできるようになる。同様に、時間t4乃至t5と時間t5乃至t6にはテストフロー120及び122の第2の部分120b及び122bがテストサイト106及び108で実行される。] [0017] 図1ではテストリソース112が1つのみの例を示しているが、例えば2つの特定テストリソース112を設け、4つのテストサイトの内2つのテストサイトで共有することもできることに留意されたい。] 図1 [0018] 5つ以上のテストサイトを設けることもできる。テストフローを若干変えることもできる。例えば、特定リソース112にアクセスする部分116b乃至122bをテストの冒頭やテストフローの中間に設けることもできる。] [0019] 時間t6にはサイト102乃至108に配置されたデバイスが全てテストされ、テスト済みのデバイスを図1のシステムから撤去110bするためハンドラ110が再び作動する。そしてプロセスは繰り返される。すなわち、テストする対象の新たなデバイスが空になったサイト102乃至108へ設置され、上記のようにテストフローが実行される。図1で説明した手法では、テスタのサイトごとに特定テストリソース112を用意するコストを削減できるが、コストが削減される代わりにテスト時間が長くなるかテスト時間オーバーヘッドが増加する。具体的には、第1のサイト102におけるデバイスのテストは時間t3で既に完了しているが、デバイスは時間t6にまとめてテスタから除去される。このためテストサイト102は期間t3乃至t6中で待機することになる。例えば、サイト102でテストが完了したデバイスを新たなデバイスに置き換えることはできない。むしろ、置き換えるには全てのデバイスがテストされるまで待たなければならない。] 図1 [0020] 図2は、特定テストリソースを共有する第2の従来の手法の概略図を示す図である。図2に示す従来の手法では多重化手法を使用せず、循環型のテストフローを使用する。図1で説明した要素と同じ働きをする図2の要素には、図1と同じ参照符号を付してある。] 図1 図2 [0021] 図2から分かるように、第1の部分と第2の部分とを有するテストフローをテストサイト102乃至108に使用するのではなく、図2に示す手法では、テストフローが4つの部分1161乃至1164、1181乃至1184、1201乃至1204、1221乃至1224に分割される。部分1164乃至1224は、テストフロー116乃至122の内、特定リソース112にアクセスする部分である。テストフローの各部分は、テストサイト102乃至108で並行してテストする時に特定デバイス112にアクセスする部分1164乃至1224が重複しないように配置されている。したがって、第1のサイト102では期間t1乃至t4中に同テストサイトのテストリソースにアクセスする部分116a乃至1163が実行され、期間t4乃至t5中には部分1164が単一のリソース112にアクセスする。第2のテストサイト104では期間t1乃至t2中にリソース112にアクセスし、第3のテストサイト106では期間t2乃至t3中にリソース112にアクセスし、第4のテストサイト122では期間t3乃至t4中にリソース112にアクセスする。ここでもマルチプレクサ114は、テストソース112にアクセスするテストフロー部分1164乃至1224を、現在実行中のテストサイトへリソース112を選択的に接続する。] 図2 [0022] 図2を図1の手法と比較すると、テストの実行が速く、時間t5には全てのデバイスがテスト済みでハンドラ110により除去できるため、テストサイトが待機する時間は発生しないことが分かる。ただし、サイト102乃至108で実行されるテストフローが非常に複雑であることも図2から理解できる。すなわち、テストプログラムが格段に複雑化されており、図2の例より多くのテストサイトが従来の自動試験装置に存在するとすれば、より一層複雑になる。換言すると、テストサイトの数が増えるにつれてテストプログラムの複雑さは増していく。] 図1 図2 [0023] 自動システムのテストサイトごとに用意される、高価であるにもかかわらず稀にしか使われない特定リソース112、図1との関係で説明したテスト時間オーバーヘッドの増加、図2の例で説明したテストプログラムの複雑さ等、従来技術の手法にともなう問題を回避するため、本発明の実施形態では自動試験装置の複数テストサイトで特定テストリソースを共有する新しい手法を提案する。本発明の実施形態では、この手法を「パイプライン型テストフロー」と称する。以下で詳述するように、本発明の実施形態では上述した従来技術の手法の問題を克服するため、テストする対象のデバイスをテストサイトに設置及び撤去する時間をずらし、複数サイトテストフロー(同じテストフロー、またはテストサイトごとに異なるテストフロー)を実行する時間をずらし、テストリソースを順次共有する。本発明は更に、テストサイトフローを、時間をずらして実行しパイプライン型のテストフロー実行を実現する自動試験装置を提供する。また、本発明の実施形態はサイトで時間をずらしつつ部品を設置及び撤去するハンドラを提供する。] 図1 図2 [0024] 図3は、本発明の実施形態によるテストシステムのブロック図である。テストシステム124の自動試験装置100は、本発明の実施形態の原理に従って作動する。自動試験装置は4つのテストサイト102乃至108と、リソースRI、RII、RIII、及びRIVを備え、前記リソースの各々はテストサイト102乃至108のいずれか1つに対応付けられる。具体的には、リソースRIはテストサイト102に属し、リソースRIIはテストサイト104に属し、リソースRIIIはテストサイト106に属し、リソースRIVはテストサイト108に属している。また、全テストサイト102乃至108で共有される特定リソース112も、対応するマルチプレクサ114とともに図示されている。自動試験装置はまた、入力INを通じて信号を受信し、出力OUTを通じてテスト出力信号を出力するテスタ126を備える。テストフローすなわちテストプログラムがテスタからテストサイト102乃至108に提供され、テスト対象デバイスに対し実行される。テストプログラムはそれぞれのテストサイトで同じである場合と異なる場合とがある。本発明の実施形態によれば、自動試験装置のテスタ126は以下で詳述するように、それぞれのテストサイト102乃至108で時間をオフセットしつつテストフローの実行を開始するように構成される。] 図3 [0025] システム124は更にハンドラ110を備え、同ハンドラは自動試験装置100で、具体的にはテストサイト102乃至108で、デバイスを設置/撤去する機構130と、制御部128と、を備える。機構130は第1の部品130aを備え、これに沿って把持機構130bを動かし(矢印132参照)、テストする対象のデバイスとテストされたデバイスを把持部134乃至140により設置/撤去できる。本発明の実施形態によれば、ハンドラ118の制御部128は、以下で詳述するように把持機構130bが自動試験装置100のテストサイト102乃至108で時間をオフセットしつつデバイスを設置/撤去するように構成される。] [0026] 図4は、本発明の実施形態による方法の概略図を示す図である。図4ではハンドラの動作が参照符号110a1乃至110a4及び110b1乃至110b4によって表示されている。テストフローは参照符号116乃至122によって表示されている。それぞれのテストサイトのリソースにアクセスする部分116a乃至122aが表示されているほか、マルチプレクサ114を通じて単一のリソース112にアクセスする部分116b乃至122bが表示されている。] 図4 [0027] 図4は、図3に示すテストシステムの動作の一部を示す図であり、本発明の実施形態による手法を以下に説明する。本発明の実施形態の原理によれば、テストするべきデバイスをテストサイト102乃至108で設置110a1乃至110a4する時間と撤去110b1乃至110b4する時間はずらされる。図から理解できるように、ハンドラ110は時間t1にデバイスをテストサイト102に設置110a1する。他のテストサイト104乃至108へのデバイス設置は時間をずらして行われるため、時間t2にはサイト104にデバイスが設置110a2され、時間t3にはサイト106にデバイスが設置110a3され、時間t4にはサイト108にデバイスが設置110a4される。] 図3 図4 [0028] それぞれのサイト102乃至108には自動試験装置のテスタからテストプログラムすなわちテストフロー116乃至122が提供されるが、本発明の実施形態の原理によれば、それぞれのサイト102乃至108におけるテストフローの実行は、図4に示すように時間をずらして行われる。具体的には、テストフロー部分116a乃至122aの開始はデバイスの設置と同様にずらされるため、サイト102では時間t1にテストフローが開始し、サイト104では時間t2にテストフローが開始し、サイト106では時間t3にテストフローが開始し、サイト108では時間t4にテストフローが開始する。テストサイト102乃至108でテストフローの実行が開始する時の時間差により、テストフロー部分116b乃至122bは重複せずに実行される。このため、単一のリソース112を使用し、エレメント112にアクセスするテストフロー部分116b乃至122bがテストサイトで実行される時に、マルチプレクサ114を通じてそれぞれのテストサイト102乃至108へリソースを結合できる。具体的には、期間t4乃至t5には第1のサイト102へ単一リソース112が結合され、期間t5乃至t6には第2のサイト104へ単一リソース112が結合され、期間t6乃至t7には第3のサイト106へ単一リソース112が結合され、期間t7乃至t8には第4のサイト108へ単一リソース112が結合される。] 図4 [0029] 上述のように、ハンドラはデバイスをそれぞれのサイトに時間をオフセットして配置する。同様に、テスト済みのデバイスをそれぞれのサイトから時間をオフセットして除去もしくは撤去できる。ハンドラは、テストが完了次第サイトからデバイスを除去するように構成される。具体的には、ハンドラ110はテスト完了後t5にサイト102からテスト済みデバイスを除去110b1し、テストする対象の新たなデバイスをサイト102に配置するため、時間t6には再びテストフローを実行できる。他のサイト104乃至108でも同様にテスト済みデバイスの除去とテストする対象の新たなデバイスの設置が行われる。具体的には、時間t6にはサイト104からテスト済みデバイスが除去110b2され、テストする対象の新たなデバイスが挿入されるため、時間t7には再びテストフローの実行を開始できる。時間t7にはテストサイト106からテスト済みデバイスが除去110b3され、新たなデバイスが挿入されるため、時間t8には再びサイト106でテストフローを実行できる。同様に、時間t8にはテストサイト108からテスト済みデバイスが除去110b4され、新たなデバイスが挿入されるため、時間t9には再びサイト108でテストフローを実行できる。] [0030] 本発明の実施形態の原理によれば、RFリソース112等、高価なリソースを自動試験装置のテストサイト102乃至108ごとに用意する必要はないため、コストを抑えることができる。また、テストフローの複雑さやテスト時間オーバーヘッドの問題は回避される。また、時間をオフセットしつつテストサイトにデバイスを配置し、時間をオフセットしつつテストサイトからテスト済みデバイスを除去するハンドラにより、新たなデバイスをテストサイトに設置してテストを開始できるため、テストサイト102乃至108が待機する時間はなくなる。また、自動試験装置で時間をずらしつつテストプログラムの実行を開始することにより、テストプログラム部分116b乃至122bで共通のリソース112を使用できる。] [0031] 図4で説明した実施形態では図3と同様のテストシステムを想定している。すなわち、4つのテストサイトを備える自動試験装置と4つの把持部とを有するテストシステムを想定している。本発明はかかる実施形態に限定されず、自動試験装置のテストサイトはこれより多いこともあれば少ないこともある。テストサイトでデバイスを設置/撤去するため、ハンドラ110の把持機構にもそれ相応の数の把持素子を設けることができる。代替的に、ハンドラの把持部がテストサイトより少ない場合は、例えばテストする対象の1つ以上のデバイスを把持部で順次受け付け、それぞれのサイトに配置することもできる。] 図3 図4 [0032] また、単一デバイス112にアクセスする部分116b〜122bは必ずしもテストフローの後ろ寄りでなくともよく、互い違いのテストフロー実行で単一デバイス112にアクセスするテストフロー部分が重なる限りは、テストフロー内のどの箇所にあってもよい。図4に示す実施形態では、それぞれのテストサイトで同じテストフローが実行されるが、テストサイト102乃至108に対して異なるテストフローを提供することもできる。] 図4 [0033] 加えて、本発明は複数のテストサイトで1つのみの特定リソース112を共有する実施形態に限定されず、複数の特定テストリソース112を用意し、それぞれの特定リソースをテストサイトの部分集合で共有することもできる。例えば図4で第2のリソースを設ければ、サイト102及び104で第1のリソースを共有し、サイト106及び108で第2のリソースを共有できる。] 図4 [0034] 上述した本発明の実施形態では後続のテストサイトでテストフローの実行が開始するが、テストフローを不連続的に開始することもできる。例えば図4で、時間t2以降にテストサイト102でテストフローの記憶と実行を開始し、時間t1にサイト106でテストフローの記憶と実行を開始することも可能である。] 図4 [0035] また、本発明は全てのテストサイトが1つ以上の特定リソースを共有する実施形態に限定されない。例えば、テストサイト102及び104で実行する同一又は異なるテストフローではリソース112にアクセスし、残りのテストサイトでは、デバイスのテストにあたってリソース112にアクセスする必要はないものとする。この場合、デバイス112を共有するサイトはサイト102及び104のみであるため、サイト102及び104ではデバイスの設置/撤去とテストフローの実行開始が時間をずらして行われるが、例えばサイト106及び108ではサイト102と同時にテストを開始でき、また任意の好適な時間にテストを開始できる。] [0036] 更に、本発明の実施形態による上記の方法は、ハードウェア又はソフトウェアで実装できる。加えて、電子的に読み取り可能な制御信号を含むディスク又はCD等、デジタル記憶媒体に実装してもよく、それがプログラム可能コンピュータシステムと連動することにより、本発明の実施形態による方法を実行する。本発明は一般的に、本発明の実施形態による方法を実行するプログラムコードを機械可読担体に記憶するコンピュータプログラム製品であり、同コンピュータプログラム製品がコンピュータで実行するとプログラムコードが実行される。換言すると、本発明はプログラムコードを有するコンピュータプログラムであって、同コンピュータプログラムがコンピュータで実行すると、プログラムコードが方法を実行するものである。] [0037] 100自動試験装置 102〜108テストサイト 110ハンドラ 112テストリソース 114マルチプレクサ 116〜122テストフロー 124テストシステム 126テスタ 128 制御部]
权利要求:
請求項1 複数のテストサイト(102〜108)でテストリソース(112)を共有する方法であって、前記方法は、前記複数のテストサイト(102〜108)で時間をオフセットしつつテストフロー(116〜122)を実行することを含み、前記各テストフロー(116〜122)が前記テストフロー(116〜122)内の所定の位置(116b〜122b)で前記テストリソース(112)にアクセスすること、を特徴とする方法。 請求項2 テストする対象の前記デバイスを、時間をオフセットしつつ前記テストサイト(102〜108)に設置すること(110a1〜110a4)と、テスト済みデバイスを、時間をオフセットしつつテストサイト(102〜108)から撤去すること(110b1〜110b4)と、を更に含むこと、を特徴とする請求項1に記載の方法。 請求項3 各テストサイト(102〜108)において、設置するステップと、実行するステップと、撤去するステップと、を繰り返すことを更に含むこと、を特徴とする請求項2に記載の方法。 請求項4 各テストフロー(116〜122)は前記テストリソース(112)にアクセスする部分(116b〜122b)を備え、各テストフロー(116〜122)において前記テストリソース(112)にアクセスする前記部分は同じ部分にあり、前記テストリソース(112)にアクセスする前記部分(116b〜122b)が重複しないように前記時間のオフセットが選択されること、を特徴とする請求項1から3のいずれか一項に記載の方法。 請求項5 前記複数のテストサイト(102〜108)で同じテストフローが、又は異なるテストフローが実行されること、を特徴とする請求項1から4のいずれか一項に記載の方法。 請求項6 前記複数のテストサイト(102〜108)で同じデバイスが、又は異なるデバイスがテストされること、を特徴とする請求項1から5のいずれか一項に記載の方法。 請求項7 前記テストフロー(116〜122)の内、前記テストリソース(112)にアクセスする前記部分(116b〜122b)の実行中に、前記テストサイト(102〜108)のいずれか1つを前記テストリソース(112)へ結合することを含むこと、を特徴とする請求項1から6のいずれか一項に記載の方法。 請求項8 コンピュータでの実行時に請求項1から7のいずれか1項に記載の前記方法を実行するコンピュータで実行可能な命令を備えること、を特徴とするコンピュータ可読媒体。 請求項9 自動試験装置(100)であって、テストする対象のデバイスを受け付けるように各々構成された複数のテストサイト(102〜108)と、前記テストサイト(102〜108)のいずれか1つに選択的に接続されるように構成された特定テストリソース(112)と、前記テストサイト(102〜108)で時間をオフセットしつつテストフロー(116〜122)の実行を開始するように構成されたテスタ(126)と、を備え、前記テストフロー(116〜122)は、前記特定テストリソース(112)にアクセスする部分(116b〜122b)を備え、前記時間のオフセットは、前記テストフロー(116〜122)の中で前記特定テストリソース(112)にアクセスする部分(116b〜122b)が重複しないように選択され、前記特定テストリソース(112)にアクセスする前記部分(116b〜122b)が現在実行中の前記テストサイト(102〜108)へ前記特定テストリソース(112)を接続するように前記テスタ(126)が構成されること、を特徴とする自動試験装置。 請求項10 後続のテストサイト(102〜108)で時間をオフセットしつつ前記テストフロー(116〜122)の実行を開始するように前記テスタ(126)が構成されること、を特徴とする請求項9に記載の自動試験装置(100)。 請求項11 前記テストサイト(102〜108)で同じ又は異なるテストフローの実行を開始するように前記テスタ(126)が構成されること、を特徴とする請求項9又は10に記載の自動試験装置(100)。 請求項12 全てのテストサイト(102〜108)で、または前記テストサイト(102〜108)の一部で、時間をオフセットしてテストフロー(116〜122)の実行が開始されること、を特徴とする請求項9から11のいずれか一項に記載の自動試験装置(100)。 請求項13 自動試験装置(100)の複数のテストサイト(102〜108)でテストする対象のデバイスを設置及び撤去するハンドラ(100)であって、前記ハンドラは、テストする対象のデバイスを自動試験装置(100)のテストサイト(102〜108)に設置するように構成され、テスト済みデバイスを前記テストサイト(102〜108)から撤去するように構成された機構(130、130a、130b、134〜140)と、時間をオフセットして前記デバイスを設置するため前記機構(130、130a、130b、134〜140)を制御するように構成された制御部(128)と、を備えること、を特徴とするハンドラ。 請求項14 前記制御部(128)はテスト済みデバイスを、時間をオフセットして撤去するように前記機構(130、130a、130b、134〜140)を更に制御すること、を特徴とする請求項13に記載のハンドラ(110)。 請求項15 前記機構(130、130a、130b、134〜140)が把持部を備えること、を特徴とする請求項13又は14に記載のハンドラ(110)。 請求項16 複数のデバイスをテストするテストシステム(124)であって、前記テストシステム(124)が、請求項9から12のいずれか一項に記載の自動試験装置(100)と、請求項13から15のいずれか一項に記載のハンドラ(110)と、を備えること、を特徴とするテストシステム。
类似技术:
公开号 | 公开日 | 专利标题 Vermeulen2008|Functional debug techniques for embedded systems US7529995B2|2009-05-05|Second state machine active in first state machine SHIFT-DR state US7444564B2|2008-10-28|Automatic bit fail mapping for embedded memories with clock multipliers DE60221836T2|2008-04-30|Verfahren und vorrichtung zur optimierten parallelen prüfung und zum zugriff auf elektronische schaltung US7139955B2|2006-11-21|Hierarchically-controlled automatic test pattern generation US6321320B1|2001-11-20|Flexible and programmable BIST engine for on-chip memory array testing and characterization US5453992A|1995-09-26|Method and apparatus for selectable parallel execution of test operations KR0184639B1|1999-04-15|논리 검사 시스템을 위한 재구성가능한 구조 및 방법 US7050922B1|2006-05-23|Method for optimizing test order, and machine-readable media storing sequences of instructions to perform same US6847203B1|2005-01-25|Applying parametric test patterns for high pin count ASICs on low pin count testers US7505862B2|2009-03-17|Apparatus and method for testing electronic systems US6983398B2|2006-01-03|Testing processors DE60218498T2|2007-11-08|Elektronisches gerät US6286119B1|2001-09-04|Delay fault testing with IEEE 1149.1 US5032789A|1991-07-16|Modular/concurrent board tester US8904256B1|2014-12-02|Method and apparatus for low-pin count testing of integrated circuits Rahmani et al.2014|Efficient trace signal selection using augmentation and ILP techniques KR100505662B1|2005-08-03|칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법 US7617425B2|2009-11-10|Method for at-speed testing of memory interface using scan US4817093A|1989-03-28|Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure US7870449B2|2011-01-11|IC testing methods and apparatus US5673272A|1997-09-30|Apparatus and method for performing digital signal processing in an electronic circuit tester US8650524B1|2014-02-11|Method and apparatus for low-pin count testing of integrated circuits US20060100810A1|2006-05-11|Testing of integrated circuits US5937154A|1999-08-10|Manufacturing functional testing of computing devices using microprogram based functional tests applied via the devices own emulation debug port
同族专利:
公开号 | 公开日 US20110041012A1|2011-02-17| TWI424440B|2014-01-21| KR20100107483A|2010-10-05| CN101932947B|2013-09-18| WO2010031415A1|2010-03-25| JP5281656B2|2013-09-04| DE112008002912A5|2012-01-19| US8797046B2|2014-08-05| CN101932947A|2010-12-29| TW201015566A|2010-04-16| DE112008002912T5|2012-01-12|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2012-03-31| A711| Notification of change in applicant|Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 | 2012-08-02| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120802 | 2012-08-09| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120808 | 2012-11-02| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 | 2012-12-06| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121205 | 2013-03-02| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130301 | 2013-04-22| TRDD| Decision of grant or rejection written| 2013-04-25| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130424 | 2013-05-30| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130524 | 2013-05-31| R150| Certificate of patent or registration of utility model|Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5281656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 | 2015-04-23| S111| Request for change of ownership or part of ownership|Free format text: JAPANESE INTERMEDIATE CODE: R313113 | 2015-05-13| R350| Written notification of registration of transfer|Free format text: JAPANESE INTERMEDIATE CODE: R350 | 2016-05-10| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2017-05-09| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2018-05-08| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2019-05-14| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2020-05-01| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2021-05-06| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|