不揮発性状態インジケータスイッチ

专利摘要:
不揮発性状態インジケータスイッチを提供する。一実施形態では、本発明は、リレーに接続された故障検出回路と、故障検出回路とリレーの制御入力とに接続された故障インジケータ回路とを含む、航空機の電気システムに関し、ここで、故障インジケータ回路は不揮発性メモリ素子を含み、故障検出回路は故障を検出し且つ故障を示す信号を故障インジケータ回路に供給するように構成され、更に、故障インジケータ回路は、予め決定された制御信号をリレーに供給することにより、及び、故障の検出を示す情報を不揮発性メモリ素子に記憶することにより、故障を示す信号に応答するように構成されている。
公开号:JP2011509065A
申请号:JP2010541446
申请日:2008-01-04
公开日:2011-03-17
发明作者:カーン，イムティアズ；シー． マロン，ロバート
申请人:リーチ インターナショナル コーポレイション；
IPC主号:H02H3-04

专利说明:

[0001] 本発明は、一般に、航空機の電気システムにおけるリレーの使用に関し、更に特定すると、リレーにおいて検出された故障の状態を保存し表示するためのシステム及び方法に関する。]
背景技術

[0002] 航空機の電気システムにおける重要な機能は、航空機全体にわたって電力を生成し、規制し且つ配電することである。航空機には数個の異なる電源があり、これらは航空機の電気システムに電力を供給するために使用される。これらの電源には、エンジン駆動ＡＣ発電機、補助電源ユニット、外部電源及びラムエアタービンを含むことができる。航空機の電気部品は、交流及び直流の両者を用いて、多くの異なる電圧レベルで動作する。しかしながら、航空機システムの殆どは、４００Ｈｚ、１１５Ｖの交流か２８Ｖの直流を使用する。更に、幾らかの航空機では照明目的のために２６Ｖ交流も使用されている。直流電源は一般に、電磁石を含む“自励式”発電機によって提供され、この発電機では電力は整流器によって生成され、そのため出力電圧が２８Ｖの直流に規制される。通常、相電圧１１５ＶのＡＣ電力が、通常３相システムで且つ周波数４００Ｈｚで、オルタネータによって生成される。]
[0003] 航空機の電気システムにおいて、リレーは、一般に、種々の負荷への電力の供給を制御するために使用される。典型的なリレーは、電源に接続するためのコンタクトと、負荷への接続のためのコンタクトを含む。電気機械式コンタクトは、コイルによって生成された磁場によってクローズされる。コイルは、制御入力を介してリレーに提供された制御電流によって励起される。コンタクトのクローズは、負荷電流が流れることを可能とする。]
[0004] 航空機の電気システムにおける故障は危険であり得る。特に、例えば燃料ポンプのような電気負荷における故障は、結果として爆発を生じる場合もある。航空機の電気システムにおいて起こり得る故障の例として、接地故障（グランドへの短絡）及びアーク故障（電力線間の短絡）が含まれる。接地故障は、結果として正味電流の不均衡を生じ、アーク故障は正味電流の不均衡を生じない。]
[0005] 航空機の電気システムに対して、種々の安全装置が使用されている。これらの安産装置は、ユニバーサル（普遍的）安全装置（ＵＦＩ）、アーク故障回路安全装置（ＡＦＣＩ）、及び現在コックピットに一般的に設置されている、熱的に感知される回路遮断器（ＣＢｓ）を含み得る。]
[0006] 本発明は、不揮発性状態インジケータスイッチに関する。一実施形態では、本発明は、リレーに接続された故障検出回路と、この故障検出回路とリレーの制御入力とに接続された故障インジケータ回路とを含む、航空機電気システムに関し、ここで、故障インジケータ回路は不揮発性メモリ素子を含み、故障検出回路は故障を検出して故障インジケータ回路に故障を示す信号を供給するように構成されており、故障インジケータ回路は予め決定された制御信号をリレーに供給することにより、且つ、故障の検出を示す情報を不揮発性メモリ素子に記憶することによって、故障を示す信号に応答するように構成されている。]
[0007] 他の実施形態において、本発明は、航空機の電気システムにおけるリレーを制御するための方法に関し、この方法は、少なくとも１つの故障を検出すること、固体不揮発性メモリを使用してこの少なくとも１つの故障の記録を記憶すること、この少なくとも１つの故障の記録を電力が存在しない状態で維持すること、リセット信号を受信した場合この少なくとも１つの記録をクリアすること、及び、少なくとも１つの故障が記憶された場合航空機の電気システムにおいて負荷への電力の流れを停止するためにリレーをオープンすること、を含んでいる。]
[0008] 更に他の実施形態において、本発明は、故障の検出を示す故障信号と故障リセットの要求を示すリセット信号とを受信するように構成された入力論理回路と、この入力論理回路の出力に接続された電気機械式スイッチとを含む故障インジケータ回路に関し、ここで、入力論理回路の出力は故障信号とリセット信号とから生成され、電気機械式スイッチは入力論理回路の出力に応答してリレーを制御するように構成され、電気機械式スイッチはその動作時に外部磁場の影響を減少させる遮蔽物質によって取り囲まれている。]
図面の簡単な説明

[0009] 本発明の一実施形態に係る航空機電気システムの概略図である。
本発明の一実施形態に係る故障被保護リレーの概略図である。
本発明の一実施形態に係る故障インジケータ回路の概略図である。
本発明の一実施形態に従って故障インジケータ回路に電力を供給するために使用され得る電源の概略図である。
本発明の一実施形態に従って故障検出に応答してリレーの動作を制御するための方法を示すフローチャートである。
本発明の一実施形態に従って故障インジケータ回路において使用され得る、入力論理回路と不揮発性メモリの概略図である。
図６の入力論理回路と不揮発性メモリ素子の、故障を記憶するための動作を示すタイミング図である。
図６の入力論理回路と不揮発性メモリ素子の、記憶された故障をクリアするための動作を示すタイミング図である。
本発明の一実施形態に従って故障インジケータ回路において使用される駆動回路の概略図である。
本発明の一実施形態に従って故障インジケータ回路において使用されるリレー制御スイッチの概略図である。
本発明の一実施形態に従って故障インジケータ回路において使用される視覚インジケータの概略図である。
本発明の一実施形態に係る故障インジケータ回路の回路図である。
本発明の一実施形態に従って故障インジケータ回路と共に使用される電源アッセンブリの回路図である。
本発明の一実施形態に従って電磁シールドを有する電気機械式スイッチを含む、故障インジケータ回路の概略ブロック図である。
本発明の一実施形態に従って非故障状態を示す視覚インジケータを含む、故障インジケータ回路の概略ブロック図である。
本発明の一実施形態に従って故障状態を示す視覚インジケータを含む、故障インジケータ回路の概略ブロック図である。] 図６
実施例

[0010] 図面を参照すると、航空機電気システムにおいて使用するためのリレーを含むことが可能な、本発明に係る故障インジケータ回路の実施形態が示されている。故障インジケータ回路は、故障状態が検出された場合に、リレーに提供される制御信号を遮断するために使用することができる。制御信号の遮断によって、リレーは、負荷から電力を切り離すことができる。本発明の幾つかの実施形態では、故障インジケータ回路は、故障の存在を示す情報を記憶するために不揮発性メモリを含んでいる。故障インジケータから電力が取り除かれると、不揮発性メモリは故障状態情報を保存する。リレーに電力が回復すると、故障インジケータ回路は、故障がクリアされ且つモニタ装置が手動でリセットされるまで、リレーが起動されるのを防止することができる。]
[0011] 多くの実施形態において、故障インジケータ回路は固体回路部品を使用して実現される。例えば、種々の固体不揮発性メモリ素子を、故障状態を記憶するために使用することができる。他の実施形態において、故障インジケータ回路を、電気機械式スイッチを使用して実現することができる。磁場の干渉から電気機械式スイッチを遮蔽するために電磁シールド材料を使用することができる。]
[0012] 固体及び電気機械式故障インジケータ回路には、それぞれ、故障インジケータスイッチが関連するリレーをモニタする故障検出回路から、通常は、故障の検出を示す信号が供給される。故障インジケータは次に、不揮発性メモリ中に故障を記憶し且つこの故障に応答してリレーの制御を遮る。本発明の実施形態に係る故障インジケータ回路は、更に、不揮発性メモリをクリアするために使用することができる、リセット機構を含んでいる。固体故障インジケータ回路に対して、このリセット機構は、不揮発性メモリに記憶された故障をクリアすることを促すリセット信号を含むことができる。電気機械式故障インジケータスイッチに対して、リセット機構は、例えば、ボタンを押すことによって電気機械式スイッチの物理的位置を変えることを含んでいる。]
[0013] 故障インジケータ回路の多くの実施形態は、オペレータ又は保守要員に故障の存在を警告するためのセンサインジケータを含んでいる。このセンサインジケータは視覚（ビジュアル）又は音響（オーディオ）インジケータを含むことができる。固体故障インジケータ回路の実施形態は、視覚インジケータとして発光ダイオード（ＬＥＤｓ）を含むことができる。電気機械式スイッチを使用する故障インジケータ回路の実施形態は、故障の存在を示すポップアップボタンを含むことができる。]
[0014] 図１は、本発明の一実施形態に係る航空機電気システム１００の概略図である。航空機電気システム１００は電源１０１を含み、この電源１０１は故障被保護リレー１０５を介して負荷１０３に接続されている。故障被保護リレーは、故障インジケータ回路１２０とリレー１４０とに接続された、故障検出回路１１０を含んでいる。故障インジケータ回路１２０も又、リレー１４０に接続されている。故障被保護リレー１０５は外部制御入力１５２、接地入力１５４及びリセット入力１５５を含んでいる。] 図１
[0015] リレー１４０は電源から負荷への電力の流れを制御する。このリレーは、通常、制御入力１５２に供給される外部制御信号によって制御される。通常の動作期間中、故障インジケータ回路１２０は外部制御信号をリレー制御入力１４２に送る。故障検出回路が故障を検出した場合、故障インジケータ回路１２０は、外部制御信号を無視しその代わりにリレー回路をオープンするリレー制御入力を提供することによって、リレーの動作を中断させることができる。]
[0016] 図示した実施形態では、故障検出回路１１０は、航空機電気システムにおける故障の表示のためにリレーをモニタする。本発明に係る故障検出回路は１つ又はそれ以上の種々の異なる故障を検出することができる。故障検出回路１１０が故障を検出した場合、故障検出回路は故障信号を故障インジケータ回路１２０に提供する。故障信号は、現在発生している故障の存在又は不在を表示する情報を含んでいる。]
[0017] 故障検出回路１１０によって故障が検出された場合、故障インジケータ回路１２０はリレー１４０を制御する信号を遮断し、その故障を不揮発性メモリ中に記憶する。不揮発性メモリは、電力が失われた場合に故障の存在を保存する。幾つかの実施形態において、不揮発性メモリからの故障をクリアするために、リセット信号が使用される。リセット信号は、リレー回路が安全動作に対して用意ができていることを確認した後に、航空機の整備員によって提供されても良い。]
[0018] リレー１４０は商業的に入手可能な全てのタイプのリレー、又は、特定の航空機電気システム１００に対して特別に設計されたリレーを使用して実現することができる。故障インジケータ回路１２０は、表示器に接続された論理回路又はマイクロプロセッサを使用して実現することができる。多くの実施形態では、インジケータは発光ダイオード（ＬＥＤ）又はポップアップスイッチの様な全てのタイプの視覚インジケータである。故障検出回路１１０は、例えば接地故障検出および／またはアーク故障検出回路のような電流不均衡検出回路を使用して実現することができる。他の適切な回路として、過電流検出回路及び更に高機能の回路、例えば電流および／または電力プロファイルを用いて故障を検出する回路、が含まれる。多くの場合、故障検出回路は、航空機電気システム１００内での異常な動作を検出することが可能な全ての回路を使用して、実現することができる。]
[0019] 図２は故障被保護リレー２００の概略図である。故障被保護リレー２００は故障検出回路２１０、故障インジケータ回路２２０、電源２３０およびリレー２４０を含んでいる。制御ライン２５２は故障被保護リレー２００に接続され、制御信号を故障被保護リレーに搬送する。故障被保護リレー２００の出力２５６は、負荷（図示せず）に接続されている。故障検出回路２１０は故障インジケータ回路２２０とリレー２４０に接続されている。リレー２４０も又、故障インジケータ回路２２０に接続されている。電源２３０は、制御信号を搬送する制御ライン２５２、接地２５５及び故障インジケータ回路２２０に接続されている。] 図２
[0020] 故障被保護リレー２００は、図１のリレー１０５と同様に動作し、且つ、リレー２４０を用いて電源から負荷への電力の流れを制御する。リレー２４０は、故障インジケータ回路２２０を介して外部制御信号を受信する。リレーを流れる電流は故障検出回路２１０によってモニタされ、この回路２１０は故障状態を示す信号を、出力２５３を介して故障インジケータ回路２２０に供給する。故障が検出された場合、故障インジケータ回路２２０は、リレー２４０が負荷へ電力を供給するのを禁止する制御信号を生成する。] 図１
[0021] 多くの実施形態において、故障インジケータ回路２２０は、リレーコイルを励起する電流ループをオープンにするか或いはクローズするかによって、リレー２４０の動作を制御する。故障インジケータ回路は、故障検出回路から故障を表示する信号を受信するように構成されている。故障が存在するか否かによって、故障インジケータ回路は電流ループを完成するか或いは電流ループを中断する。幾つかの実施形態では、故障インジケータ回路は故障が存在しない場合に電流ループを完成する。外部制御信号２５２は又、リレーの動作を制御する。外部制御信号は、リレーによって制御される航空機の電気部品をオンしようと試みるパイロットに応答して、発生させることができる。故障の検出に伴って、故障インジケータ回路は電流ループを遮断する。幾つかの実施形態では、故障インジケータ回路は外部制御信号に対する代替として、予め決定した制御信号を提供する。故障インジケータ回路は、リセット命令を受信するまで、予め決定した制御出力信号を提供し続ける。リセット信号２５４は、リレー回路が安全動作に対して準備されていることを確認した整備員によって供給される。一実施形態では、リセット信号は他の回路によって供給される。]
[0022] 電源２３０は、故障インジケータ回路２２０において使用される部品に電力を供給する。電源は外部制御信号２５２からの比較的小さな量の電流を受信し、電力を故障インジケータ回路に提供する。]
[0023] リレー２４０と故障検出回路２１０は、商業的に入手可能な或いは特別に設計された全てのタイプの回路を用いて、既知の原則に従って実現することができる。本発明の実施形態に従って、故障インジケータ回路を実現するために使用される回路を以下に示す。]
[0024] 図３は、本発明の一実施形態に係る故障インジケータ回路３２０の概略図である。故障インジケータ回路３２０は、共に直列に接続された入力論理回路３２２、不揮発性メモリ素子３２４及び駆動回路３２６を含んでいる。故障インジケータ回路は更に、駆動回路３２６に共に接続されたスイッチ３２８と視覚インジケータ３２９を含んでいる。故障インジケータ回路への故障３５０とリセット３５４の入力は、入力論理回路３２２に供給される。故障インジケータスイッチの制御入力３５２と制御出力３５６はスイッチ３２８に接続されている。] 図３
[0025] 故障インジケータ回路３２０は、故障入力３５０から故障信号を、リセット入力３５４からリセット信号を、制御入力３５２から制御イン信号を受信するように構成されている。入力信号の値に基づいて、故障インジケータ回路３２０は故障が存在することを決定し、このような故障の存在を視覚的に表示しおよび／またはリレーをオープンすることができる。以下に、これらの動作の更なる詳細を説明する。]
[0026] 図示する実施形態では、入力論理回路３２２はリセット及び故障信号を供給するラインに接続されている。故障信号は現在の故障の存在を示す。リセット入力３５４は、故障インジケータ回路３２０のメモリに以前の故障を示す全ての記録をクリアすることを指示する、リセット信号を提供する。入力論理回路３２２はこれらの信号を使って、現在の故障が報告されているか否か、且つ、過去の故障をメモリ中に残すか或いはクリアすべきかを決定する。入力論理回路３２２の出力は、システムの故障状態を表示する信号を供給するように構成された、不揮発性メモリ素子３２４に供給される。]
[0027] 不揮発性メモリ素子３２４はシステムの故障状態を記憶し、入力論理回路３２２から受信した信号に応答する。不揮発性メモリ素子の不揮発性によって、この素子が、電力が無い場合であっても故障状態を維持することが可能となる。その結果、故障が不揮発性メモリ中に一旦記憶されると、不揮発性メモリ素子３２４は故障インジケータ回路３２０の下流の素子に故障の存在を指示し続ける。不揮発性メモリ素子中に記憶される故障状態は、入力論理回路３２２によって受信される信号によって決定される。入力論理回路が不揮発性メモリ素子に、メモリ中に保存された故障をリセットすべきであることを指示すると、不揮発性メモリ素子は保存された全ての故障をクリアする。入力論理回路３２２が、それ以降故障が検出されたことを指示するまで、故障の無い状態が維持され、故障インジケータ回路３２０の下流素子に通信される。]
[0028] 駆動回路３２６は、不揮発性メモリ素子３２４から故障の存在又は不存在を示す信号を受信する。この信号は現在の故障又は過去の未解決の故障を示すことができる。駆動回路３２６は、故障の存在に応答してスイッチ３２８へ入力を提供し、制御入力信号が制御出力ラインに供給されるのを防止する。更に、駆動回路は、視覚インジケータ３２９を起動することにより故障の存在を表示する。幾つかの実施形態では、故障インジケータ回路３２０によるリセット入力の受信の結果、駆動回路３２６は視覚インジケータを停止し、且つ、スイッチ３２８をクローズして制御入力ライン上の信号を制御出力ラインに通過させる。その他の実施形態では、視覚インジケータはマニュアルでリセットされる。幾つかの実施形態では、視覚インジケータがマニュアルでリセットされた場合、故障インジケータ回路３２０にリセット入力が供給される。]
[0029] スイッチ３２８は、駆動回路３２６から受信された信号に基づいてオン、オフされる。スイッチ３２８は、このスイッチに制御イン信号を搬送しこのスイッチから制御アウト信号を搬送するための制御ラインに接続されている。スイッチ３２８は、制御入力３５２と制御出力３５６間の回路をオープンし又はクローズするように構成されている。要約すると、スイッチは制御信号を遮断することができる。制御出力がリレーの制御入力に接続された場合、制御信号の不存在はリレーをオープンさせ、電源から負荷に電流が流れることを防止する。]
[0030] 上記で議論したように、視覚インジケータ３２９は、駆動回路３２６から受信した信号によって起動され且つ停止される。不揮発性メモリ素子は故障を記憶し、且つ、駆動回路３２６の出力は視覚インジケータを起動してオペレータに故障の存在を表示する。図示する実施形態では、駆動回路３２６は、スイッチ３２８と視覚インジケータ３２９の両者を同時に作動させる。そのため、駆動回路３２６が不揮発性メモリから故障の指示を受信すると、駆動回路はスイッチを駆動してオープンさせ、同時に視覚インジケータを駆動して故障の存在を人間であるオペレータに表示する。電子回路インジケータを使用する実施形態において、リセット信号が入力論理回路によって受信された場合、駆動回路は視覚インジケータを停止する。電気機械式視覚インジケータを使用する実施形態では、視覚インジケータはオペレータによってマニュアルでリセットされねばならない。]
[0031] 入力論理回路３２２は、論理ゲートのような組合せデバイスを使用して実現することができる。フィルタ素子及びスイッチを同様に論理回路３２２に含めることができる。不揮発性メモリ素子３２４は種々の１ビット不揮発性メモリ素子を用いて実現することができる。本発明の一実施形態は不揮発性メモリ素子３２４として電位差計を用いる。この電位差計はデジタル電位差計である。駆動回路３２６は、トランジスタ及び論理ゲートのようなデバイスを使用して実現することができる。スイッチ３２８は、トランジスタ及びフィルタのようなデバイスを使用して実現することができる。視覚インジケータ３２９は、トランジスタ又はＬＥＤ又は電気機械式ポップアップインジケータに接続された他のタイプのスイッチを使用して実現することができる。故障インジケータ回路の素子は、高周波電流のようなノイズを除去するためのフィルタ部品を含むことができる。幾つかの実施形態では、故障インジケータの部品は適切に構成されたマイクロプロセッサ、ゲートアレイ或いはＡＳＩＣを使用して実現される。]
[0032] 図４は、本発明の一実施形態に従って、故障インジケータ回路に電力を供給するために使用することができる電源４３０の概略図である。図示の実施形態において、電源４３０は制御ラインとグラウンド間に接続されている。電源に接続された制御ラインとグラウンドは、更に、故障インジケータ回路のような他の要素に接続されている。多くの実施形態では、電源からの少なくとも１つの送出ラインを用いて電圧信号を供給することができる。多くの実施形態では、電源は制御ラインを流れる電流の一部を用い、この電流を安定な電圧信号に変換する。電源によって生成された電圧信号を故障インジケータ回路の種々の部品を駆動するために使用することができる。図示する実施形態では、供給電圧Ｖｃｃが電源４３０によって生成され、故障インジケータ回路中のデバイスによって使用される。多くの実施形態では、Ｖｃｃの値は５Ｖである。その他の実施形態では、他の出力電圧が供給される。本発明の実施形態による電源４３０は、商業的に入手可能な全てのタイプの電源又は既知の電源回路構造を使用して実現することができる。] 図４
[0033] 図５は、本発明の一実施形態に従って故障の検出に応答してリレーの動作を制御する方法を示す、フローチャートである。] 図５
[0034] 方法５００は、現在故障が検出されているか否かを決定すること（５１０）を含む。現在故障が検出されている場合、故障の存在がメモリに記憶され（５２０）、リレーがオープンされる（５３０）。現在故障が検出されていないと決定された場合（５１０）、以前の故障が存在するか否かに関して決定が行われる（５４０）。現在故障が検出されず且つ過去の故障も存在しない場合、メモリはリセット（又はクリア）され（５５０）、そしてリレーは通常の動作を実行することが許可される（５６０）。]
[0035] 以前の故障が存在すると決定された場合（５４０）、その以前の故障が修復されているか否かについて、更なる決定が為される（５７０）。故障が修復されていない場合（５７０）、故障の存在のメモリは維持され（５２０）、更に、リレーがオープンされる（５３０）。一方、故障が既に修復されていると決定された場合（５７０）、メモリはリセットされ（５５０）、リレーは通常に動作することを許される（５６０）。リレーをオープンした後（５３０）或いは通常の動作を許可した後（５６０）、故障又はリセットを連続してチェックするために、この方法は、現在故障が検出されるか否かを決定すること（５１０）まで復帰する。]
[0036] 図５の実施形態に従ってリレーの動作を制御するための方法を説明するために、決定表を使用することができる。以下に示す表１は、本発明の一実施形態に従った、故障インジケータ回路への入力と出力を示す。入力変数は、故障の状態、現在のメモリ状態、及びリセット信号を含む。出力変数は、メモリの次の状態の値及びリレーに電力を供給するスイッチのオープン又はクローズ状態を含む。表１において、故障＝０は現在故障が無いこと、故障＝１は故障を示している。メモリ＝０は故障が記憶されていないこと、メモリ＝１は故障が記憶されていること、リセット＝０は現在リセット信号が無いこと、リセット＝１は過去の故障をリセットする要求を示し、スイッチ＝０はオープンスイッチであり、スイッチ＝１はクローズされたスイッチを示している。] 図５
[0037] 最初の２行において、現在の故障も以前の故障の記憶も無い。従って、リセット値の値に関わらず、メモリの次の状態は変化しない。図示の表において、スイッチの出力はメモリ出力の反転バージョンである。このように、メモリがクリアされている間、スイッチはクローズであり、リレーは電力を負荷に搬送することを許されている。第３行において、現在故障は無いが記憶された故障がありリセットされていない。従って、記憶された故障は維持されそしてスイッチはオープンされている。第４行において、現在故障は無く、記憶された故障及びリセット要求がある。従って、故障の無い状態を示すためにメモリがクリアされ、スイッチがクローズされる。最後の４行において、現在故障が検出されている。従って、メモリ又はリセットの以前の状態に関わらず、故障の存在を示し、スイッチはオープンされる。]
[0038] 表１に要約される動作は、本発明の実施形態に従って論理回路及び不揮発性メモリ素子を用いることによって、実現することができる。ここで、論理回路は、故障及びリセットを示す信号を結合し、且つ、適正な入力をメモリ素子に提供して故障状態を維持するために使用される。]
[0039] 上記で議論したように、故障検出回路はリレーデバイスにおいて故障の存在を検出するために使用することができ、故障インジケータ回路はその故障を記憶するために使用することができる。不揮発性メモリ素子は、電力が存在しない状態で故障の記憶を維持するために使用することができる。不揮発性メモリ素子に対する１つの可能な選択は、不揮発性メモリを含む電位差計である。この電位差計はデジタル電位差計であり得る。電位差計の抵抗は制御信号に応答して変化し、電位差計中の不揮発性メモリ内に記憶される。故障の存在は１個の抵抗値に対応してセットされ、故障の不存在は別の抵抗値に対応してセットされる。その他の実施形態において、他のタイプの不揮発性メモリ素子が使用される。一実施形態では、ＥＥＰＲＯＭが不揮発性メモリ素子として使用される。]
[0040] 論理回路への故障及びリセット入力に応答して不揮発性メモリ素子に適切な入力を供給するために、論理回路を使用することができる。論理回路の性質は、不揮発性メモリ素子の性質に依存する。例えば、電位差計を不揮発性メモリ素子として用いた場合、故障の存在によって論理回路は出力を生成し、この出力によって電位差計は高抵抗値にプッシュされる。リセット信号の受信によって論理回路は出力を生成し、電位差計を低抵抗値にセットする。]
[0041] 図６は、本発明の一実施形態に従って故障インジケータ回路で使用される、入力論理回路６２２と不揮発性メモリ素子６２４の概略図である。上記で議論したように、入力論理回路６２２の性質は不揮発性メモリ素子６２４の性質に依存している。図示の実施形態において、不揮発性メモリ素子６２４は、メモリ及びカウンタを有するデジタル電位差計である。この電位差計は、次のような信号を含む３つの入力を有している。即ち、これらの信号は、電位差計が選択されているか否か、カウンタをカウントアップ（ハイ）するべきかカウントダウン（ロウ）するべきか（アクティブロウチップ選択）、及び、カウンタを増加させるか否か（アクティブロウインクレメント）、を指示する。カウンタインクレメント信号は往々にして“パルス列”として現れる。電位差計は、デバイスが選択された場合のみ変化することができる。更に、パルス列中の各パルスに対して、カウンタは、アップ／ダウン信号の状態に依存してカウントアップし或いはカウントダウンする。メモリは、パルス列の最後において、カウンタの値を維持する。この値は、デバイスが再び選択され別のパルス列が受信されるまで記憶される。幾つかの実施形態において、ハイ（大きい）カウントが故障を示すために使用され、ロウ（小さい）カウントが故障が無いことを示すために使用される。] 図６
[0042] 電位差計を不揮発性メモリ素子６２４として使用する実施形態において、論理回路６２２は、電位差計に適正な情報を記憶させるための入力を生成することによって、故障に応答し且つ入力信号をリセットするように構成されている。図示の実施形態において、入力論理回路は、故障及びリセット入力を使用して、デバイス選択信号、カウントアップ／ダウン信号及びパルス列を生成する。その他の実施形態では、不揮発性メモリは異なる入力を有しており、入力論理回路はこれらの入力に供給するための適切な信号を生成する。]
[0043] 図６に示す実施形態において、不揮発性メモリ素子６２４は、カルホルニア州ＭｉｌｐｉｔａｓのＩｎｔｅｒｓｉｌ Ａｍｅｒｉｃａｓ，Ｉｎｃによって製造されたＩｎｔｅｒｓｉｌ（ＴＭ）Ｘ９３１５デジタル制御電位差計を使用して実現できる。この電位差計の仕様及び動作原理は、２００５年９月１５日付けのデータシートＦＮ８１７９．１に記載されており、これは参照によって本出願に組み込まれる。Ｉｎｔｅｒｓｉｌ（ＴＭ）電位差計は更に、カウンタと不揮発性メモリを含んでいる。更に、Ｉｎｔｅｒｓｉｌ（ＴＭ）電位差計は、第１、第２及び第３の入力端子１，２，７と出力端子５を含んでいる。図示されていないが、不揮発性メモリ素子６２４は更に、Ｖｃｃ及びＶｓｓ動作電圧に接続された端子を含む。] 図６
[0044] Ｉｎｔｅｒｓｉｌ（ＴＭ）電位差計は、通常、上述したような方法で動作する。インクレメント（増加）信号が入力端子１に供給され、入力端子２にアップ／ダウン信号が、入力端子７にデバイス選択信号が供給される。インクレメント信号はデジタル電位差計の増加又は減少を制御する。アップ／ダウン信号は、故障を示すために不揮発性メモリ素子の抵抗を増加させるべきか、或いは故障が無いことを示すために減少させるべきかを指示する。デバイス選択信号は電位差計の動作をイネーブルとする。カウンタの値は、デバイスを選択しない場合、不揮発性メモリ中に記憶される。]
[0045] 図６に示す実施形態において、入力論理回路６２２は、Ｉｎｔｅｓｉｌ（ＴＭ）デジタル制御電位差計を用いて情報を記憶し且つクリアするために必要な入力を生成する。入力論理回路６２２は２つの入力（６０２、６０３）、３つの出力（６３１、６３２、６３３）、ＮＯＲゲート６０１、ＮＡＮＤゲート（６１１，６１２，６１３，６１４）、インバータ６０５及び遅延素子（６０４，６０６，６０７）を含んでいる。入力６０２及び６０３はＮＯＲゲート６０１の入力と、リセット及び故障入力信号にそれぞれ接続されている。入力６０２は更に出力６３２に接続されており、この出力６３２はデジタル電位差計６２４のピン２（ロウの場合、カウントダウンするアップ／ダウン入力）に接続されている。] 図６
[0046] ＮＯＲゲート６０１の出力はＮＡＮＤ６１１の両入力（事実上インバータとして動作する）に接続されている。ＮＡＮＤ６１１（ノードＡ）の出力は、ＮＡＮＤ６１２の１つの入力に接続されている。ＮＡＮＤ６１２の出力は、ＮＡＮＤ６１２の第２の入力（即ち、フィードバック）に遅延素子６０４を介して接続され、且つ、ＮＡＮＤ６１３の第１の入力に接続されている。ＮＡＮＤ６１３の出力は、出力６３１に接続され、出力６３１はデジタル電位差計６２４のピン１（アクティブロウインクレメント入力）に接続されている。ノードＡは、更に、インバータ６０５に接続された遅延素子６０６に接続されている。インバータ６０５の出力はＮＡＮＤ６１３の第２の入力と遅延素子６０７に接続されている。遅延素子６０７の出力は、ＮＡＮＤ６１４の第１の入力に接続されている。ノードＡは更にＮＡＮＤ６１４の第２の入力に接続されている。ＮＡＮＤ６１４の出力は、出力６３３に接続され、この出力６３３はデジタル電位差計６２４のピン７アクティブロウ（チップ又はデバイス選択）に接続されている。]
[0047] 動作時において、ノードＡは、リセット信号（Ｒ）と故障信号（Ｆ）入力の論理結合であって、“Ｒ＋Ｆ”（即ちＲ・ＯＲ・Ｆ）と等価である。リセット入力と同様故障入力もハイでは無く従って故障が無く且つリセット要求が無いことを示す、典型的な定常状態の動作を仮定すると、“Ｒ＋Ｆ”即ちノードＡはロウである。ノードＡがロウの場合、ＮＡＮＤ６１２の出力は定常状態でハイとなり、インバータ６０５の出力も同様に定常状態でハイとなる。そのため、故障又はリセットが無い（即ち、ノードＡがロウ）ことによって定義される定常状態動作期間中、ＮＡＮＤ６１３の出力は、出力６３１とデジタル電位差計６２４のピン１（アクティブロウインクレメント入力）と共にロウとなる。更に、ノードＡがロウである定常状態動作期間中、ＮＡＮＤ６１４の出力は、出力６３１とデジタル電位差計６２４のピン７（アクティブロウチップ選択入力）と共にハイとなる。このように、ノードＡがロウである定常状態動作期間中、デジタル電位差計デバイスは選択されず、且つ、インクレメント入力（ピン１）とアップ／ダウン入力（ピン２）における変化に応答しない。]
[0048] 故障入力がロウからハイへ遷移して現在の故障を示すと、ノードＡはロウからハイへ遷移する。ＮＡＮＤ６１２の出力が定常状態動作に対して以前ハイであったために、遅延素子６０４の出力はハイとなる。次に、ＮＡＮＤ６１２の出力は、両入力がハイであるためロウとなる。ある遅延の後、遅延素子６０４の出力はロウとなり、且つ、その結果、ＮＡＮＤ６１２の出力は再びハイとなる。従って、ノードＡがロウからハイに遷移した後、ＮＡＮＤ６１２の出力は、遅延素子６０４によって提供される遅延期間に依存する周波数で発振する。一実施形態において、ＮＡＮＤ６１２の発振出力の周波数は（クロックと同様に）、遅延素子６０４の遅延期間の２倍である。ノードＡがロウからハイに遷移するに伴って、インバータ６０５の出力は、遅延素子６０６によって起こされる遅延の後、ロウとなる。インバータ６０５の出力がロウになるまで（即ち、遅延素子６０６によって生じる遅延の間）、ＮＡＮＤ６１３の出力（インクレメント信号）は、ＮＡＮＤ６１２の発振出力（クロック）を反転したものとなる。遅延素子６０６の遅延期間が過ぎると、インバータ６０５の出力はロウとなって、その結果、ＮＡＮＤ６１３の出力（インクレメント信号）はハイを維持する。]
[0049] ノードＡが定常状態からロウからハイに遷移する以前、遅延素子６０７の出力はハイでありＮＡＮＤ６１４の出力はハイである。従って、ノードＡがロウからハイに遷移するやいなや、ＮＡＮＤ６１４の出力はロウとなり、遅延素子６０６と６０７の両方からの遅延の期間中ロウに留まる。このとき、遅延素子６０７の出力はロウとなり、従ってＮＡＮＤ６１４の出力は再びハイに戻る。このように、ノードＡがロウからハイに遷移すると、アクティブロウパルスが、チップ又はデバイス選択として、ＮＡＮＤ６１４の出力によって提供される。アクティブロウチップ選択パルスの期間は、遅延素子６０６と遅延素子６０７によって生じる遅延を加算して決定される。]
[0050] 図７は、故障の間の、図６の入力論理回路及び不揮発性メモリ素子の動作を示すタイミング図を示している。この図は、上から下に向かって、リセット（６０２）及び故障（６０３）入力信号、ノードＡ（Ｒ＋Ｆ）、ＮＡＮＤゲート６１２，６１３，６１４の出力、及びピン５におけるデジタル電位差計６２４の出力を表している。上記で議論したように、リセット及び故障がロウである定常状態の動作に対して、ノードＡはロウであり、ＮＡＮＤ６１２の出力はハイであり、ＮＡＮＤ１３の出力はロウであり、且つ、ＮＡＮＤ１４の出力はハイである。デジタル電位差計の出力（ピン５）は故障の無いことを示し、この場合、電位差計の内部抵抗及び定常状態の対応出力電圧は駆動回路３２６に供給するために充分ハイである（図３参照）。] 図３ 図６ 図７
[0051] 故障信号がロウからハイに遷移して現在の故障を示すと、ノードＡはハイとなり、ＮＡＮＤ６１２は遅延素子６０４によって決定される周期で発振し、ＮＡＮＤ１３（デジタル電位差計６２４のアクティブロウインクレメント入力への入力）は遅延素子６０６によって毛一定される期間ＮＡＮＤ６１２の反転型を出力し、且つ、ＮＡＮＤ６１４（デジタル電位差計６２４のアクティブロウチップ選択入力への入力）は遅延素子６０６と６０７によって決定される期間、ロウとなる。これに応答して、デジタル電位差計６２４は、チップ選択信号がロウの間、インクレメント信号の各立ち下がりにおいて、内部抵抗とピン５における対応出力電圧を減少させる。図７に示す、ピン５に対する信号トレースは、出力電圧を減少することによって結果的に生じるこのような４つの遷移を図示している。] 図７
[0052] デジタル電位差計６２４は、デジタル電位差計が電力を失ってもその値が失われないように、インクレメント信号がハイの期間のチップ選択信号の立ち上がりにおいて、実際は電位差計の設定抵抗を記憶することによって、ピン５における出力電圧の値を記憶する。故障の発生の後であるがしかしその故障がクリアされる前にリセットが発生すると、このリセットは、図７に示す様に、デジタル電位差計の出力上に何の効果も有さない。いくつかの実施形態において、入力論理回路及び不揮発性メモリの動作は、上記表１と一致している。] 図７
[0053] 図８は、図６に示す入力論理回路と不揮発性メモリ素子の、リセットに応答して故障をクリアするための動作を示すタイミング図である。この図は、上から下に向かって、リセット（６０２）と故障（６０３）の入力信号、ノードＡ（Ｒ＋Ｆ）、ＮＡＮＤゲート６１２，６１３，６１４の出力、及び、ピン５におけるデジタル電位差計６２４の出力を示している。上記で議論したように、リセットと故障がロウである定常状態動作に対して、ノードＡはロウであり、ＮＡＮＤ６１２の出力はハイであり、ＮＡＮＤ１３の出力はロウであり、且つ、ＮＡＮＤ１４の出力はハイである。デジタル電位差計（ピン５）の出力は以前の故障を示し、この場合、電位差計の内部抵抗及び定常状態における対応出力電圧は内部デフォルトポジションに比べてロウである（図７参照）。] 図６ 図７ 図８
[0054] リセット信号がロウからハイに遷移して故障をクリアする要求を指示すると、アップ／ダウン信号（リセット）が図示するようにデジタル電位差計にピン５における出力をインクレメントさせるように命令する場合を除いて、入力論理回路は故障を示すために図７に関して上記で説明したように機能する。デジタル電位差計６２４は再び、実際は電位差計の抵抗設定値を記憶することによって、ピン５における出力電圧値をインクレメント信号がハイである間のチップ選択信号の立ち上がりにおいて記憶する。ここで、デジタル電位差計は、故障が無いこと、実際は存在する故障をクリアしたことを示すハイ値を記憶する。] 図７
[0055] 幾つかの実施形態において、遅延素子６０６の期間は、予め決定した整数個の発振がデジタル電位差計６２４のアクティブロウインクレメント入力に配信されるように、設定される。一実施形態では、発振の予め決定された整数値とは、デジタル電位差計の最大計数値に等しいか或いはこれを超えるものである。一実施形態では、遅延素子６０４によって生成された発振は７１ＫＨｚの周波数で起こり、遅延素子６０６に対する遅延期間は１０ｍｓであり、且つ、遅延素子６０７に対する遅延期間は０．１ｍｓである。]
[0056] 入力論理回路６２２において使用される種々の論理ゲートは、商業的に入手可能なＮＯＲ，ＮＡＮＤ及びＮＯＴゲートによって実現することが可能である。ＮＯＲゲートは、ワシントンＤＣのＰｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社によって製造された、低電力構成可能な多機能ゲート（ＰｈｉｌｉｐｓＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）７４ＬＶＣ１Ｇ５７）を使用することによって実現することが可能である。ＮＡＮＤゲートは、テキサス州ダラスのＴｅｘａｓＩｎｓｔｒｕｍｅｎｔｓ社によって製造された、シュミット−トリガー入力を有するデュアル２−入力ＮＡＮＤゲート（ＴｅｘａｓＩｎｓｔｒｕｍｅｎｔ（ＴＭ）Ｓｎ７４ＬＶＣ２Ｇ１３２）を用いることによって実現することが可能である。ＮＯＴゲートは、５Ｖ耐性入力を有するトリプル反転シュミットトリガー（ＰｈｉｌｉｐｓＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）７４ＬＶＣ３Ｇ１４）を用いて実現することができる。遅延素子６０４に対する遅延期間は、２０ＫΩの抵抗と５００ｐＦの容量からなるＲＣ回路を使用して生成することができる。遅延素子６０６に対する遅延は、４９．９ＫΩの抵抗と１０Ｖで０．１μＦの容量からなるＲＣ回路を用いて実現することができる。遅延素子６０７に対する遅延は、１００ＫΩの抵抗と１０Ｖで０．０１μＦの容量とからなるＲＣ回路を使用して実現することができる。]
[0057] 図６に示す実施形態において、リセット及び故障入力信号を有する入力論理回路は、デジタル電位差計と共に故障状態を記憶し且つクリアするように作用する。他の実施形態では、他のデジタル電位差計又はメモリを有する従来の非デジタル電位差計を使用することができる。一実施形態では、入力論理回路をＥＥＰＲＯＭ又はその他の不揮発性メモリ装置と共に使用することができる。一実施形態において、フリップフロップタイプの部品を、適切な入力論理回路と共に不揮発性メモリ素子として使用することができる。一実施形態において、フリップフロップタイプ又は１ビット不揮発性メモリ部品はＡＳＩＣとして実現することができる。他の実施形態では、フリップフロップタイプ部品は、プログラマブル論理デバイスとして実現することができる。別の実施形態では、入力論理回路及びフリップフロップタイプ部品を、プログラマブル論理デバイス（即ち、ＰＬＤ，ＣＰＬＤ，ＦＰＧＡ）および／またはＡＳＩＣを使用して実現することができる。] 図６
[0058] 図９は、本発明の一実施形態に係る、故障インジケータ回路において使用される駆動回路７２６の概略図である。駆動回路７２６は、互いに直列に接続された２個のインバータを含んでいる。駆動回路７２６は１つの入力と２つの出力を含んでいる。入力は駆動回路７２６にロウ又はハイ信号を供給する。ロウ信号は、故障が無いことを通信するために使用することができ、ハイ信号は故障の存在を通信するために使用することができ、あるはその逆もできる。図示の実施形態において、入力信号と入力信号を反転したものは、スイッチ３２８と視覚インジケータ３２９の両方へ出力信号として供給される。一実施形態では、これらのインバータは、５Ｖの耐性入力を有するトリプル反転シュミットトリガーインバータ（ＰｈｉｌｉｐｓＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）７４ＬＶＣ３Ｇ１４）である。他の実施形態では、インバータとして構成されたＮＡＮＤゲートを使用することができる。他の実施形態では、その他の適切なインバータを使用することができる。] 図９
[0059] 図１０は、本発明の一実施形態に係る、故障インジケータにおいて使用するためのリレー制御スイッチ８２８の概略図である。リレー制御スイッチ８２８は、ドレインとゲートを接続したＮＭＯＳトランジスタ８３０とＰＭＯＳトランジスタ８３１とを含んでいる。抵抗Ｒ８は、ＮＭＯＳトランジスタ８３０のドレインをＰＭＯＳトランジスタ８３１のソースに接続する。例えば、追加の抵抗及びフィルタ部品のような他の部品を本実施形態において含むことができる。リレー制御スイッチ８２８は、１つの入力端子と１つの出力端子を有している。第１の入力信号は、駆動回路によって供給されるオン／オフ信号に対応している。第１の入力信号はトランジスタ８３０のゲートに供給され、トランジスタ８３０をオフ又はオンすることができる。トランジスタ８３０がオンの場合、トランジスタ８３０のドレイン電流は、第２のトランジスタ８３１のゲートに適切なスイッチ電圧を供給して第２のトランジスタをオン又はオフする。] 図１０
[0060] 第２の入力信号は、リレーを制御するために使用することができる外部制御信号であり得る。トランジスタ８３１がオンの場合、外部制御信号はトランジスタ８３１のソースにおいて受信される。第２のトランジスタ８３１がオンの場合、外部制御信号に相当する電流を制御入力からリレー制御スイッチ８２８の制御出力まで搬送する回路がクローズされる。制御入力信号は更にトランジスタ８３０に対してドレイン電圧を供給する。]
[0061] リレー制御スイッチは、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタの異なる配置を使用して実現することができる。他の実施形態では、トランジスタの代わりに電磁スイッチを用いることができる。幾つかの実施形態において、第１のトランジスタは、メーン州ポートランドのＦａｉｒｃｈｉｌｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社によって製造された、ＦａｉｒｃｈｉｌｄＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）２Ｎ７００２Ｎ−チャンネルエンハンストモードＦＥＴＤＭＯＳトランジスタを使用して実現することができ、第２のトランジスタは、ＰｈｉｌｉｐｓＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）ＢＳＨ２０２Ｐ−チャンネルエンハンストモードＭＯＳトランジスタである。]
[0062] 図１１は、本発明の一実施形態に係る、故障インジケータ回路において使用するための電気的視覚インジケータを含む、視覚インジケータ回路９２９の概略図である。視覚インジケータ回路９２９は、発光ダイオード（ＬＥＤ）に接続されたＮＭＯＳトランジスタを含む。ＮＭＯＳトランジスタのドレインはこのＬＥＤの陰極に接続されている。ＮＭＯＳのソースは接地されている。ＬＥＤの陽極は電源に接続されている。抵抗Ｒ９は、電源とＬＥＤの陽極間に接続されている。他の実施形態では、ＰＭＯＳトランジスタをＮＭＯＳトランジスタの代わりに使用することができる。他の実施形態において、視覚インジケータ回路は、抵抗又はフィルタのような他の部品を含む。] 図１１
[0063] 駆動回路からの入力信号は、トランジスタのゲートにおいて視覚インジケータに供給される。図示の実施形態では、ハイ入力信号がＮＭＯＳトランジスタをオンとする。トランジスタがオンになると、電源からの電流がＬＥＤを通って流れるようになり、ＬＥＤは発光する。ＬＥＤは故障の視覚表示を提供する。]
[0064] 視覚インジケータにおいて使用されるスイッチは、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ又は電気機械式スイッチを使用して実現することができる。例えば、このトランジスタは、ＦａｉｒｃｈｉｌｄＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）２Ｎ７００２Ｎ−チャンネルエンハンストモードＦＥＴＤＭＯＳトランジスタとして、又は、ＰｈｉｌｉｐｓＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）ＢＳＨ２０２Ｐ−チャンネルエンハンストモードＭＯＳトランジスタとして実現することができる。他の実施形態では、ＬＥＤを駆動するために適切な他のタイプのスイッチを使用することができる。]
[0065] 図１２Ａおよび１２Ｂは、本発明の一実施形態に係る故障インジケータ回路１０００の回路図である。故障インジケータ回路１０００は、図６の入力論理回路と不揮発性メモリ素子、図７の駆動回路、図８のリレー制御スイッチ及び図９の視覚インジケータに対応するサブ回路を含んでいる。これらのサブ回路は、それぞれのサブ回路に対して上記で説明したように動作することができる。] 図１２Ａ 図６ 図７ 図８ 図９
[0066] 入力信号の高周波数部分をフィルタし、故障インジケータ回路１０００の残りの部分とこの入力信号がインターレースすることを防止するために、多くの並列ＲＣフィルタが含まれている。多くの直列ＲＣ部品が遅延素子として使用されている。]
[0067] リセットスイッチ１００２は、このスイッチがクローズされた場合故障インジケータ回路１００にリセット信号を供給する。リセット信号は、電源１００１からのハイ電圧レベルによって供給される。図示の実施形態では、リセットスイッチ１００２がクローズされた場合、電源は、故障インジケータ回路１０００の入力に５Ｖを供給する。入力１００５は故障インジケータ回路１０００に故障信号を供給する。故障信号は航空機の電気システムの何処で生成されても良く、入力１００５を介して故障インジケータ回路１０００に供給される。]
[0068] 図１３は、本発明の一実施形態に係る、故障インジケータ回路に電力を供給するために使用される電源アッセンブリ１４００の回路図である。] 図１３
[0069] 電源アッセンブリ１４００は、抵抗１４３１を介して電源１４３０に接続された制御ライン１４０１を含む。電源１４３０は、その入力１４０２に接続された第１のバイパスコンデンサ１４３２を介して、且つ、電源１４３０の出力１４０３に接続された第２のバイパスコンデンサ１４３２を介して接地されている。電源１４３０は、共に接地された２つのその他の端子を有している。ダイオード１４３５が、電源１４３５の入力１４０２及び出力１４０３を横断して接続されている。電源アッセンブリ１４００は全体で制御ライン１４０１から１つの入力を受信し、更に接地されている。電源アッセンブリ１４００は１つの出力１４０３を有している。]
[0070] 電源１４３０は制御ライン１４０１から少量の電流を受信し、その出力１４０３を介して安定した電力を故障インジケータ回路１０００の種々の素子に供給する。ダイオード１４３５は、制御ライン１４０１から電源の出力１４０３に直接電流が流れるのを防止するが、電流が反対の方向に流れることを可能とする。第１及び第２のバイパスコンデンサ１４３２，１４３４は、電源１４３０への損傷を防止するために電流及び電圧の高周波成分を濾波する。一実施形態では、制御ライン１４０１は１５Ｖを搬送し、電源アッセンブリ１４３０は、出力１４０３において安定な５Ｖの電源電圧を生成するために充分な電流を使用する。電源電圧は、Ｖｃｃ信号として、故障インジケータ回路１０００の種々のトランジスタ及びその他の部品に供給される。別の実施形態では、制御ラインはＡＣ電圧を供給することができ、且つ、電源はそのように構成されている。]
[0071] 一実施形態では、消費電力が小さく且つ小型のトランジスタ（ＳＯＴ）を電源１４３０を実現するために使用することができる。一実施形態では、カルホルニア州ＭｉｌｐｉｔａｓのＬｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ社で製造された、Ｌｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ（ＴＭ）ＬＴ１７９０ｍｉｃｒｏｐｏｗｅｒ ＳＯＴ−２３ ｌｏｗ ｄｒｏｐｏｕｔ ｒｅｆｅｒｅｎｃｅ ｐｏｗｅｒ ｓｕｐｐｌｙを使用している。ダイオードは、例えば１Ｎ４１４８Ｆａｉｒｃｈｉｌｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＴＭ）のような高コンダクタンスの高速ダイオードを使用して実現することができる。入力における第１のバイパスコンデンサ１４３２は、０．１μＦコンデンサ（２５Ｖ）を使用して実現することができる。出力における第２のバイパスコンデンサ１４３２は、１μＦコンデンサ（１０Ｖ）を使用して実現することができる。抵抗は、２．４３ＫΩの抵抗であっても良い。]
[0072] 図１４は、本発明の一実施形態に係る電磁シールを含む故障インジケータ回路の概略図である。故障インジケータ回路１１００は、リレー１１１０のコイルに接続されており、リレー１１１０は次に負荷１１２０に接続されている。故障インジケータ回路１１００は入力論理回路１１０３、電気機械式スイッチ１１０５及び電磁シールド１１４０を含む。] 図１４
[0073] 故障インジケータ回路１１００は故障信号及び制御イン信号を受信し、制御アウト信号を生成する。入力論理回路１１０３は故障信号とリセット信号を受信して、故障インジケータ回路１１００内の電気機械式スイッチ１１０５を制御する。入力論理回路は、故障信号が故障の存在を指示すると、電気機械式スイッチ１１０５を切る。これに応答して、電気機械式スイッチ１０５は、リレー１１１０に電流を供給する電流ループをオープンする。この電気機械式スイッチは不揮発性メモリとして動作し、故障インジケータ回路がリセットされるまでその回路の状態を維持することによって故障の記憶を維持する。リセット信号又は刺激が同様に故障インジケータ回路１１００に供給される。電気機械式スイッチは、適切な場合、リレーを制御する外部制御信号を遮断（即ち、切断）することにより、リレーを制御する。故障インジケータ回路１１００のリセットは故障をクリアし、且つ、電気機械式スイッチ１１０５に制御信号を通過させるように命令する。リセット信号は過去の故障をクリアし、故障信号は現在の故障を示す。多くの実施形態において、リセット信号はスイッチによって供給される。多くの実施形態において、このスイッチはポップアップインジケータの一部分である。その他の実施形態において、このスイッチは全ての故障を表示する回路から分離されている。]
[0074] 電気機械式スイッチは、リレーコイルによって生成されるような電磁場の影響により、意図せず切断される場合がある。電磁シールド１１４０は、本発明の実施形態に従って、故障インジケータ回路１１００の内部の電気機械式スイッチの動作に電磁場が干渉する可能性を減少させる。]
[0075] 故障インジケータ回路１１００とリレー１１１０は、商業的に入手可能な種々の製品を使用して実現することができる。電磁シールド１１４０は、電磁場と相互作用し、吸収し或いは妨害する全てのタイプの材料を用いて実現することができる。一実施形態では、金属材料を電磁シールドのために使用する。]
[0076] 幾つかの実施形態では、高い透磁率を有する鉄合金を使用して、磁気シールドを形成する。このような材料の幾つかの事例として、冷延鋼板、低炭素鋼、電気アイロン、軟鋼、珪素鋼（ＳｉＦｅ）、高いレベルの透磁率（ｍｕ）を有する一般クラスの合金を意味するＨｙＭｕ合金を含んでいる。磁気シールドを実現するために使用することができる幾つかの材料の事例として、Ｓｕｐｅｒｍａｌｌｏｙ，Ｈｙｍｕ ８００，Ｓｉｌｅｃｔｒｏｎ Ｚ，Ｓｕｐｅｒｍｅｎｄｕｒ，Ｐｅｒｍａｌｌｏｙ，Ｈｙ−Ｒａ ８０，Ｏｒｔｈａｎｏｌ，Ｄｅｌｔａｍａｘ，Ｈｙｐｅｒｎｉｋ及びＭｕ−ｍｅｔａｌが含まれる。]
[0077] 電気機械式スイッチ１１０５は、リードスイッチ又はリードリレーを使用して実現することができる。リードスイッチは、磁場を印加することによって作動する電気スイッチである。磁場は、永久磁石を使用し又は電磁石によって印加することができる。リードスイッチの１つのタイプとして、ガラス容器内に密封された磁気材料から形成された一対のコンタクトを含む。このコンタクトは、通常はオープンで、磁場が存在するとクローズし、或いは通常クローズで磁場が印加されるとオープンする。リードリレーは典型的に１つ又はそれ以上のリードスイッチを含み、このリードスイッチは電磁石によって制御される。]
[0078] リードスイッチ及びリードリレーは、これらが磁場を使用して切断され、実際の機械的又は電気的切断を要しないように形成される。リードスイッチは、対応する電磁石によって操作されるように意図されている。しかしながら、リードスイッチは、スイッチの周りの大気中に存在し得る寄生磁場に対して脆弱である。リードスイッチの感度に依存して、種々の周辺磁場がこのリードスイッチと干渉し、動作論理回路によって切断することを意図していない場合に、このスイッチを切断することがある。]
[0079] 電気機械式スイッチの１つの重要な品質はその感度であり、これはスイッチを励起するために必要な磁気エネルギーの量を示す。例えば、電気機械式スイッチをコイル電磁石を用いて起動した場合、感度は、巻きの回数を掛け合わせたコイル中の電流に相当する、アンペア・ターンの単位で測定される。予期しない切断から電気機械式スイッチを守るために使用される電磁シールドは、この電気機械式スイッチの感度に合致するように選択される。例えば、感度の低いリードスイッチは起動するために高い磁場を必要とし、薄いシート状の鉄材料によって保護することができる。同じ目的のために、簡単に切断される高感度のリードスイッチは寄生電磁場の小さな部分であっても通すことが無い、厚いシールドを必要とする。]
[0080] 故障が一旦クリアされると、リセット刺激が故障インジケータ回路に供給される。図１５Ａは故障インジケータ回路１１００’と共に使用されるべき視覚インジケータとマニュアルリセット機構を示す。故障インジケータ回路１１００’は、ポップアップボタンのようなポップアップインジケータ１２１０を含んでいる。故障信号は、故障インジケータ回路１１００’内で電気機械式スイッチ１１０５’を切断する。電気機械式スイッチは電流ループをオープンし、ポップアップインジケータ１２１０を位置１２２０から位置１２３０まで押し上げる（図１５Ｂ参照）。電気機械式スイッチのポップアップインジケータ１２１０は、アップ位置（１２３０）においてこの故障の記憶を効果的に維持する。故障が一旦クリアされると、ポップアップインジケータをアップ位置１２３０からダウン位置１２２０まで押し下げることによって、故障インジケータ回路１１００’をリセットし、電気機械式スイッチ１１０５’が制御信号をリレーまで通過させることが可能となる。] 図１５Ａ 図１５Ｂ
[0081] 図１５Ａ及び１５Ｂの実施形態において、ポップアップインジケータは故障に応答してポップアップし故障の視覚インジケータを提供する一方で、リセットまで故障の不揮発性メモリとして作用する。図示の実施形態において、故障インジケータ回路は、ポップアップインジケータが押し下げられた場合、マニュアルでリセットされる。他の実施形態において、電気機械式スイッチは、異なるマニュアルリセット機構を使用して、マニュアルでリセットされる。] 図１５Ａ
[0082] 本発明をある例示的な実施形態を参照して説明してきたが、添付の請求の範囲及びその均等範囲によって定義される本発明の精神及び範囲から逸脱することなく、本発明に対して種々の修正及び変更が可能であることを理解すべきである。]

权利要求:

請求項1
リレーに接続された故障検出回路、及び前記故障検出回路及び前記リレーの制御入力に接続された故障インジケータ回路、を備え、前記故障インジケータ回路は不揮発性メモリ素子を含み、前記故障検出回路は、故障を検出し且つ前記故障インジケータ回路に故障を示す信号を供給するように構成され、さらに、前記故障インジケータ回路は、前記リレーに予め決定された制御信号を供給することによって、且つ、前記不揮発性メモリ素子中に故障の検出を示す情報を記憶することにより、前記故障を示す信号に応答するように構成されている、航空機電気システム。
請求項2
請求項１に記載の航空機電気システムにおいて、前記故障インジケータ回路は、リセット信号を受信し、且つ、該リセット信号に基づいて前記不揮発性メモリ素子をクリアするように構成されている、航空機電気システム。
請求項3
請求項１に記載の航空機電気システムにおいて、前記故障インジケータ回路は、外部制御信号を受信し、前記不揮発性メモリ素子が故障の検出を示す情報を含んでいない場合、前記外部制御信号を前記故障インジケータ回路を介して前記リレーの制御入力まで通過させ、更に、前記不揮発性メモリ素子が故障の検出を示す情報を含んでいる場合、前記外部制御信号が前記リレーの制御入力まで通過するのを防止する、航空機電気システム。
請求項4
請求項１に記載の航空機電気システムにおいて、前記故障インジケータ回路は、故障を示す信号を受信し、且つ、前記不揮発性メモリ素子をリセットするための要求を示す信号を受信するように構成された入力論理回路と、及び前記入力論理回路の出力に接続されたスイッチであって、前記不揮発性メモリ素子が故障の検出を示す情報を含んでいる場合、前記制御信号が前記リレーへ流れるのを防止するように構成されたスイッチと、を含む、航空機電気システム。
請求項5
請求項４に記載の航空機電気システムにおいて、前記スイッチは少なくとも１つのトランジスタを含む、航空機電気システム。
請求項6
請求項４に記載の航空機電気システムにおいて、前記スイッチは電気機械式スイッチである、航空機電気システム。
請求項7
請求項４に記載の故障インジケータ回路において、前記入力論理回路は、故障の存在を示す第１の出力信号を生成するように構成され、前記第１の出力信号は前記リセット信号と前記故障信号から得られる、故障インジケータ回路。
請求項8
請求項４に記載の故障インジケータ回路において、前記入力論理回路と前記不揮発性メモリ素子は、少なくとも１つのプログラマブル論理デバイスとＡＳＩＣによって実現される、故障インジケータ回路。
請求項9
請求項１に記載の航空機電気システムにおいて、前記故障インジケータ回路は更に、記憶された故障の視覚表示のために視覚インジケータを含む、航空機電気システム。
請求項10
請求項９に記載の航空機電気システムにおいて、前記視覚インジケータは少なくとも１つのＬＥＤを含む、航空機電気システム。
請求項11
請求項９に記載の航空機電気システムにおいて、前記視覚インジケータはポップアップボタンである、航空機電気システム。
請求項12
請求項１１に記載の航空機電気システムにおいて、前記故障インジケータ回路は更に、リセット刺激を受信し、且つ、前記リセット刺激に応答してリセット要求信号を発生するように構成された、マニュアルリセット機構を含み、更に、前記ポップアップボタンは押された場合、前記リセット刺激を供給する、航空機電気システム。
請求項13
請求項１に記載の航空機電気システムにおいて、前記不揮発性メモリ素子は、ポップアップボタンを使用して情報を記憶する、航空機電気システム。
請求項14
請求項１に記載の航空機電気システムにおいて、前記リレーは電源から負荷への電流の流れを制御する、航空機電気システム。
請求項15
請求項１に記載の故障インジケータ回路において、前記不揮発性メモリ素子は、不揮発性メモリを有する電位差計を含む、故障インジケータ回路。
請求項16
請求項１５に記載の故障インジケータ回路において、前記電位差計は、少なくとも１つの高抵抗位置と少なくとも１つの低抵抗位置を有するデジタル電位差計であり、前記故障インジケータ回路は、前記少なくとも１つの高抵抗位置と前記少なくとも１つの低抵抗位置の１つとして故障を記憶するように構成されている、故障インジケータ回路。
請求項17
請求項１に記載の故障インジケータ回路において、前記不揮発性メモリ素子は１ビットメモリ素子を含む、故障インジケータ回路。
請求項18
航空機電気システムのリレーを制御するための方法において、本方法は、少なくとも１つの故障を検出すること、固体不揮発性メモリを用いて前記少なくとも１つの故障の記録を記憶すること、電力の不在中に前記少なくとも１つの故障の前記記録を維持すること、リセット信号が受信された場合、前記少なくとも１つの故障の記録をクリアすること、及び、前記少なくとも１つの故障が記憶された場合、航空機電気システムへの電力の流れを停止するためにリレーをオープンすること、を含む、方法。
請求項19
故障の検出を示す故障信号と前記故障をリセットする要求を示すリセット信号とを受信するように構成された入力論理回路と、及び前記入力論理回路の出力に接続された電気機械式スイッチであって、前記入力論理回路は前記故障信号及びリセット信号から得られる、電気機械式スイッチと、を備え、前記電気機械式スイッチは、前記入力論理回路の出力に応答してリレーを制御するように構成されており、且つ、前記電気機械式スイッチは、該電気機械式スイッチの動作への外部磁場の影響を減少させるシールド材料によって取り囲まれている、故障インジケータ回路。
請求項20
請求項１９に記載の故障インジケータ回路において、前記電気機械式スイッチはリードスイッチである、故障インジケータ回路。
請求項21
請求項１９に記載の故障インジケータ回路において、前記シールド材料のシールド能力は前記電気機械式スイッチの磁気感度よりも大きい、故障インジケータ回路。
請求項22
請求項１９に記載の故障インジケータ回路において、前記シールドは磁性鉄鋼材を備える、故障インジケータ回路。