• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung bezieht sich auf eine Halbleiterpackung mit mehreren eingebetteten Chips, von denen wenigstens ein Teil einen gleichartigen Schaltkreis (DG1, DG2) mit im Wesentlichen der gleichen gemeinsamen Funktion beinhaltet, sowie auf ein zugehöriges Betriebsverfahren. DOLLAR A Erfindungsgemäß ist der gleichartige Schaltkreis in wenigstens einem ausgewählten der Chips der Halbleiterpackung aktiviert und der gleichartige Schaltkreis in einem oder mehreren der anderen Chips deaktiviert und der aktivierte, gleichartige Schaltkreis führt die gemeinsame Funktion für den oder die ausgewählten Chips und den einen oder die mehreren anderen Chips aus. DOLLAR A Verwendung in der Halbleiter-Mehrchippackungstechnologie.The invention relates to a semiconductor package having a plurality of embedded chips, at least a portion of which includes a similar circuit (DG1, DG2) having substantially the same common function as well as an associated operating method. DOLLAR A According to the invention, the like circuit is activated in at least one selected one of the chips of the semiconductor package and the like circuit in one or more of the other chips is deactivated and the activated similar circuit performs the common function for the selected chip (s) and the one or more other chips. DOLLAR A Use in semiconductor multi-chip packaging technology.
    公开号:DE102004029844A1
    申请号:DE102004029844
    申请日:2004-06-16
    公开日:2005-02-03
    发明作者:Ho-Cheol Lee
    申请人:Samsung Electronics Co Ltd；
    IPC主号:H01L23-12
    专利说明:
    [0001] DieErfindung bezieht sich auf eine Halbleiterpackung mit mehreren eingebettetenChips sowie auf ein zugehörigesBetriebsverfahren.TheThis invention relates to a semiconductor package having a plurality of embedded onesChips as well as an associatedOperating procedures.
    [0002] EineMehrchippackung wird durch elektrisches Verbinden von Logikchipsmit Speicherchips hergestellt, nachdem derartige Chips aufeinander gestapeltwurden. Ein Logikchip ist eine Art Mikrobauelement, und ein Speicherchipist in der Lage, Information zu speichern/regenerieren. In einer Mehrchippackungwerden Logik- und Speicherchips gleichzeitig gepackt, was vorteilhafterweisezu einem geringen Packungsvolumen führt, das zur Miniaturisierungelektronischer Produkte geeignet ist.AMulti-chip packaging is achieved by electrically connecting logic chipsmade with memory chips after such chips stacked on top of each otherwere. A logic chip is a kind of micro device, and a memory chipis able to save / regenerate information. In a multi-chip bagLogic and memory chips are packed at the same time, which is advantageousleads to a low volume of packaging, which leads to miniaturizationelectronic products is suitable.
    [0003] Ineinem Zweichiptyp einer Mehrchippackung sind zum Beispiel zwei gestapelteChips elektrisch miteinander verbunden, zudem sind die Chips miteinem Leiterrahmen elektrisch verbunden. Der Leiterrahmen stelltVerbindungen mit einem externen elektronischen Bauelement bereit.In diesem Fall wird herkömmlicherweiseeine Bondinsel, mit der Chips versehen sind, über eine Drahtbondtechnik mit demLeiterrahmen elektrisch verbunden.InFor example, a two-chip type of multi-chip package is two stacked onesChips electrically connected to each other, also are the chips withelectrically connected to a lead frame. The ladder frame putsConnections with an external electronic component ready.In this case, conventionallya bonding pad provided with the chips, via a wire bonding technique with theLead frame electrically connected.
    [0004] Speziellbeinhaltet jeder Chip in der Mehrchippackung einen oder mehreregleichartige Schaltkreise, wobei einer oder mehrere Schaltkreise diegleiche Funktion wie Schaltkreise in anderen Chips in der Packunghaben, z.B. einen Leistungsversorgungsschaltkreis oder einen Taktgeber.In dem Fall, dass jeder Chip gleich ist, sind dann alle Komponentenin den Chips gleich.speciallyEach chip in the multi-chip package includes one or moresimilar circuits, wherein one or more circuits thesame function as circuits in other chips in the packhave, e.g. a power supply circuit or a clock.In the case that each chip is the same, then all components arethe same in the chips.
    [0005] ZumBeispiel weisen alle Chips in der Packung Leistungsversorgungsschaltkreiseauf. Leistungsversorgungsschaltkreise erzeugen alle Arten von Leistung,die in dem Chip verwendet werden, indem externe Leistungssignaleangepasst werden.To theFor example, all chips in the package have power supply circuitson. Power supply circuits generate all kinds of power,which are used in the chip by external power signalsbe adjusted.
    [0006] 1 ist eine Ansicht, dieeine Halbleiterpackung 100 zeigt, die aus zwei Chips, Chip1und Chip2, gebildet ist, die jeweils einen Leistungsversorgungsschaltkreisund einen internen Schaltkreis beinhalten. Da beide Chips einenLeistungsversorgungsschaltkreis aufweisen, nimmt der Gesamtstrom zu,der von der Halbleiterpackung 100 verbraucht wird. 1 is a view that is a semiconductor package 100 2, which is formed of two chips, Chip1 and Chip2, each including a power supply circuit and an internal circuit. Since both chips have a power supply circuit, the total current consumed by the semiconductor package increases 100 is consumed.
    [0007] Ineiner mobilen Vorrichtung, wie einem Handy, ist es wichtig, denBetrag an Betriebszeit zu maximieren, der von einer einzelnen vollenLadung der Batterie geliefert wird (oder in anderen Worten die Batterielebensdauerzu maximieren). Ein erhöhter Stromverbrauchaufgrund des Vorhandenseins mehrerer arbeitender Leistungsversorgungsschaltkreise ineiner Mehrchippackung kann dem Ziel der Maximierung der Batterielebensdauerentgegenlaufen.InA mobile device, such as a cell phone, it is important to theTo maximize the amount of uptime from a single fullCharging the battery is delivered (or in other words the battery lifeto maximize). An increased power consumptiondue to the presence of several operating power supply circuits inA multi-chip pack may aim to maximize battery liferun counter.
    [0008] DerErfindung liegt als technisches Problem die Bereitstellung einerHalbleiterpackung mit mehreren eingebetteten Chips, die einen möglichstgeringen Stromverbrauch besitzt, sowie eines zugehörigen Betriebsverfahrenszugrunde.Of theInvention is the technical problem of providing aSemiconductor package with several embedded chips, one as possiblehas low power consumption, and an associated operating methodbased.
    [0009] DieErfindung löstdieses Problem durch die Bereitstellung einer Halbleiterpackungmit den Merkmalen des Anspruchs 1 oder 2 sowie eines Betriebsverfahrensmit den Merkmalen des Anspruchs 10.TheInvention solvesthis problem by providing a semiconductor packagewith the features of claim 1 or 2 and an operating methodwith the features of claim 10.
    [0010] VorteilhafteWeiterbildungen der Erfindung sind in den Unteransprüchen angegeben.advantageousFurther developments of the invention are specified in the subclaims.
    [0011] Vorteilhafte,nachfolgend beschriebene Ausführungsformender Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispielsind in den Zeichnungen dargestellt. Hierbei zeigen:Advantageous,Embodiments described belowof the invention and the conventional embodiment explained above for better understanding thereofare shown in the drawings. Hereby show:
    [0012] 1 ein Blockdiagramm, daseine Halbleiterpackung gemäß dem Standder Technik zeigt, die aus zwei Chips gebildet ist, die jeweilseinen Leistungsversorgungsschaltkreis und einen internen Schaltkreisbeinhalten, 1 12 is a block diagram showing a prior art semiconductor package formed of two chips each including a power supply circuit and an internal circuit;
    [0013] 2A eine Explosionsansicht,die eine Halbleiterpackung gemäß einerAusführungsformder Erfindung in einem ersten Stadium der Anordnung einer Bondverdrahtungzeigt, 2A an exploded view showing a semiconductor package according to an embodiment of the invention in a first stage of the arrangement of a bonding wiring,
    [0014] 2B eine Explosionsansicht,welche die Halbleiterpackung von 2A ineinem zweiten Stadium der Anordnung der Bondverdrahtung zeigt, 2 B an exploded view showing the semiconductor package of 2A in a second stage of the arrangement of the bonding wiring shows
    [0015] 3A eine Explosionsansicht,die eine Halbleiterpackung gemäß einerAusführungsformder Erfindung in einem ersten Stadium der Anordnung einer Bondverdrahtungzeigt, 3A an exploded view showing a semiconductor package according to an embodiment of the invention in a first stage of the arrangement of a bonding wiring,
    [0016] 3B eine Explosionsansicht,welche die Halbleiterpackung von 3A ineinem zweiten Stadium der Anordnung der Bondverdrahtung zeigt, 3B an exploded view showing the semiconductor package of 3A in a second stage of the arrangement of the bonding wiring shows
    [0017] 4A ein Blockdiagramm, daseine Halbleiterpackung gemäß einerAusführungsformder Erfindung zeigt, die eine Leiterplatte (PCB) in einem erstenZwischenverbindungsstadium benutzt, und 4A 10 is a block diagram showing a semiconductor package according to an embodiment of the invention using a printed circuit board (PCB) in a first interconnection stage, and FIG
    [0018] 4B ein Blockdiagramm, dasdie Halbleiterpackung von 4A ineinem zweiten Zwischenverbindungsstadium zeigt. 4B a block diagram showing the semiconductor package of 4A in a second interconnecting stage.
    [0019] 2A ist eine Explosionsansicht,die eine Halbleiterpackung 200 gemäß einer Ausführungsformder Erfindung in einem ersten Stadium der Anordnung einer Bondverdrahtungzeigt. 2B ist eine Ansichtder Halbleiterpackung 200 in einem zweiten Stadium in derAnordnung der Bondverdrahtung. 2A is an exploded view showing a semiconductor package 200 according to an embodiment of the invention in a first stage of the arrangement of a bonding wiring shows. 2 B is a view of the semiconductor package 200 in a second stage in the arrangement of the bonding wiring.
    [0020] Bezugnehmendauf 2A beinhaltet die Halbleiterpackung 200 zweiChips Chip1 und Chip2. Der erste Chip Chip1 beinhaltet einen Leistungsgeneratorbzw. Leistungsversorgungsschaltkreis DG1, einen AuswahlschaltkreisOL1 und einen internen Schaltkreis C1. Der zweite Chip Chip2 beinhalteteinen Leistungsversorgungsschaltkreis DG2, einen AuswahlschaltkreisOL2 und einen internen Schaltkreis C2.Referring to 2A includes the semiconductor package 200 two chips Chip1 and Chip2. The first chip chip 1 includes a power supply circuit DG1, a selection circuit OL1, and an internal circuit C1. The second chip chip 2 includes a power supply circuit DG2, a selection circuit OL2, and an internal circuit C2.
    [0021] DieLeistungsversorgungsschaltkreise DG1 und DG2 führen den internen SchaltkreisenC1 beziehungsweise C2 Leistung zu und sind ein Beispiel für einengemeinsamen, d.h. gleichartigen, Schaltkreis der Chips Chip1 undChip2, der im Wesentlichen die gleiche Funktion ausführt. Zusätzlich zu oderstatt eines Leistungsgenerators kann der gleichartige Schaltkreiseinen Signalgenerator und/oder einen Taktpuffer etc. beinhalten.ThePower supply circuits DG1 and DG2 guide the internal circuitsC1 or C2 performance and are an example of onecommon, i. similar, circuit of chips Chip1 andChip2, which performs essentially the same function. In addition to orinstead of a power generator, the similar circuita signal generator and / or a clock buffer, etc. include.
    [0022] DieAuswahlschaltkreise OL1 und OL2 aktivieren/deaktivieren die LeistungsversorgungsschaltkreiseDG1 beziehungsweise DG2 und wirken für diese als Schalter.TheSelection circuits OL1 and OL2 activate / deactivate the power supply circuitsDG1 or DG2 and act as a switch for these.
    [0023] Wenneine Massespannung Vss, die z.B. an einenLeiterrahmen F2 angelegt wird, mit einem Eingang des Auswahlschaltkreises,z.B. OL1, verbunden ist, sendet der Auswahlschaltkreis OL1 ein Deaktivierungssteuersignalzu dem Leistungsgenerator, z.B. DG1. Als Folge wird der Leistungsgenerator DG1deaktiviert.When a ground voltage V ss applied , for example, to a lead frame F2 is connected to an input of the selection circuit, eg OL1, the selection circuit OL1 sends a deactivation control signal to the power generator, eg DG1. As a result, the power generator DG1 is deactivated.
    [0024] Wenndie Massespannung Vss nicht mit dem Eingangdes Auswahlschaltkreises, z.B. OL1, verbunden ist, wird das Deaktivierungssteuersignalnicht erzeugt. Demgemäß wird derLeistungsversorgungsschaltkreis, z.B. DG1, nicht deaktiviert, d.h.er ist aktiviert, um dem Chip, z.B. Chip1, Leistung zuzuführen.When the ground voltage V ss is not connected to the input of the selection circuit, eg, OL1, the deactivation control signal is not generated. Accordingly, the power supply circuit, eg DG1, is not deactivated, ie it is activated to supply power to the chip, eg chip1.
    [0025] Wennalternativ eine Versorgungsspannung Vdd mitdem Eingang des Auswahlschaltkreises, z.B. OL1, verbunden ist, sendetder Auswahlschaltkreis OL1 ein Deaktivierungssteuersignal zu demLeistungsgenerator, z.B. DG1. Als Folge wird der LeistungsgeneratorDG1 deaktiviert. Wenn keine Versorgungsspannung Vdd mitdem Eingang des Auswahlschaltkreises OL1 verbunden ist, wird dasDeaktivierungssteuersignal nicht erzeugt, so dass der LeistungsgeneratorDG1 nicht deaktiviert ist, um dem Chip, z.B. Chip1, Leistung zuzuführen.Alternatively, if a supply voltage V dd is connected to the input of the selection circuit, eg OL1, the selection circuit OL1 sends a deactivation control signal to the power generator, eg DG1. As a result, the power generator DG1 is deactivated. When no supply voltage V dd is connected to the input of the selection circuit OL1, the deactivation control signal is not generated, so that the power generator DG1 is not deactivated to supply power to the chip, eg, chip1.
    [0026] Bezugnehmendauf 2A sind der LeistungsgeneratorDG1 und der Auswahlschaltkreis OL1 mit einer Bondinsel P1 beziehungsweiseeiner Bondinsel P3 verbunden. Außerdem sind der LeistungsgeneratorDG2 und der Auswahlschaltkreis OL2 mit einer Bondinsel P4 beziehungsweiseeiner Bondinsel P6 verbunden.Referring to 2A For example, the power generator DG1 and the selection circuit OL1 are connected to a bonding pad P1 and a bonding pad P3, respectively. In addition, the power generator DG2 and the selection circuit OL2 are connected to a bonding pad P4 and a bonding pad P6, respectively.
    [0027] In 2A verbindet eine Bondverdrahtung dieBondinseln P2 und P5 mit dem Leiterrahmen F2, der auf der MassespannungVss gehalten wird. Die Bondinseln P1, P3,P4 und P6 sind nicht miteinander verbunden. Als Folge führen derLeistungsgenerator DG1 des ersten Chips Chip1 und der LeistungsgeneratorDG2 des zweiten Chips Chip2 den Chips Chip1 beziehungsweise Chip2separat Leistung zu.In 2A Bond wiring connects the bond pads P2 and P5 to the lead frame F2, which is held at the ground voltage V ss . Bonding pads P1, P3, P4 and P6 are not interconnected. As a result, the power generator DG1 of the first chip Chip1 and the power generator DG2 of the second chip Chip2 separately supply power to the chips Chip1 and Chip2, respectively.
    [0028] Bezugnehmendauf 2B sind die LeistungsgeneratorenDG1 und DG2 sowie die Auswahlschaltkreise OL1 und OL2 in der gleichenWeise wie in 2A mitden Bondinseln P1 und P4 beziehungsweise den Bondinseln P3 und P6verbunden. Die Bondinseln P2 und P5 sind mit dem Leiterrahmen F3 aufder Massespannung Vss verbunden.Referring to 2 B are the power generators DG1 and DG2 and the selection circuits OL1 and OL2 in the same manner as in 2A connected to the bonding pads P1 and P4 and the bonding pads P3 and P6, respectively. The bonding pads P2 and P5 are connected to the lead frame F3 at the ground voltage V ss .
    [0029] DesWeiteren ist in 2B jedochdie Bondinsel P1 durch eine Bondverdrahtung mit einem LeiterrahmenF1 verbunden, und die Bondinsel P4 ist durch eine Bondverdrahtungmit dem Leiterrahmen F1 verbunden. Demgemäß ist die Bondinsel P1 mit derBondinsel P4 elektrisch verbunden. Folglich ist der LeistungsgeneratorDG1 mit dem Leistungsgenerator DG2 elektrisch verbunden. Außerdem istdie Bondinsel P3 durch eine Bondverdrahtung mit dem LeiterrahmenF2 verbunden, wodurch sie mit der Massespannung Vss verbundenist.Furthermore, in 2 B however, the bonding pad P1 is connected to a lead frame F1 by a bonding wiring, and the bonding pad P4 is connected to the lead frame F1 by a bonding wiring. Accordingly, the bonding pad P1 is electrically connected to the bonding pad P4. Consequently, the power generator DG1 is electrically connected to the power generator DG2. In addition, the bonding pad P3 is connected to the lead frame F2 by a bonding wiring, thereby being connected to the ground voltage V ss .
    [0030] Dain 2B die BondinselP3 durch eine Bondverdrahtung mit dem Leiterrahmen F2 verbundenist, der auf der Massespannung Vss gehalten wird,ist die Massespannung Vss mit dem Eingang desAuswahlschaltkreises OL1 verbunden. Daher sendet der AuswahlschaltkreisOL1 das Deaktivierungssteuersignal zu dem LeistungsversorgungsschaltkreisDG1. Als Folge ist der Leistungsgenerator DG1 deaktiviert.Because in 2 B the bonding pad P3 is connected by a bonding wiring to the lead frame F2, which is held at the ground voltage V ss , the ground voltage V ss is connected to the input of the selection circuit OL1. Therefore, the selection circuit OL1 sends the deactivation control signal to the power supply circuit DG1. As a result, the power generator DG1 is deactivated.
    [0031] Dades Weiteren die Bondinsel P1 durch eine Bondverdrahtung mit demLeiterrahmen F2 mit der Bondinsel P4 verbunden ist, führt deraktivierte, d.h. nicht deaktivierte, Leistungsgenerator DG2 statt desdeaktivierten Leistungsgenerators DG1 beiden Chips Chip1 und Chip2Leistung zu. Bezüglich 2A verbraucht die Anordnungvon 2B weniger Strom.Außerdemist die Deaktivierungsanordnung von 2B relativzu der Auslegung und Herstellung einer Version des zweiten ChipsChip2 wirtschaftlich von Vorteil, die den Leistungsgenerator DG2nicht beinhaltet.Furthermore, since the bonding pad P1 is connected to the bonding pad P4 by bonding wiring to the lead frame F2, the power generator DG2 activated, ie not deactivated, supplies power to both chips Chip1 and Chip2 instead of the disabled power generator DG1. In terms of 2A consumes the arrangement of 2 B less electricity. In addition, the deactivation arrangement of 2 B economically advantageous to the design and manufacture of a version of the second chip Chip2 that does not include the power generator DG2.
    [0032] Bezugnehmendauf die 2A und 2B ist der Leiterrahmen F2z.B. durch einen externen Anschluss ausgeführt, der mit einer externenVorrichtung verbunden ist, und der Leiterrahmen F1 ist z.B. durcheinen internen Anschluss zur Verbindung der Chips in der Packungausgeführt.Referring to the 2A and 2 B For example, the lead frame F2 is implemented by an external terminal connected to an external device, and the lead frame F1 is formed by, for example, an internal terminal for connecting the chips in the package.
    [0033] DieHalbleiterpackung 200 ist in den 2A und 2B sodargestellt, dass sie zwei eingebettete Chips mit dem gleichen Aufbauaufweist. Dies ist jedoch nicht beschränkend zu verstehen, da dieHalbleiterpackung 200 alternativ zwei oder mehr eingebetteteChips mit dem gleichen oder verschiedenem Aufbau und/oder Eigenschaftenbeinhalten kann.The semiconductor package 200 is in the 2A and 2 B shown to have two embedded chips of the same construction. However, this is not to be understood as limiting the semiconductor package 200 alternatively, may include two or more embedded chips of the same or different construction and / or properties.
    [0034] In 2B ist lediglich der LeistungsgeneratorDG2 eines der Chips, Chip2, in der Halbleiterpackung 200 aktiviert.Der Leistungsgenerator DG2 des anderen Chips Chips1 ist deaktiviert.Als Folge wirkt der aktivierte Leistungsgenerator DG1 als Leistungsquellefür beideChips Chip2 und Chip1 in der Halbleiterpackung 200.In 2 B is merely the power generator DG2 of one of the chips, Chip2, in the semiconductor package 200 activated. The power generator DG2 of the other chip chip1 is deactivated. As a consequence, the activated power generator DG1 acts as a power source for both chips Chip2 and Chip1 in the semiconductor package 200 ,
    [0035] 3A ist eine Explosionsansicht,die eine Halbleiterpackung 300 gemäß einer Ausführungsformder Erfindung in einem ersten Zustand der Anordnung einer Bondverdrahtungzeigt. 3B ist eine Explosionsansicht,welche die Halbleiterpackung 300 in einem zweiten Zustandder Anordnung der Bondverdrahtung zeigt. Dabei ist z.B. der LeiterrahmenF2 mit der Massespannung Vss verbunden. 3A is an exploded view showing a semiconductor package 300 according to an embodiment of the invention in a first state of the arrangement of a bonding wiring shows. 3B is an exploded view showing the semiconductor package 300 in a second state of the arrangement of the bonding wiring shows. In this case, for example, the lead frame F2 is connected to the ground voltage V ss .
    [0036] Bezugnehmendauf 3A beinhaltet die Halbleiterpackung 300 dreiChips Chip1, Chip2 und Chip3. Die Chips Chip1, Chip2 und Chip3 bein halten LeistungsgeneratorenDG1, DG2 und DG3 sowie Auswahlschaltkreise OL1, OL2 und OL3 undinterne Schaltkreise C1, C2 beziehungsweise C3.Referring to 3A includes the semiconductor package 300 three chips Chip1, Chip2 and Chip3. The chips Chip1, Chip2 and Chip3 contain power generators DG1, DG2 and DG3 as well as selection circuits OL1, OL2 and OL3 and internal circuits C1, C2 and C3, respectively.
    [0037] DieLeistungsgeneratoren DG1, DG2 und DG3 führen den jeweiligen internenSchaltkreisen C1, C2 und C3 Leistung zu. Die Auswahlschaltkreise OL1,OL2 und OL3 aktivieren/deaktivieren die LeistungsversorgungsschaltkreiseDG1, DG2 und DG3 und wirken fürdiese als Schalter. Die Auswahlschaltkreise OL1, OL2 und OL3 der 3A und 3B arbeiten in der gleichen Weise wiedie Auswahlschaltkreise OL1 und OL2 der 2A und 2B.The power generators DG1, DG2 and DG3 supply power to the respective internal circuits C1, C2 and C3. The selection circuits OL1, OL2 and OL3 activate / deactivate the power supply circuits DG1, DG2 and DG3 and act as switches for them. The selection circuits OL1, OL2 and OL3 of 3A and 3B operate in the same way as selector circuits OL1 and OL2 of FIG 2A and 2 B ,
    [0038] Bezugnehmendauf 3A sind der LeistungsgeneratorDG1 und der Auswahlschaltkreis OL1 mit einer Bondinsel P1 beziehungsweiseeiner Bondinsel P3 verbunden. Der Leistungsgenerator DG2 und derAuswahlschaltkreis OL2 sind mit einer Bondinsel P4 beziehungsweiseeiner Bondinsel P6 verbunden. Der Leistungsgenerator DG3 und der AuswahlschaltkreisOL3 sind mit einer Bondinsel P7 beziehungsweise einer BondinselP9 verbunden.Referring to 3A For example, the power generator DG1 and the selection circuit OL1 are connected to a bonding pad P1 and a bonding pad P3, respectively. The power generator DG2 and the selection circuit OL2 are connected to a bonding pad P4 and a bonding pad P6, respectively. The power generator DG3 and the selection circuit OL3 are connected to a bonding pad P7 and a bonding pad P9, respectively.
    [0039] DieBondinseln P2, P5 und P8 sind durch eine Bondverdrahtung mit demLeiterrahmen F2 verbunden, der auf der Massespannung Vss gehalten wird.Die Bondinseln P1, P3, P4, P6, P7 und P9 sind nicht miteinanderverbunden. Als Folge führenin 3A der LeistungsgeneratorDG1 des ersten Chips Chip1, der Leistungsgenerator DG2 des zweitenChips Chip2 und der Leistungsgenerator DG3 des Chips Chip3 den ChipsChip1, Chip2 beziehungsweise Chip3 separat Leistung zu.The bonding pads P2, P5 and P8 are connected by a bonding wiring to the lead frame F2, which is held at the ground voltage V ss . Bonding pads P1, P3, P4, P6, P7 and P9 are not interconnected. As a result, lead in 3A the power generator DG1 of the first chip chip1, the power generator DG2 of the second chip chip2, and the power generator DG3 of the chip chip3 separately supply power to the chips chip1, chip2, and chip3, respectively.
    [0040] Bezugnehmendauf 3B sind die LeistungsgeneratorenDG1, DG2 und DG3 sowie die Auswahlschaltkreise OL1, OL2 und OL3in der gleichen Weise wie in 3A mitden Bondinseln P1, P4 und P7 beziehungsweise den Bondinseln P3,P6 und P9 verbunden. Die Bondinseln P2, P5 und P8 sind mit dem LeiterrahmenF2 auf der Massespannung Vss verbunden.Referring to 3B are the power generators DG1, DG2 and DG3 and the selection circuits OL1, OL2 and OL3 in the same manner as in 3A connected to the bonding pads P1, P4 and P7 and the bonding pads P3, P6 and P9, respectively. The bonding pads P2, P5 and P8 are connected to the lead frame F2 at the ground voltage V ss .
    [0041] Dadie Bondinseln P1, P4, P7 elektrisch miteinander verbunden sind,sind die Leistungsgeneratoren DG1, DG2 und DG3 elektrisch miteinanderverbunden. Außerdemsind die Bondinseln P3 und P6 durch eine Bondverdrahtung mit demLeiterrahmen F2 verbunden, wodurch sie mit der Massespannung Vss verbunden sind. Somit ist die MassespannungVss überdie Bondinseln P3 und P6 mit dem Eingang der AuswahlschaltkreiseOL1 beziehungsweise OL2 verbunden. Daher senden die AuswahlschaltkreiseOL1 und OL2 das Deaktivierungssteuersignal zu den LeistungsversorgungsschaltkreisenDG1 beziehungsweise DG2. Als Folge werden die LeistungsgeneratorenDG1 und DG2 deaktiviert.Since the bonding pads P1, P4, P7 are electrically connected to each other, the power generators DG1, DG2 and DG3 are electrically connected to each other. In addition, the bonding pads P3 and P6 are connected to the lead frame F2 by a bonding wiring, thereby being connected to the ground voltage V ss . Thus, the ground voltage V ss via the bonding pads P3 and P6 to the input of the selection circuits OL1 and OL2 is connected. Therefore, the selection circuits OL1 and OL2 send the deactivation control signal to the power supply circuits DG1 and DG2, respectively. As a result, the power generators DG1 and DG2 are deactivated.
    [0042] DesWeiteren sind die Kontaktstellen P1, P4 und P7 durch eine Bondverdrahtungund den Leiterrahmen F2 miteinander verbunden, so dass der aktivierteLeistungsgenerator DG3 statt der deaktivierten LeistungsgeneratorenDG1 und DG2 den Chips Chip1, Chip2 und Chip3 Leistung zuführt. Relativzu 3A verbraucht dieAnordnung von 3B wenigerStrom.Furthermore, the pads P1, P4 and P7 are interconnected by a bond wiring and the lead frame F2 so that the activated power generator DG3 supplies power to the chips Chip1, Chip2 and Chip3 instead of the deactivated power generators DG1 and DG2. In relation to 3A consumes the arrangement of 3B less electricity.
    [0043] 4A ist ein Blockdiagramm,das eine Halbleiterpackung 400 gemäß einer Ausführungsformder Erfindung, die eine Leiterplatte (PCB) 10 verwendet,in einem ersten Zwischenverbindungsstadium zeigt. 4B ist ein Blockdiagramm, das die Halbleiterpackung 400 ineinem zweiten Zwischenverbindungsstadium zeigt. 4A is a block diagram illustrating a semiconductor package 400 according to an embodiment of the invention, comprising a printed circuit board (PCB) 10 used in a first interconnecting stage. 4B is a block diagram showing the semiconductor package 400 in a second interconnecting stage.
    [0044] Bezugnehmendauf 4A beinhaltet die Halbleiterpackung 400 zweiChips Chip1 und Chip2, die ihrerseits Leistungsgeneratoren DG1 bzw.DG2 und Auswahlschaltkreise OL1 bzw. OL2 beinhalten, die sämtlich aufder PCB 10 ausgebildet sind.Referring to 4A includes the semiconductor package 400 two chips Chip1 and Chip2, which in turn include power generators DG1 and DG2 and selection circuits OL1 and OL2, all on the PCB 10 are formed.
    [0045] Bezugnehmendauf 4A sind die BondinselnP2 und P5 durch einen Verbindungsteil 20 mit der MassespannungVss verbunden. Die Bondinseln P1, P3, P4und P6 sind nicht miteinander verbunden. Als Folge führen derLeistungsgenerator DG1 des ersten Chips Chip1 und der LeistungsgeneratorDG2 des zweiten Chips Chip2 den Chips Chip1 beziehungsweise Chip2separat Leistung zu.Referring to 4A are the bonding pads P2 and P5 through a connecting part 20 connected to the ground voltage V ss . The Bond Islands P1, P3, P4 and P6 are not connected. As a result, the power generator DG1 of the first chip Chip1 and the power generator DG2 of the second chip Chip2 separately supply power to the chips Chip1 and Chip2, respectively.
    [0046] Bezugnehmendauf 4B sind die BondinselnP1 und P4 durch einen Verbindungsteil 30 elektrisch miteinanderverbunden. Demgemäß sind die LeistungsgeneratorenDG1 und DG2 elektrisch miteinander verbunden. Außerdem ist die Bondinsel P3 über denVerbindungsteil 20 mit der Massespannung Vss verbunden.Daher sendet der Auswahlschaltkreis OL1 das Deaktivierungssteuersignalzu dem Leistungsgenerator DG1, wodurch dieser deaktiviert wird.Referring to 4B are the bonding pads P1 and P4 through a connecting part 30 electrically connected to each other. Accordingly, the power generators DG1 and DG2 are electrically connected to each other. In addition, the bonding pad P3 is over the connection part 20 connected to the ground voltage V ss . Therefore, the selection circuit OL1 sends the deactivation control signal to the power generator DG1, thereby deactivating it.
    [0047] Außerdem führt deraktivierte Leistungsgenerator DG2 statt des deaktivierten LeistungsgeneratorsDG1 den Chips Chip1 und Chip2 Leistung zu. Relativ zu 4A verbraucht die Anordnungvon 4B weniger Strom.In addition, the activated power generator DG2 supplies power to the chips Chip1 and Chip2 instead of the deactivated power generator DG1. In relation to 4A consumes the arrangement of 4B less electricity.
    [0048] Einerder mehreren Chips kann z.B. ein Speicherchip oder ein Mikroprozessorchipsein. Alternativ könnendie mehreren Chips den Mikroprozessorchip und den Speicherchip beinhalten.Der Speicherchip kann ein beliebiger der Folgenden sein: dynamischer Speichermit wahlfreiem Zugriff (DRAM), statischer Speicher mit wahlfreiemZugriff (SRAM) und Flash-Speicher.oneof the multiple chips may e.g. a memory chip or a microprocessor chipbe. Alternatively you canthe multiple chips include the microprocessor chip and the memory chip.The memory chip may be any of the following: dynamic memoryrandom access (DRAM), static random access memoryAccess (SRAM) and flash memory.
    [0049] DieseErfindung kann jedoch in einer Halbleiterpackung mit unterschiedlicherAnzahl von Chips mit verschiedenen Formen ausgeführt werden und ist nicht aufdie gezeigten Halbleiterpackungen beschränkt. Des Weiteren kann eineHalbleiterpackung, in der Chips mit verschiedenem Aufbau und/oderEigenschaften eingebettet sind, bei der Erfindung verwendet werden.TheseHowever, the invention can be used in a semiconductor package with differentNumber of chips to be executed with different shapes and is not upthe shown semiconductor packages limited. Furthermore, aSemiconductor package, in the chips of various construction and / orProperties embedded are used in the invention.
    [0050] Mitanderen Worten kann jeder Chip ähnlich einerMCP (Mehrchippackung) und einer SIP (System-in-Packung), selbstwenn Chips mit verschiedenen Spezifikationen in einer Packung eingebettet sind,einen gleichartigen Schaltkreis aufweisen, der im Wesentlichen diegleiche Funktion bereitstellt, wie z.B. ein Leistungsgenerator.Wenngleich einige der Leistungsgeneratoren deaktiviert sein können, kann einLeistungsgenerator aktiviert sein, um seinem eigenen Chip Leistungzuzuführenund um den anderen, verbundenen Chips Leistung zuzuführen, indenen die Leistungsgeneratoren deaktiviert sind, so dass der Gesamtstromverbrauchauf der Packungsebene verringert werden kann.WithIn other words, each chip can be similar to oneMCP (multi-chip package) and a SIP (system-in-package), itselfif chips with different specifications are embedded in one package,have a similar circuit, which essentially thesame function as e.g. a power generator.Although some of the power generators may be disabled, aPower generator enabled to power its own chipsupplyand in order to power the other, connected chips, inwhich the power generators are disabled, so the total power consumptioncan be reduced at the package level.
    [0051] Wiezuvor erwähnt,könnengemäß wenigstenseiner Ausführungsformder Erfindung alle Chips in der Halbleiterpackung normal betriebenwerden, indem irgendein beliebiger der mehreren Schaltkreise aktiviertwird, die in der Lage sind, die gleiche Funktion auszuführen. AlsFolge kann der Gesamtstromverbrauch in der Halbleiterpackung verringert werden.Aspreviously mentioned,canat leastan embodimentthe invention all chips in the semiconductor package normally operatedbe activated by any of the multiple circuitswhich are able to perform the same function. WhenAs a result, the total power consumption in the semiconductor package can be reduced.
    权利要求:
    Claims (11)
    [1]
    Halbleiterpackung mit mehreren eingebetteten Chips,von denen wenigstens ein Teil jeweils einen gleichartigen Schaltkreis(DG1, DG2) mit im Wesentlichen der gleichen gemeinsamen Funktionbeinhaltet, dadurch gekennzeichnet, dass der gleichartige Schaltkreis(DG1, DG2) in wenigstens einem ausgewählten der Chips aktiviert undin einem oder mehreren der anderen Chips deaktiviert ist und deraktivierte gleichartige Schaltkreis die gemeinsame Funktion sowohlfür denoder die ausgewähltenChips als auch fürden oder die anderen Chips ausführt.Semiconductor package having a plurality of embedded chips, at least a portion of each including a similar circuit (DG1, DG2) having substantially the same common function, characterized in that the similar circuit (DG1, DG2) is activated in at least one selected one of the chips and one or more of the other chips is deactivated and the activated similar circuit performs the common function both for the selected chip (s) and for the other chip (s).
    [2]
    Halbleiterpackung mit mehreren eingebetteten Chips,von denen wenigstens ein Teil jeweils einen gleichartigen Schaltkreis(DG1, DG2) mit im Wesentlichen der gleichen gemeinsamen Funktionbeinhaltet, dadurch gekennzeichnet, dass – jeder der Chips mit dem gleichartigenSchaltkreis einen Auswahlschaltkreis (OL1, OL2) beinhaltet, – der gleichartigeSchaltkreis in wenigstens einem ausgewählten der Chips nicht über denentsprechenden Auswahlschaltkreis deaktiviert ist, – der gleichartigeSchaltkreis in einem oder mehreren der anderen Chips über denentsprechenden Auswahlschaltkreis deaktiviert ist und – der nichtdeaktivierte gleichartige Schaltkreis die gemeinsame Funktion für den oderdie ausgewählten Chipsund fürden oder die anderen Chips ausführt.Semiconductor package with multiple embedded chips,of which at least one part each have a similar circuit(DG1, DG2) with essentially the same common functionincludes, characterized in that- each of the chips with the sameCircuit includes a selection circuit (OL1, OL2),- the likeCircuitry in at least one selected one of the chips is not above thecorresponding selection circuit is deactivated,- the likeCircuit in one or more of the other chips over thecorresponding selection circuit is disabled and- notdeactivated similar circuit the common function for orthe selected chipsand forexecuting the other chip or chips.
    [3]
    Halbleiterpackung nach Anspruch 1 oder 2, dadurchgekennzeichnet, dass wenigstens einer der Chips ein Halbleiterspeicherchipist.Semiconductor package according to claim 1 or 2, characterizedin that at least one of the chips is a semiconductor memory chipis.
    [4]
    Halbleiterpackung nach einem der Ansprüche 1 bis3, dadurch gekennzeichnet, dass wenigstens einer der Chips ein Mikroprozessorchipist.Semiconductor package according to one of claims 1 to3, characterized in that at least one of the chips is a microprocessor chipis.
    [5]
    Halbleiterpackung nach einem der Ansprüche 1 bis4, dadurch gekennzeichnet, dass wenigstens einer der Chips ein Mikroprozessorchipist und wenigstens ein anderer Chip ein Halbleiterspeicherchip ist.Semiconductor package according to one of claims 1 to4, characterized in that at least one of the chips is a microprocessor chipand at least one other chip is a semiconductor memory chip.
    [6]
    Halbleiterpackung nach einem der Ansprüche 1 bis5, dadurch gekennzeichnet, dass zwei eingebettete Chips mit gleichartigemSchaltkreis vorgesehen sind.Semiconductor package according to one of claims 1 to5, characterized in that two embedded chips with similarCircuit are provided.
    [7]
    Halbleiterpackung nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, dass der gleichartige Schaltkreis einenLeistungsgenerator beinhaltet.Semiconductor package according to one of claims 1 to6, characterized in that the similar circuit aPower generator includes.
    [8]
    Halbleiterpackung nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, dass der gleichartige Schaltkreis einenTaktpuffer beinhaltet.Semiconductor package according to one of claims 1 to 6, characterized in that the gleicharti ge circuit includes a clock buffer.
    [9]
    Halbleiterpackung nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, dass der gleichartige Schaltkreis einenSignalgenerator beinhaltet.Semiconductor package according to one of claims 1 to6, characterized in that the similar circuit aSignal generator includes.
    [10]
    Verfahren zum Betrieb einer Halbleiterpackung mitmehreren eingebetteten Chips, von denen wenigstens ein Teil einengleichartigen Schaltkreis (DG1, DG2) mit im Wesentlichen der gleichen gemeinsamenFunktion beinhaltet, gekennzeichnet durch folgende Schritte: – Aktivierendes gleichartigen Schaltkreises in wenigstens einem ausgewählten derChips, – Deaktivierendes gleichartigen Schaltkreises in einem oder mehreren der anderenChips, um so den ansonsten durch diesen verbrauchten Strom zu reduzieren,und – Koppelndes aktivierten gleichartigen Schaltkreises und des einen oder dermehreren deaktivierten gleichartigen Schaltkreise derart, dass deraktivierte gleichartige Schaltkreis die gemeinsame Funktion für den ausgewählten Chipund die anderen Chips ausführt.Method for operating a semiconductor package withseveral embedded chips, of which at least a part onesimilar circuit (DG1, DG2) with substantially the same commonFunction includes, characterized by the following steps:- Activateof the similar circuit in at least one selected one ofCrisps,- Deactivateof the similar circuit in one or more of the otherChips so as to reduce the otherwise consumed by this electricity,and- Pairthe activated similar circuit and one or thea plurality of deactivated similar circuits such that theSimilar circuit enabled the common function for the selected chipand the other chips.
    [11]
    Verfahren nach Anspruch 10, dadurch gekennzeichnet,dass – jedemder Chips ein Auswahlschaltkreis (OL1, OL2) zugeordnet wird, – das Deaktivierendes gleichartigen Schaltkreises in dem einen oder den mehreren anderenChips jeweils das Koppeln einer Deaktivierungsspannung mit dem Auswahlschaltkreisdarin beinhaltet und – dasAktivieren des gleichartigen Schaltkreises in dem ausgewählten Chipdas Nichtkoppeln einer Deaktivierungsspannung an den Auswahlschaltkreis darinbeinhaltet.Method according to claim 10, characterized in thatthat- eachthe chips are assigned a selection circuit (OL1, OL2),- deactivatingof the similar circuit in the one or more othersChips each coupling a deactivation voltage with the selection circuitit contains and- theActivate the similar circuit in the selected chipnot coupling a deactivation voltage to the selection circuit thereinincludes.
    类似技术:
    公开号 | 公开日 | 专利标题
    DE10300781B4|2014-02-06|Memory module, test system and method for testing one or more memory modules
    DE602004009821T2|2008-03-06|Semiconductor device and manufacturing method thereof
    DE69433736T2|2004-09-30|Multi-chip module
    CN201408761Y|2010-02-17|集成电路及芯片尺寸封装集成电路
    DE112007002129B4|2012-10-11|Voltage regulator with activation override
    EP1932156B1|2016-09-21|Selbstidentifizierende gestapelte chip-halbleiterkomponenten
    JP2606845B2|1997-05-07|半導体集積回路
    EP1716595B1|2008-09-10|Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
    DE60216485T2|2007-09-20|STRUCTURES AND METHOD FOR SELECTIVELY APPLYING A TERMINAL TORQUE TO PARTS OF A PROGRAMMABLE EQUIPMENT
    DE602004010162T2|2008-10-30|EFFICIENT SWITCHING ARCHITECTURE WITH REDUCED STUB LENGTHS
    DE4205524C2|1999-04-29|Programmable logic controller
    DE69735157T2|2006-08-31|BGA module
    US5165067A|1992-11-17|Semiconductor chip packages
    CN100442497C|2008-12-10|具有叠层芯片的半导体器件
    US4996583A|1991-02-26|Stack type semiconductor package
    DE60132772T2|2009-02-12|MULTI-PHASE, PULSE-WIDE MODULATED VOLTAGE REGULATOR
    US20020167830A1|2002-11-14|Semiconductor device and process for manufacturing the same
    US20050162839A1|2005-07-28|Shared via decoupling for area arrays components
    DE10334079B4|2008-08-21|transistor module
    US6037677A|2000-03-14|Dual-pitch perimeter flip-chip footprint for high integration asics
    JP5209927B2|2013-06-12|半導体構造の製造方法
    DE102004014472B4|2012-05-03|Application specific semiconductor integrated circuit
    DE102005008370B4|2014-12-24|Test circuit for a high-speed data interface
    DE102008030205B4|2015-01-08|Memory matrix on more than one Die
    DE112005001949T5|2007-05-31|Method and apparatus for providing stacked chip elements
    同族专利:
    公开号 | 公开日
    KR100626364B1|2006-09-20|
    DE102004029844B4|2009-06-25|
    US20050001300A1|2005-01-06|
    KR20050004480A|2005-01-12|
    DE102004029844A8|2005-06-02|
    US7170157B2|2007-01-30|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-02-03| OP8| Request for examination as to paragraph 44 patent law|
    2005-06-02| OP8| Request for examination as to paragraph 44 patent law|
    2009-12-24| 8364| No opposition during term of opposition|
    2017-01-03| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]