• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung schafft eine elektronische Schaltungsanordnung mit einem aus einer oder mehreren elektronischen Schaltungseinheiten (101a-101n) aufgebauten elektronischen Schaltungsmodul (100), einer Auswahlsignal-Erzeugungseinheit (105) zur Erzeugung eines Auswahlsignals (103) und einer Verbindungsleitung (106) zur Verbindung jeder elektronischen Schaltungseinheit (101a-101n) mit der Auswahlsignal-Erzeugungseinehit (105), wobei jede der elektronischen Schaltungseinheiten (101a-101n) des elektronischen Schaltungsmoduls (100) weiter jeweils eine Dekodereinheit (107a-107n) zur Dekodierung einer vorgegebenen Bitfolge (108) des Auswahlsignals (103) aufweist, wobei mindestens eine elektronische Schaltungseinheit (101a-101n) mittels der vorgegebenen Bitfolge (108) des Auswahlsignals (103) selektiv ausgewählt wird.
    公开号:DE102004025899A1
    申请号:DE200410025899
    申请日:2004-05-27
    公开日:2005-12-22
    发明作者:Sven Boldt
    申请人:Infineon Technologies AG；
    IPC主号:G11C5-00
    专利说明:
    [0001] Dievorliegende Erfindung betrifft allgemein Schaltungsmodule, wie beispielsweiseSpeichermodule, die aus einzelnen Schaltungseinheiten wie beispielsweiseSpeicherbausteinen aufgebaut sind.
    [0002] Spezifischbetrifft die vorliegende Erfindung eine elektronische Schaltungsanordnungmit einem aus einer oder mehreren elektronischen Schaltungseinheitenaufgebauten elektronischen Schaltungsmodul, wobei die elektronischenSchaltungseinheiten jeweils einen Steuereingangsanschluss zur Aktivierungoder Deaktivierung der betreffenden elektronischen Schaltungseinheitmittels eines Auswahlsignals und eine jeder elektronischen Schaltungseinheitzugeordneten Ansteuerleitung zum Zuführen des Auswahlsignals zujeder elektronischen Schaltungseinheit aufweisen. Weiter ist eineAuswahlsignal-Erzeugungseinheitzur Erzeugung des Auswahlsignals und eine Verbindungsleitung zurVerbindung jeder elektronischen Schaltungseinheit mit der Auswahlsignal-Erzeugungseinheitvorgesehen.
    [0003] 2 zeigt ein herkömmlicheselektronisches Schaltungsmodul M, welches aus einzelnen elektronischenBausteinen BS1, BS2, BS3, ... BSn aufgebaut ist. Die Bausteine BS1-BSnsind beispielsweise als Speicherbausteine aufgebaut, welche in ihrerGesamtheit ein Speichermodul bilden.
    [0004] Derartigeintegrierte Schaltungsmodule mit Speicherbausteinen haben derzeitgroßeBedeutung zur Datenspeicherung. Der zunehmende Bedarf an größeren Speicherkapazitäten erfordertes, dass immer mehr Bausteine in einem einzigen Modul M untergebrachtwerden.
    [0005] InherkömmlicheWeise wird jeder Baustein BS1-BSn über eine eigene AnsteuerleitungL1, L2, L3 ... Ln angesteuert bzw. aktiviert/deaktiviert. DerartigeAktivierungs/Deaktivierungsleitungen werden an einem spezifischenAnschluss jedes Bausteins geführt,dem sogenannten Chipauswahl-Anschluss CS1, CS2, CS3 ... CSn (CS= "Chip-Select"). Wird ein Aktivierungssignal(auch als Auswahlsignal bezeichnet) an einen Chip-Select-Eingangeines Bausteins angelegt, so werden in diesem Baustein sämtliche übrigen Anschlussstifteaktiviert.
    [0006] EinNachteil der herkömmlichenSchaltungsanordnung, wie sie beispielsweise in 2 gezeigt ist, besteht darin, dass jederChip-Select-Anschluss übereine separate Leitung nach außerhalbdes Speichermoduls M geführtwerden muss, um jeweils übereinen Anschluss A1, A2, A3 ... An zugänglich zu sein. Das Speichermodulmuss somit in nachteiliger Weise eine große Anzahl von Leitungen L1-Lnund eine entsprechende Anzahl von Eingangsanschlüssen E1, E2, E3, ... En aufweisen,damit tatsächlichjeder Baustein BS1-BSn separat angesprochen werden kann. Vor demHintergrund eines zunehmenden Bedarfs ein Speicherkapazitäten sind zunehmendmehr elektronische Bausteine BS1-BSn, die beispielsweise als Speicherbausteineausgebildet sind, erforderlich.
    [0007] Dader Platzbedarf einer derartigen Schaltungsanordnung nicht wesentlichzunehmen darf, stellt die Notwendigkeit, für jeden einzelnen BausteinBS1-Bsn eine Ansteuerleitung L1-Ln jeweils aus dem Modul M herauszuführen, eingroßesProblem hinsichtlich eines Verdrahtungsaufwands und eines Platzbedarfsdar. Insbesondere bei komplexen Schaltungsanordnungen mit gestapelterAufbauweise der elektronischen Bausteine BS1-BSn ist es äußerst nachteilig,dass dem Modul M fürjeden einzelnen Baustein BS1-BSn separat über separate Leitungen L1-Lndas entsprechende Auswahlsignal zugeführt werden muss.
    [0008] Esist daher eine Aufgabe der vorliegenden Erfindung, eine elektronischeSchaltungsanordnung mit aus elektronischen Schaltungseinheiten aufgebautenelektronischen Schaltungsmodulen anzugeben, bei welchen ein Platzbedarfund eine Anzahl von Ansteuerleitungen reduziert ist.
    [0009] DieseAufgabe wird erfindungsgemäß durcheine Schaltungsanordnung mit den Merkmaler. des Anspruchs 1 gelöst.
    [0010] Fernerwird diese Aufgabe durch ein im Patentanspruch 5 angegebenes Verfahrenszum Aktivieren und Deaktivieren von elektronischen Schaltungseinheitengelöst.
    [0011] WeitereAusgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
    [0012] Einwesentlicher Gedanke der Erfindung besteht darin, nur eine einzigeals Verbindungsleitung ausgelegte Ansteuerleitung für sämtlicheder in einem Schaltungsmodul untergebrachten elektronischen Schaltungseinheitenvorzusehen und eine Auswahl einer oder mehrerer spezifischer Schaltungseinheitendes Speichermoduls übereine Kodierung mittels einer Bitfolge eines Auswahlsignals bereitzustellen.
    [0013] Dadurchwird der Vorteil erzielt, dass die Anzahl von Verbindungsleitungenin einem elektronischen Speichermodul erheblich reduziert wird.Weiterhin ist es vorteilhaft, dass eine Anzahl an einer Verbindungsleitunganschließbarenelektronischen Schaltungseinheiten in Abhängigkeit von einer durch dasAuswahlsignal bereitgestellten Bitfolge erhöht werden kann.
    [0014] DerKern der Erfindung besteht in einer Bereitstellung einer als Dekodereinheitbereitgestellten Logikschaltung, die in jede elektronische Schaltungseinheitdes elektronischen Speichermoduls integriert ist. Die Dekodereinheitjeder elektronischen Schaltungseinheit sorgt dafür, dass die betreffende Schaltungseinheitnur diejenige Information des Auswahlsig nals für sich übernimmt, die für die entsprechendeelektronische Schaltungseinheit bestimmt ist. Auf diese Weise können sämtlicheAuswahlsignale fürsämtlicheelektronischen Schaltungseinheiten des elektronischen Speichermoduls über eineeinzige Verbindungsleitung zugeführtwerden, die an einem Auswahlsignal-Eingangsanschluss des elektronischenSchaltungsmoduls zugänglichist.
    [0015] Weiterhinbesteht ein Vorteil der erfindungsgemäßen Schaltungsanordnung darin,dass die in einem elektronischen Schaltungsmodul angeordneten elektronischenSchaltungseinheiten durch den Wegfall zusätzlicher Auswahlleitungen aufeinfache Weise stapelbar sind. In zweckmäßiger Weise gestattet es dieerfindungsgemäße Schaltungsanordnungweiter, einzelne Untergruppen von elektronischen Schaltungseinheiten indem elektronischen Schaltungsmodul anzusprechen, d.h. zu aktivierenoder zu deaktivieren.
    [0016] Dieerfindungsgemäße Schaltungsanordnungweist im Wesentlichen auf: a) ein aus eineroder mehreren elektronischen Schaltungseinheiten aufgebautes elektronischesSchaltungsmodul, wobei die elektronischen Schaltungseinheiten jeweilsaufweisen: a1) einen Steuereingangsanschluss zur Aktivierungoder Deaktivierung der elektronischen Schaltungseinheit mittelseines Auswahlsignals; und a2) eine jeder elektronischen Schaltungseinheitzugeordnete Ansteuerleitung zum Zuführen des Auswahlsignals zujeder elektronischen Schaltungseinheit; b) eine Auswahlsignal-Erzeugungseinheit zur Erzeugung des Auswahlsignals;und c) eine Verbindungsleitung zur elektrischen Verbindung jederelektronischen Schaltungseinheit mit der Auswahlsignal-Erzeugungseinheit, wobeijede der elektronischen Schaltungseinheiten des elektronischen Schaltungsmodulsweiter jeweils eine Dekodereinheit zur Dekodierung einer vorgegebenenBitfolge des Auswahlsignals aufweist, wobei mindestens eine elektronischeSchaltungseinheit mittels der vorgegebenen Bitfolge des Auswahlsignals selektivausgewähltwird.
    [0017] Fernerweist das erfindungsgemäße Verfahrenzum Aktivieren und Deaktivieren von in einem elektronischen Schaltungsmodulangeordneten elektronischen Schaltungseinheiten im Wesentlichendie folgenden Schritte auf: a) Erzeugen, mittelseiner Auswahlsignal-Erzeugungseinheit, eines Auswahlsignals zumAuswähleneiner oder mehrerer elektronischer Schaltungseinheiten des elektronischenSchaltungsmoduls; b) Zuführendes Auswahlsignals, übereine jeder elektronischen Schaltungseinheit zugeordnete Ansteuerleitung,zu einem in jeder elektronischen Schaltungseinheit bereitgestelltenSteuereingangsanschluss zur Aktivierung oder Deaktivierung der elektronischenSchaltungseinheit, wobei das Auswahlsignal zum Auswählen eineroder mehrerer elektronischer Schaltungseinheiten des elektronischenSchaltungsmoduls jeder elektronischen Schaltungseinheit von derAuswahlsignal-Erzeugungseinheitgleichermaßen über eine gemeinsameVerbindungsleitung zugeführtwird; und c) eine vorgegebene Bitfolge des Auswahlsignals in jeder elektronischenSchaltungseinheit des elektronischen Schaltungsmoduls mittels einerder elektronischen Schaltungseinheit zugeordneten Dekodereinheit dekodiertwird, wobei mindestens eine elektronische Schaltungseinheit mittelsder vorgegebenen Bitfolge des Auswahlsignals selektiv ausgewählt wird.
    [0018] Inden Unteransprüchenfinden sich vorteilhafte Weiterbildungen und Verbesserungen desjeweiligen Gegenstandes der Erfindung.
    [0019] Gemäß einerbevorzugten Weiterbildung der vorliegenden Erfindung bilden dieelektronischen Schaltungseinheiten des elektronischen Schaltungsmodulseinen dynamischen Schreiblesespeicher (DRAM, "Dynamic Random Access Memory").
    [0020] Gemäß einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisendie elektronischen Schaltungseinheiten des elektronischen Schaltungsmodulseinen gestapelten Aufbau auf, derart, dass das elektronische Schaltungsmodulvorzugsweise in Stapelbauweise ausgelegt werden kann.
    [0021] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung istdie Verbindungsleitung als ein 1-Bit-breiter Datenbus bereitgestellt. Vorzugsweisewird überden 1-Bit-breiten Datenbus eine Kodierung von bis zu 16 unterschiedlichen,anzusteuernden elektronischen Schaltungseinheiten des Schaltungsmodulsermöglicht,wobei eine 4-Bit-Kodierungerfolgt.
    [0022] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung werdensämtliche deroder eine vorgebbare Gruppe von an die Verbindungsleitung angeschlosseneelektronischen Schaltungseinheiten bei Abwesenheit des Auswahlsignalsdeaktiviert.
    [0023] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung werdenmittels eines Masterbits der Bitfolge des Auswahlsignals sämtlicheder oder eine vorgebbare Gruppe von an die Verbindungsleitung angeschlossenenelektro nischen Schaltungseinheiten des elektronischen Schaltungsmodulsgemeinsam aktiviert oder deaktiviert.
    [0024] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung wirdjeder zu aktivierenden oder zu deaktivierenden elektronischen Schaltungseinheitdes elektronischen Schaltungsmoduls eine eindeutige Adresse zugeordnet.
    [0025] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung wirdjede der elektronischen Schaltungseinheiten des elektronischen Schaltungsmodulsnur dann in einen aktiven Betriebszustand versetzt, wenn dieserein entsprechendes Auswahlsignal zugeführt wird.
    [0026] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung wirdeine Aktivierung einer aktivierten elektronischen Schaltungseinheitso lange aufrecht erhalten, bis eine erneute Aktivierung oder Deaktivierungder elektronischen Schaltungseinheiten des elektronischen Schaltungsmodulsmittels des Auswahlsignals erfolgt.
    [0027] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung werdenAktivierungs- oder Deaktivierungsvorgänge der elektronischen Schaltungseinheitendes elektronischen Schaltungsmoduls in Zeitabständen vorgenommen, die einervorgebbaren Anzahl von Taktzyklen entsprechen. Vorzugsweise beträgt die vorgegebeneAnzahl von Taktzyklen vier.
    [0028] Gemäß noch einerweiteren bevorzugten Weiterbildung der vorliegenden Erfindung wirddann, wenn kein Auswahlsignal an den Auswahlsignal-Eingangsanschlussdes elektronischen Schaltungsmoduls angelegt ist, das gesamte elektronischeSchaltungsmodul deaktiviert.
    [0029] Ausführungsbeispieleder Erfindung sind in der Zeichnung dargestellt und in der nachfolgendenBeschreibung nähererläutert.
    [0030] Inden Zeichnungen zeigen:
    [0031] 1 eineSchaltungsanordnung mit einem aus einzelnen elektronischen Schaltungseinheitengebildeten elektronischen Schaltungsmodul, gemäß einem bevorzugten Ausführungsbeispielder vorliegenden Erfindung; und
    [0032] 2 einherkömmlichesSchaltungsmodul mit einzelnen elektronischen Bausteinen.
    [0033] Inden Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleicheKomponenten oder Schritte.
    [0034] In 1 istein schematisches Blockbild einer elektronischen Schaltungsanordnunggezeigt, die ein elektronisches Schaltungsmodul 100 aufweist.
    [0035] Daselektronische Schaltungsmodul 100 wird über einen einzigen Auswahlsignal-Eingangsanschluss 109 miteinem Auswahlsignal 103 beaufschlagt. Das Auswahlsignal 103 wirdin einer Auswahlsignal-Erzeugungseinheit 105 erzeugt undparallel Schaltungseinheiten 101a-101n, die indem elektronischen Schaltungsmodul 100 angeordnet sind,zugeführt.Die in dem elektronischen Schaltungsmodul angeordneten Schaltungseinheiten 101a-101n bildengemeinsam eine gewünschteSchaltungsfunktion des elektronischen Schaltungsmoduls 100 ab,beispielsweise sind die elektronischen Schaltungseinheiten 101a-101n deselektronischen Schaltungsmoduls 100 als ein dynamischerSchreiblesespeicher DRAM (Dynamic Random Access Memory) ausgebildet.
    [0036] Umeine spezifische elektronische Schaltungseinheit 101a-101n selektivanzusprechen, ist dieser elektronischen Schaltungseinheit 101a-101n einentsprechendes Auswahlsignal 103a-103n zuzuführen. Bei einemAnlegen eines derartigen Signals an einen "Chip-Select"-Eingang (nicht gezeigt) der elektronischen Schaltungseinheit 101a-101n werdenalle übrigenAnschlusseinheiten (Pin) der elektronischen Schaltungseinheit 101a-101n aktiviert.Auf diese Weise ist die spezifische elektronische Schaltungseinheit 101a-101n durch dasAnlegen des Auswahlsignals 103a-103n aktiviert.Um sämtlicheelektronischen Schaltungseinheiten 101a-101n über eineeinzige Verbindungsleitung 106 ansprechen zu können, isteine Kodierung des Auswahlsignals 103 erforderlich. Erfindungsgemäße erfolgtdiese Kodierung des Auswahlsignals 103 über eine vorgebbare Bitfolge 108,beispielsweise ist die Verbindungsleitung 106 als ein 1-Bit-breiterDatenbus ausgebildet, wodurch eine Bitfolge von vier seriellen Bitsparallel zu den einzelnen Schaltungseinheiten 101a-101n übertragen werdenkann.
    [0037] Erfindungsgemäß weisendie elektronischen Schaltungseinheiten 101a-101n desSchaltungsmoduls 100 jeweils eine Dekodereinheit 107a-107n auf.Die Dekodereinheit kann als eine entsprechende Logikschaltung ausgeführt werden,die eine überdie Verbindungsleitung 106 eingespeiste Bitfolge 108 dekodierenkann.
    [0038] EineBitfolge gemäß einembevorzugten Ausführungsbeispielder vorliegenden Erfindung ist in der folgenden Tabelle 1 veranschaulicht.
    [0039] Wiein der obigen Tabelle 1 gezeigt, ist es mittels der aus vier Bits(Bit2 bis Bit5) und einem Masterbit 110 (Bit1) bestehendenBitfolge 108 möglich,die in der Tabelle 1 gezeigten acht unterschiedlichen elektronischenSchaltungseinheiten 101a-101h anzusprechen. DieDekodereinheiten 107a-107n der elektronischen Schaltungseinheiten 101a-101n habensomit die Aufgabe, ein entsprechendes binäres Signal zu dekodieren.
    [0040] Deneinzelnen elektronischen Schaltungseinheiten 101a-101n werdendie Bitfolgen jeweils übereine Ansteuerleitung 104a-104n zugeführt, die jeweils mit einemSteuereingangsanschluss 102a-102n der entsprechendenelektronischen Schaltungseinheit 101a-101n verbundenist.
    [0041] Wiein obiger Tabelle 1 gezeigt, entspricht damit eine Dualzahl "1" einer Ansteuerung der elektronischenSchaltungseinheit 101a, eine Dualzahl "100" entsprichtbeispielsweise einer anzusteuernden elektronischen Schaltungseinheit 101d undeine Dualzahl "111" entspricht eineranzusteuernden elektronischen Schaltungseinheit 101g.
    [0042] Einespezifische elektronische Schaltungseinheit 101a-101h desSchaltungsmoduls 100 lässtsich nur dann aktivieren bzw. deaktivieren, wenn die entsprechendeDualzahl mit der fürdie elektronische Schaltungseinheit 101a-101h spezifiziertenAdresse übereinstimmt.In einem Aspekt der Erfindung werden bei Abwesenheit sämtlicherAuswahlsignale 103a-103n sämtliche der oder eine vorgebbareGruppe von an die Verbindungsleitung 106 angeschlossenenelektronischen Schaltungseinheiten 101a-101n deaktiviert.
    [0043] Weiterhinist es möglich,mittels eines Masterbits 110 der Bitfolge 108 desAuswahlsignals 103 sämtlicheder oder eine vorgebbare Gruppe von an die Verbindungsleitung angeschlossenenelektronischen Schaltungseinheiten gemeinsam zu aktivieren oderzu deaktivieren. Die nachfolgende Tabelle 2 veranschaulicht eineAktivierung/Deaktivierung sämtlicheracht elektronischen Schaltungseinheiten 101a-101h durchein Setzen des Masterbits 110 (Bit1) auf einen logischen "1"-Pegel. Die in der Tabelle 2 mit "x" bezeichneten Zustände des Auswahlsignals 103a-103h spielenhierbei keine Rolle, d.h. es ist unerheblich, welchen logischenZustand die Bits Nr. 2 bis Nr. 5 der Bitfolge einnehmen, wenn dasMasterbit 110 (Bit1) aktiviert ist.
    [0044] Nureine aktivierte elektronische Schaltungseinheit 101a-101h kannBefehle oder Daten empfangen, ausgeben und/oder auswerten. Durchdie Erfindung wird das herkömmlichestatische Verfahren eines Auswählens/Aktivierensund Deaktivierens elektronischer Schaltungseinheiten 101a-101n durchein dynamisches Verfahren ersetzt, durch welches es möglich ist,spezifische elektronische Schaltungseinheiten 101a-101n mittelsserieller Daten an einem Auswahlsignal-Eingangsanschluss 109 deselektronischen Speichermoduls anzusprechen. Eine Auswertung derangelegten Ansteuersignale 103, 103a-103n führt zu einerAktivierung oder Deaktivierung der betreffenden elektronischen Schaltungseinheit 101a-101n.
    [0045] Vorzugsweiseist das Masterbit 110 der Bitfolge 108 des Auswahlsignals 103 dashöchstwertigeBit der Bitfolge 108, d.h. das MSB (Most Significant Bit).
    [0046] Wieaus Tabelle 2 hervorgeht, ist es auch möglich, nur eine vorgegebeneGruppe von an die Verbindungsleitung 106 angeschlossenenelektronischen Schaltungseinheiten 101a-101n gemeinsamzu aktivieren oder zu deaktivieren.
    [0047] EinAktivierungs/Deaktivierungszyklus kann durch die erfindungsgemäße Schaltungsanordnungperiodisch vorgegeben werden, beispielsweise alle vier Taktzyklen.Falls dann kein Auswahlsignal an das elektronische Schaltungsmodul 100 angelegtwird, werden in dem bevorzugten Ausführungsbeispiel sämtlicheelektronische Schaltungseinheiten 101a-101n desSchaltungsmoduls 100 deaktiviert. Bei einem Ansprechenvon acht elektronischen Schaltungseinheiten 101a-101n,wie sie in einem typischen als Speichermodul ausgebildeten elektronischenSchaltungsmodul 100 untergebracht werden, sind beispielsweise4 Bit erforderlich, d.h. die Verbindungsleitung 106 mussals ein 1-Bit-breiter Datenbus ausgelegt werden.
    [0048] Dieerfindungsgemäße Schaltungsanordnungist insbesondere dort vorteilhaft, wo viele elektronische Schaltungseinheiten 101a-101n ineinem gemeinsamen elektronischen Schaltungsmodul 100 untergebracht werdenmüssen.Insbesondere bei gestapelten Bausteinen ist es vorteilhaft, dassnicht zu jedem einzelnen Baustein eine eigene Ansteuerleitung 104a-104n vonaußerhalbdes Schaltungsmoduls 100 bereitgestellt werden muss. Vorzugsweisewird bei jeder elektronischen Schaltungseinheit 101a-101n desSchaltungsmoduls 100 eine eindeutige Adresse zugeordnet,welche aus der in den obigen Tabellen 1 und 2 gezeigten Bitfolge 108 gewonnenwerden kann.
    [0049] Bezüglich demin 2 dargestellten, herkömmlichen Schaltungsmodul miteinzelnen elektronischen Bausteinen wird auf die Beschreibungseinleitungverwiesen.
    [0050] Obwohldie vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispielebeschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weisemodifizierbar.
    [0051] Auchist die Erfindung nicht auf die genannten Anwendungsmöglichkeitenbeschränkt.
    [0052] Inden Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleicheKomponenten oder Schritte.
    100 ElektronischesSchaltungsmodul 101a-101n ElektronischeSchaltungseinheit 102a-102n Steuereingangsanschluss 103,103a-103n Auswahlsignal 104a-104n Ansteuerleitung 105 Auswahlsignal-Erzeugungseinheit 106 Verbindungsleitung 107a-107n Dekodereinheit 108 Bitfolge 109 Auswahlsignal-Eingangsanschluss 110 Masterbit
    权利要求:
    Claims (13)
    [1] Elektronische Schaltungsanordnung, mit: a)einem aus einer oder mehreren elektronischen Schaltungseinheiten(101a-101n) aufgebauten elektronischen Schaltungsmodul(100), wobei die elektronischen Schaltungseinheiten (101a-101n)jeweils aufweisen: a1) einen Steuereingangsanschluss (102a-102n)zur Aktivierung oder Deaktivierung der elektronischen Schaltungseinheit(101a-101n) mittels eines Auswahlsignals (103a-103n);und a2) eine jeder elektronischen Schaltungseinheit (101a-101n)zugeordnete Ansteuerleitung (104a-104n) zum Zuführen desAuswahlsignals (103a-103n) zu jeder elektronischenSchaltungseinheit (101a-101n); b) einer Auswahlsignal-Erzeugungseinheit(105) zur Erzeugung des Auswahlsignals (103);und c) einer Verbindungsleitung (106) zur elektrischenVerbindung jeder elektronischen Schaltungseinheit (101a-101n)mit der Auswahlsignal-Erzeugungseinheit (105), dadurchgekennzeichnet, dass d) jede der elektronischen Schaltungseinheiten(101a-101n) des elektronischen Schaltungsmoduls(100) weiter jeweils eine Dekodereinheit (107a-107n)zur Dekodierung einer vorgegebenen Bitfolge (108) des Auswahlsignals(103) aufweist, e) wobei mindestens eine elektronischeSchaltungseinheit (101a-101n) mittels der vorgegebenenBitfolge (108) des Auswahlsignals (103) selektivausgewähltwird.
    [2] Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,dass die elektronischen Schaltungseinheiten (101a-101n)des elektronischen Schaltungsmoduls (100) einen dynamischenSchreiblesespeicher (DRAM) bilden.
    [3] Schaltungsanordnung nach Anspruch 1 oder 2, dadurchgekennzeichnet, dass die elektronischen Schaltungseinheiten (101a-101n)des elektronischen Schaltungsmoduls (100) einen gestapeltenAufbau aufweisen.
    [4] Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,dass die Verbindungsleitung (106) als eine 1-Bit-breiterDatenbus bereitgestellt ist.
    [5] Verfahren zum Aktivieren und Deaktivieren von ineinem elektronischen Schaltungsmodul (100) angeordnetenelektronischen Schaltungseinheiten (101a-101n),mit den folgenden Schritten: a) Erzeugen, mittels einer Auswahlsignal-Erzeugungseinheit(105), eines Auswahlsignals (103, 103a-103n) zumAuswähleneiner oder mehrerer elektronischer Schaltungseinheiten (101a-101n) deselektronischen Schaltungsmoduls (100); b) Zuführen desAuswahlsignals (103a-103n), über eine jeder elektronischenSchaltungseinheit (101a-101n) zugeordnete Ansteuerleitung(104a-104n), zu einem in jeder elektronischenSchaltungseinheit (101a-101n) bereitgestelltenSteuereingangsanschluss (102a-102n) zur Aktivierungoder Deaktivierung der elektronischen Schaltungseinheit (101a-101n), dadurchgekennzeichnet, dass c) das Auswahlsignal (103, 103a-103n)zum Auswähleneiner oder mehrerer elektronischer Schaltungseinheiten (101a-101n) deselektronischen Schaltungsmoduls (100) jeder elektronischenSchaltungseinheit (101a-101n) von der Auswahlsignal-Erzeugungseinheit(105) gleichermaßen über einegemeinsame Verbindungsleitung (106) zugeführt wird;und d) eine vorgegebene Bitfolge (108) des Auswahlsignals(103) in jeder elektronischen Schaltungseinheit (101a-101n)des elektronischen Schaltungsmoduls (100) mittels einerder elektronischen Schaltungseinheit (101a-101n)zugeordneten Dekodereinheit (107a-107n) dekodiertwird, e) wobei mindestens eine elektronische Schaltungseinheit(101a-101n) mittels der vorgegebenen Bitfolge (108)des Auswahlsignals (103) selektiv ausgewählt wird.
    [6] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass sämtlicheder oder eine vorgebbare Gruppe von an die Verbindungsleitung (106)angeschlossenen elektronischen Schaltungseinheiten (101a-101n)bei Abwesenheit des Auswahlsignals (103) deaktiviert werden.
    [7] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass mittels eines Masterbits (110) der Bitfolge (108)des Auswahlsignals (103) sämtliche der oder eine vorgebbareGruppe von an die Verbindungsleitung (106) angeschlossenenelektronischen Schaltungseinheiten (101a-101n)gemeinsam aktiviert oder deaktiviert werden.
    [8] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass jeder zu aktivierenden oder zu deaktivierenden elektronischenSchaltungseinheit (101a-101n) des elektronischenSchaltungsmoduls (100) eine eindeutige Adresse zugeordnetwird.
    [9] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass jede der elektronischen Schaltungseinheiten (101a-101n)des elektronischen Schaltungsmoduls (100) nur dann in einenaktiven Betriebszustand übergeht,wenn dieser ein entsprechendes Auswahlsignal (103a-103n)zugeführtwird.
    [10] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass eine Aktivierung einer aktivierten elektronischen Schaltungseinheit(101a-191n) solange aufrecht erhalten wird, biseine erneute Aktivierung oder Deaktivierung der elektronischen Schaltungseinheiten(101a-101n) des elektronischen Schaltungsmoduls (100)mittels des Auswahlsignals (103) erfolgt.
    [11] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass Aktivierungs- oder Deaktivierungsvorgänge der elektronischen Schaltungseinheiten(101a-101n) des elektronischen Schaltungsmoduls(100) in Zeitabständenvorgenommen werden, die einer vorgebbaren Anzahl von Taktzyklenentsprechen.
    [12] Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass die vorgegebene Anzahl von Taktzyklen vier beträgt.
    [13] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass dann, wenn kein Auswahlsignal (103) an den Auswahlsignal-Eingangsanschluss(109) des elektronischen Schaltungsmoduls angelegt ist,das gesamte elektronische Schaltungsmodul (100) deaktiviertwird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US20200341838A1|2020-10-29|Encoding data in a modified-memory system
    US6052327A|2000-04-18|Dual-port programmable logic device variable depth and width memory array
    US5530836A|1996-06-25|Method and apparatus for multiple memory bank selection
    KR100417450B1|2004-03-19|연속적으로동작하는디지털메모리의특정라인에대한점프형어드레싱장치
    KR920010974B1|1992-12-26|확장 가능한 자기형성 메모리 및 총메모리 공간의 결정방법
    AU612636B2|1991-07-18|Memory control system
    KR100634333B1|2006-10-16|멀티레벨 메모리를 제공하는 방법, 이 방법을 프로세서기반 시스템으로 하여금 수행하도록 하는 인스트럭션을저장하는 매체를 포함하는 제품 및 멀티레벨 메모리
    KR0170006B1|1999-03-30|데이타 억세스로부터 파이프라인 단들 사이의 차이로 인한 시간 손실을 제거하는 반도체 파이프라인 메모리 장치
    TWI312519B|2009-07-21|Chip and system for performing memory operations
    EP0944959B1|2004-04-07|Verfahren und vorrichtung zur wahl von m-ansteuerungsleitungen unter n-ansteuerungsleitungen
    US6157983A|2000-12-05|Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
    KR100663248B1|2007-01-02|단일포트 램을 이용한 동시 어드레싱
    KR910002501B1|1991-04-23|에러 교정회로를 갖는 반도체 기억장치
    US8284602B2|2012-10-09|Pipe latch circuit of multi-bit prefetch-type semiconductor memory device with improved structure
    TWI480734B|2015-04-11|用於串聯配置中複數個記憶體裝置的方法、辨識裝置及包含串聯裝置的系統
    JP4790386B2|2011-10-12|積層メモリ
    US7911872B2|2011-03-22|Column/row redundancy architecture using latches programmed from a look up table
    US5715197A|1998-02-03|Multiport RAM with programmable data port configuration
    US6285624B1|2001-09-04|Multilevel memory access method
    US6973008B2|2005-12-06|Apparatus for flexible deactivation of word lines of dynamic memory modules and method therefor
    US6864122B1|2005-03-08|Multi-chip module having content addressable memory
    TWI397081B|2013-05-21|適應性１ｔ／２ｔ時序控制之記憶體控制器及其方法
    EP1435098B1|2008-06-04|Mram bitleitungwortleitungsarchitektur
    US5465056A|1995-11-07|Apparatus for programmable circuit and signal switching
    US5590071A|1996-12-31|Method and apparatus for emulating a high capacity DRAM
    同族专利:
    公开号 | 公开日
    US20060170408A1|2006-08-03|
    DE102004025899B4|2010-06-10|
    US7266038B2|2007-09-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-12-22| OP8| Request for examination as to paragraph 44 patent law|
    2007-09-27| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-12-09| 8364| No opposition during term of opposition|
    2015-06-05| R081| Change of applicant/patentee|Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2018-12-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410025899|DE102004025899B4|2004-05-27|2004-05-27|Verfahren zum Aktivieren und Deaktivieren von elektronischen Schaltungseinheiten und Schaltungsanordnung zur Durchführung des Verfahrens|DE200410025899| DE102004025899B4|2004-05-27|2004-05-27|Verfahren zum Aktivieren und Deaktivieren von elektronischen Schaltungseinheiten und Schaltungsanordnung zur Durchführung des Verfahrens|
    US11/133,038| US7266038B2|2004-05-27|2005-05-19|Method for activating and deactivating electronic circuit units and circuit arrangement for carrying out the method|
    [返回顶部]