• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein flächeneffizienter Stapelkondensator zur Verwendung in einer integrierten Schaltung umfaßt eine Schicht aus elementarem Platin (Pt) als untere Elektrode, eine Schicht aus halbkugelförmig gekörntem Poly-Si auf der unteren Elektrode aus Pt, eine über der Schicht aus halbkugelförmig gekörntem Poly-Si abgeschiedene zweite Schicht aus Pt, eine über der zweiten Schicht aus Pt abgeschiedene Dielektrikumsschicht und eine über der Dielektrikumsschicht abgeschiedene dritte Schicht aus Pt, wobei die dritte Schicht aus Pt als obere Elektrode wirkt.
    公开号:DE102004025413A1
    申请号:DE200410025413
    申请日:2004-05-24
    公开日:2005-02-17
    发明作者:Heon Pohang Lee
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-02
    专利说明:
    [0001] Dievorliegende Erfindung betrifft allgemein Kondensatoren und insbesondereflächeneffiziente Stapelkondensatoren.
    [0002] Kondensatorenfinden breite Anwendung in integrierten Schaltungen (ICs) wie etwaBauelementen fürdynamische Speicher mit wahlfreiem Zugriff (DRAM). Im Verlauf derJahre wurde die Dichte von DRAMs auf IC-Schaltungen um ein Vielfacheserhöht,doch bleibt der Bedarf nach noch größeren Dichten bestehen. Mitzunehmender Integration von DRAM-Bauelelementenbesteht ein Bedarf danach, Kondensatoren herzustellen, die wenigerFlächein Anspruch nehmen als herkömmlicheKondensatoren und letztendlich unter verschiedenen Einschränkungeneine minimale IC-Flächebeanspruchen. Die wichtigste dieser Einschränkungen ist die Notwendigkeit,die Kapazitätder Bauelemente beizubehalten, auch wenn ihre Fläche reduziert ist. ICs sind überwiegendplanar, und bei der Erläuterungder Optimierung der Flächeeines Kondensators ist es die Ebene des IC und die Reduzierung derFlächein dieser Ebene, die die wichtigste Aufgabe darstellt.
    [0003] JedeDRAM-Zelle enthälteinen einzigen Transistor und einen Kondensator. Der Kondensator kannnur einen Bruchteil der Flächeeiner DRAM-Zelle in Anspruch nehmen, weil jeder Kondensator. in derDRAM-Zelle von benachbarten Kondensatoren in einem Feld isoliertsein muß.
    [0004] DasErzeugen höhererKapazitätenin jeder DRAM-Zelle ist fürdie Beibehaltung der Merkmale des DRAMs von Vorteil. Es gibt mehrereMöglichkeiten,wie die Kapazitätdes DRAM erhöhtwerden kann. Die dielektrische Schicht des DRAM könnte ausMaterialien mit einer höherenDielektrizitätskonstantehergestellt werden, es könnteeine dünneredielektrische Schicht verwendet werden oder der DRAM könnte einegrößere dielektrischeSchicht aufweisen. Eine Kondensatorstruktur mit einer Oberfläche größtmöglichenInhalts zu erzeugen, ist jedoch der beste Weg, um die Kapazität des DRAMzu erhöhen.
    [0005] Eineoptimale Flächefür denKondensator zu erzielen, wird durch eine Reihe von Herausforderungenbeim Design kompliziert. Beispielsweise können üblicherweise verwendete Dielektrikahinsichtlich ihrer erforderlichen Dicke mit Einschränkungenbehaftet sein. Die Entwicklungsbemühungen haben sich in den vergangenenJahren darauf konzentriert, füreinen DRAM-Kondensator Materialien mit einer hohen Permittivität herzustellen.GegenwärtigeDRAMs enthalten Kondensatoren, die ein dünnes Dielektrikum verwenden,das als Schicht zwischen zwei aus dotiertem kristallinem oder polykristallinemSilizium hergestellten Elektroden angeordnet ist. Verschiedene Materialiensind auf ihre Eignung als Dielektrika hin getestet worden, wobeieines von diesen das Dünnfilm-Barium-Strontium-Titanat(BSTO) ist. Weitere möglicheDielektrika umfassen STO und SBT. Selbst wenn sich diese Materialienals realisierbar und praktisch herausstellen, würde die sich aus derartigen Materialverbesserungenergebende Größenreduzierungder Forderung nach einer noch weiter reduzierten Fläche für den Kondensatornicht notwendigerweise in vollen Umfang genügen.
    [0006] Ohnedie Flächevon Kondensatoren irgendwie zu reduzieren, kann jedoch die Größe von DRAMsbezogen auf die Ebene des IC nicht weiter reduziert werden. Es liegtdeshalb ein nicht erfüllter Bedarfnach einem flächeneffizientenKondensator vor, der eine minimale IC-Fläche beansprucht und gleichzeitigseine Kapazitätbeibehält.
    [0007] Dievorliegende Erfindung betrifft einen flächeneffizienten Stapelkondensator,der zumindest einen Teil dieses nicht erfüllten Bedarfs angeht. Die vorliegendeErfindung betrifft außerdemein Verfahren zum Herstellen des flächeneffizienten Stapelkondensators.Eine Ausführungsformder Erfindung beinhaltet das Ausbilden einer Abstandsschicht (Spacer)aus elementarem Platin (Pt), das Entfernen einer Hartmaske aus Oxidund Prozesse mit halbkugelförmiggekörntenPoly-Si. Diese Techniken werden darauf angewendet, eine freistehendeals Hohlzylinder geformte Pt-Elektrode mit einer geprägten Oberfläche herzustellen,die als eine untere Elektrode eines Kondensators verwendet werdenkann. Dadurch stehen beide Seiten der doppelten hohlzylindrischenunteren Elektrode zur Verwendung als aktive Fläche zur Ladungsspeicherungzur Verfügung,und eine der Seiten weist eine geprägte Oberfläche auf, damit man eine Oberfläche mitgrößerem Inhalterhält,was die Kapazitäteines DRAM erhöht.
    [0008] Gemäß einemAspekt einer Ausführungsformder vorliegenden Erfindung wird ein Verfahren zum Herstellen einesKondensators in einer integrierten Schaltung bereitgestellt, beidem eine Schicht aus Pt übereiner Zelle abgeschieden wird und eine Oxidschicht über derPt-Schicht abgeschieden wird. Sowohl die Pt- als auch die Oxidschichtwerden dann geätzt.
    [0009] EineSchicht aus amorphem Silizium (a-Si) wird über der geätzten Pt- und Oxidschicht abgeschieden.Eine zweite Schicht aus Pt, die eine Abstandsschicht bildet, wirddann überder a-Si-Schicht abgeschieden. Dann wird die zweite Pt-Schicht geätzt unddas Oxid wird entfernt, wodurch eine freistehende als doppelterHohlzylinder geformte untere Elektrode mit einer geprägten Oberfläche zurückbleibt.Schließlichwird eine Schicht aus einem Dielektrikum abgeschieden, und einedritte Schicht aus Pt wird überdem Dielektrikum abgeschieden.
    [0010] 1A ist ein Diagramm, dasauf einer Zelle in einem Feld abgeschiedene Pt-, Haft- und Oxidschichtenzeigt, um eine gemäß einerAusführungsformder vorliegenden Erfindung ausgebildete Zwischenstruktur auszubilden.
    [0011] 1B ist ein Diagramm, dasdie Zwischenstruktur von 1A zeigt,die geätztworden ist, um eine weitere Zwischenstruktur gemäß einer Ausführungsformder vorliegenden Erfindung auszubilden.
    [0012] 2A ist ein Diagramm, dasdie Zwischenstruktur von 1B zeigt,die weiter geätztworden ist, um eine weitere Zwischenstruktur gemäß einer Ausführungsformder vorliegenden Erfindung herzustellen.
    [0013] 2B ist ein Diagramm, das über derZwischenstruktur von 2A abgeschiedenesa-Si und eine weitere Zwischenstruktur gemäß einer Ausführungsformder vorliegenden Erfindung zeigt.
    [0014] 3A ist ein Diagramm, das über derZwischenstruktur von 2B abgeschiedenesPt und eine weitere Zwischenstruktur gemäß einer Ausführungsformder vorliegenden Erfindung zeigt.
    [0015] 3B ist ein Diagramm, dasdie Zwischenstruktur von 3A nachdem Ätzenund eine weitere Zwischenstruktur gemäß einer Ausführungsform dervorliegenden Erfindung zeigt.
    [0016] 4A ist ein Diagramm, dasvon der Zwischenstruktur von 3B entfernteOxid- und a-Si-Schichten zur Ausbildung einer weiteren Zwischenstrukturgemäß einerAusführungsformder vorliegenden Erfindung zeigt.
    [0017] 4B ist ein Diagramm, daseinen übereiner Zwischenstruktur von 4A abgeschiedenen Filmaus einem Kondensatordielektrikum zum Herstellen noch einer weiterenZwischenstruktur gemäß einerAusführungsformder vorliegenden Erfindung zeigt.
    [0018] 5 ist ein Diagramm, daseine überder Zwischenstruktur von 4B abgeschiedene Pt-Schichtzum Erzeugen eines Kondensators gemäß einer Ausführungsformder vorliegenden Erfindung zeigt.
    [0019] 6 ist ein Diagramm, daseine Abfolge von übereinanderabgeschiedenen Pt-Schichten zur Ausbildung einer Ausführungsformder vorliegenden Erfindung zeigt.
    [0020] 1A zeigt einen ersten Schrittgemäß einerAusführungsformeines Verfahrens und eine IC-Zwischenstruktur gemäß der vorliegendenErfindung. Dies und die damit verwandten späteren Schritte beschreibeneine Ausführungsform,um den flächeneffizientenStapelkondensator gemäß der vorliegendenErfindung zu erhalten. In 1A isteine Flachgrabenisolation 1 in ein Substrat 2 implantiert. EineSchicht 10 aus Bor-Phosphor-Silicatglas ("BSPG") ist über demSubstrat 2 ausgebildet, und ein isolierendes Material 5 wieetwa SiN ist überder Schicht 10 ausgebildet. Fotolithographische Techniken,wie sie in der Technik bekannt sind, werden dazu verwendet, selektivdurch die Schichten 5 und 10 zu ätzen undKontaktlöcher 12 auszubilden.Ein leitendes Material wie etwa dotiertes polykristallines Silizium,W, oder metallisches W, wird in den Kontaktlöchern abgeschieden und bildetKontaktstöpsel 15. Nachder Ausbildung der Kontaktstöpselwird eine gut leitende Schicht 20, bevorzugt Platin (Pt)auf der Struktur abgeschieden. Ruthenium (Ru), Iridium (Ir) undihre Oxide könnenanstelle von Pt als alternative Materialien für eine Elektrode verwendetwerden. Ru und Ir bilden einen adequaten Ersatz für Pt, dasowohl Ru als auch Ir leitende Materialien und widerstandsfähig gegenOxidation sind. Außerdemsind die Oxide sowohl von Ru als auch Ir leitend. Eine Haftschicht 25,die aus TiN, TiAlN oder TaN hergestellt sein kann, wird auf derPt-Schicht 20 abgeschieden. TiN, TiAlN und TaN verbessernalle die Haftung zwischen Pt und Oxidschichten, leiten Strom gutund lassen sich durch Naßätzprozesseleicht entfernen. Dann wird die Oxidschicht 30 über derSchicht 25 abgeschieden. Die Schicht 30 ist eineentfernbare Hartmaske, die geätztwerden kann.
    [0021] 1B ist ein Diagramm, dasdie Zwischenstruktur von 1A nachdem Ätzenzeigt. In 1B ist dieOxidschicht 30, üblicherweisedurch reaktives Ionenätzen,geätzt,wodurch eine Oxidmaske geöffnetzurückbleibt.Alles, was unter der Oxidmaske liegt, wird während des Ätzprozesses nicht geätzt.
    [0022] In 2A ist die Pt-Schicht 20 geätzt. Dennocherreicht der Ätzprozeß nichtden unter der Oxidmaske angeordneten Teil der Pt-Schicht. Nach dem Ätzen bleibtdeshalb eine Schicht aus Pt unter der Oxidmaske zurück. Diesesverbleibende Pt wird als eine untere Elektrode verwendet.
    [0023] Wiein 2B gezeigt, wirdeine Texturierungsschicht 35, bevorzugt aus a-Si, über derZwischenstruktur von 2A abgeschieden.Die Texturierungsschicht 35 weist eine Oberfläche auf,die geprägt,texturiert, aufgerauht oder eine auf andere Art nicht-glatte Oberfläche mithervortretenden Merkmalen ist. Bei der dargestellten Ausführungsformwird eine Schicht aus halbkugelförmiggekörntenPoly-Si ("a-Si") 35 über derin 2A dargestelltenStruktur abgeschieden, die schließlich einer Elektrode des Kondensatorswie unten beschrieben eine Oberfläche mit Strukturelementen verleihenwird.
    [0024] In 3A wird eine Abstandsschicht 40,bevorzugt Pt, überder in 2B dargestelltenAusführungsformabgeschieden. Die Pt-Schicht 40 bildet eine Abstandsschichtzum Herstellen einer hohlzylindrischen Form.
    [0025] 38 ist ein Diagramm, das die Zwischenstrukturvon 3A nach dem Ätzen zeigt.In 3B wird die Pt-Schicht 40 anisotrop(gerichtet) geätzt, umdie hohlzylindrische Form auszubilden.
    [0026] 4A zeigt von der Zwischenstrukturvon 3B entfernte Oxid-und a-Si-Schichten. Die in der Zwischenstruktur von 3B verbleibende Oxidmaske 30 wirdentfernt. Eine Naßätzung wirdangewendet, die die a-Si-Schicht 35 entfernt. Wenn die Oxidmaske 30 unddie a-Si-Schicht 35 entfernt sind, wird eine freistehendedoppelte hohlzylindrische untere Elektrode ausgebildet. Diese hohlzylindrische Elektrodehat die Funktion, übereiner kleinen Fläche einesIC einen Kondensator mit einer Oberfläche mit großem Inhalt zu erzeugen.
    [0027] 4B zeigt einen über derZwischenstruktur von 4A abgeschiedenenFilm eines Kondensatordielektrikums. Der dielektrische Film 45 kannein Material mit einer hohen Dielektrizitätskonstante enthalten, wieetwa BSTO, STO oder SBT. Diese Dielektrikumsfilme helfen dem Kondensator,größere Ladungsmengen über längere Zeiträume zu halten.
    [0028] 5 ist ein Diagramm, daseine überder Zwischenstruktur von 4B abgeschiedeneleitende Schicht zeigt. In 5 istdie leitende Schicht 50, bevorzugt Pt, auf der Zwischenstrukturvon 4B abgeschiedenund wird als eine obere Elektrode verwendet. Wie oben festgestellt,könnenRu, Ir und ihre Oxide fürPt substituiert werden. Somit bleibt ein Kondensator mit einer Dielektrikumsschichtzurück,die zwischen oberen und unteren Elektroden angeordnet ist. Was dieoberen Elektroden betrifft, so weisen sie Oberflächenmerkmale auf, die ihreFlächeohne Zunahme der Größe des Kondensatorsmaximieren. Durch eine Vergrößerung desFlächeninhaltssteigt auch die Ladungsmenge, die auf dem Kondensator gespeichertwerden kann. Dieses Bauelement funktioniert genau wie ein normalesDRAM und weist das zusätzlicheMerkmal eines komplex geformten Kondensators auf, der die Kapazität des DRAMerhöht.
    [0029] 6 zeigt auf Makroebene,wie die Pt-Schichten übereinanderabgeschieden werden. Eine untere Elektrodenschicht 600 ausPt wird geätzt. Danachwird eine Dielektrikumsschicht 605 über der unteren Elektrode 600 abgeschieden.Schließlich wirdeine obere Elektrodenschicht 610 aus Pt über derDielektrikumsschicht 605 abgeschieden.
    [0030] Wenngleichdie Erfindung eingehend gezeigt und unter Bezugnahme auf bestimmteAusführungsformenbeschrieben worden ist, versteht der Fachmann, daß an Formund Einzelheiten verschiedene Änderungenvorgenommen werden können,ohne von dem Gedanken und Umfang der Erfindung abzuweichen, wiesie in den beigefügtenAnsprüchendargelegt sind. Beispielsweise sind mit den Verfahren gemäß der vorliegendenErfindung verbundene Schritte nicht notwendigerweise auf die Reihenfolge beschränkt, inder sie gezeigt oder beschrieben sind.
    权利要求:
    Claims (16)
    [1] Verfahren zum Herstellen eines Kondensators ineiner integrierten Schaltung, wobei das Verfahren die folgendenSchritte umfaßt: Bereitstelleneiner untere Platte und eines Dielektrikums; Bereitstelleneiner Kondensatorplattenschicht und Prägen der Oberfläche derKondensatorplattenschicht.
    [2] Verfahren nach Anspruch 1, wobei die untere Plattemindestens eines ausgewähltaus der Gruppe bestehend aus Platin, Ruthenium und Iridium umfaßt.
    [3] Verfahren nach Anspruch 1, wobei die Kondensatorplattenschichtmindestens eines ausgewählt ausder Gruppe bestehend aus Platin, Ruthenium und Iridium umfaßt.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, weiterhin miteiner Abstandsschicht.
    [5] Verfahren nach Anspruch 4, wobei die Abstandsschichtmindestens eines ausgewähltaus der Gruppe bestehend aus Platin, Ruthenium und Iridium umfaßt.
    [6] Verfahren nach Anspruch 4, wobei die Abstandsschichtgeprägtwird.
    [7] Verfahren nach Anspruch 6, wobei die Kondensatorplattenschichtgeprägtwird durch Abscheiden der Kondensatorplattenschicht über dergeprägtenAbstandsschicht.
    [8] Verfahren nach einem der Ansprüche 1 bis 7, wobei das Dielektrikummindestens eines ausgewähltaus der Gruppe bestehend aus BSTO, STO, SBT und einem beliebigenanderen Material mit einer hohen Dielektrizitätskonstante umfaßt.
    [9] Kondensator in einer auf einem Wafer ausgebildetenintegrierten Schaltung, umfassend: eine auf dem Wafer abgeschiedeneerste Schicht aus Platin; eine über der ersten Schicht ausPlatin abgeschiedene zweite Schicht aus Platin; eine über derzweiten Schicht aus Platin abgeschiedene Schicht aus Dielektrikumund eine überder Schicht aus Dielektrikum abgeschiedene dritte Schicht aus Platin.
    [10] Kondensator nach Anspruch 9, weiterhin mit einer über derersten Schicht aus Platin abgeschiedenen Schicht aus nicht-glattemPoly-Si.
    [11] Kondensator zur Verwendung in einer integriertenSchaltung, umfassend: eine erste Elektrode; eine benachbartzu der ersten Elektrode verteilte Dielektrikumsschicht und einezweite Elektrode mit einer nicht-glatten Oberfläche.
    [12] Kondensator nach Anspruch 11, weiterhin mit einerAbstandsschicht zwischen der ersten und zweiten Elektrode.
    [13] Verfahren nach Anspruch 12, wobei die Abstandsschichtmindestens eines ausgewähltaus der Gruppe bestehend aus Platin, Ruthenium und Iridium umfaßt.
    [14] Kondensator nach einem der Ansprüche 11 bis 13, wobei die nicht-glatteOberflächeStrukturelemente mit Halbkugelform aufweist.
    [15] Kondensator nach einem der Ansprüche 11 bis 13, wobei die nicht-glatteOberflächegeprägte Strukturelementeaufweist.
    [16] Kondensator nach einem der Ansprüche 11 bis 15, wobei der Kondensatoreine zylindrische Form aufweist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US5278091A|1994-01-11|Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
    US5403767A|1995-04-04|Methods for manufacturing a storage electrode of DRAM cells
    JP3384599B2|2003-03-10|半導体装置及びその製造方法
    TW492182B|2002-06-21|DRAM memory cell for DRAM memory device and method for manufacturing it
    US5907782A|1999-05-25|Method of forming a multiple fin-pillar capacitor for a high density dram cell
    KR960005251B1|1996-04-23|반도체 메모리장치의 제조방법
    US6888186B2|2005-05-03|Reduction of damage in semiconductor container capacitors
    JP3577197B2|2004-10-13|半導体装置の製造方法
    DE4113233C2|1994-06-30|Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung
    KR100441069B1|2004-12-03|How to manufacture hemispherical grain | polysilicon and optional polysilicon.
    US6063683A|2000-05-16|Method of fabricating a self-aligned crown-shaped capacitor for high density DRAM cells
    US7294546B2|2007-11-13|Capacitor for a semiconductor device and method of fabricating same
    US6642097B2|2003-11-04|Structure for capacitor-top-plate to bit-line-contact overlay margin
    US7179706B2|2007-02-20|Permeable capacitor electrode
    US7375389B2|2008-05-20|Semiconductor device having a capacitor-under-bitline structure and method of manufacturing the same
    KR100560583B1|2006-03-14|반구형 그레인 폴리실리콘 반도체 캐패시터 구조물 및 방법
    US5198384A|1993-03-30|Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction
    US7105405B2|2006-09-12|Rugged metal electrodes for metal-insulator-metal capacitors
    KR100338826B1|2002-05-31|커패시터의 전하저장전극 형성방법
    US5895250A|1999-04-20|Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
    KR101129909B1|2012-03-23|반도체 소자의 필라형 캐패시터 및 그 형성방법
    US20030214872A1|2003-11-20|Method for making auto-self-aligned top electrodes for dram capacitors with improved capacitor-to-bit-line-contact overlay margin
    JP4180716B2|2008-11-12|半導体装置の製造方法
    KR100482366B1|2005-04-13|반도체 메모리 소자의 스토리지 캐패시터 제조방법
    US6686620B2|2004-02-03|FRAM and method of fabricating the same
    同族专利:
    公开号 | 公开日
    CN100338759C|2007-09-19|
    CN1649127A|2005-08-03|
    US6838339B2|2005-01-04|
    US20040248365A1|2004-12-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-02-17| OP8| Request for examination as to paragraph 44 patent law|
    2008-05-08| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-06-08| R082| Change of representative|Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE |
    2015-06-08| R081| Change of applicant/patentee|Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R082| Change of representative|Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2015-12-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]