• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    In einer obersten Metallisierungsebene (1) ist eine Metallfläche (5) angeordnet, die bei der Herstellung von Öffnungen (4) in einer oberseitig aufgebrachten Passivierungsschicht (3) als Ätzstoppschicht fungiert und eine darunter angeordnete Leiterbahnstruktur (6) schützt. In der Metallfläche (5) wird eine weitere Öffnung hergestellt, durch die hindurch ein fokussierter Ionenstrahl auf die Leiterbahnstruktur (6) gerichtet wird, um Leiterbahnen miteinander zu verbinden und/oder mindestens eine Leiterbahn zu unterbrechen. Damit kann die Verdrahtung der integrierten Schaltung ausgehend von gleichartig hergestellten Halbleiterchips individuell variiert werden.
    公开号:DE102004023462A1
    申请号:DE200410023462
    申请日:2004-05-12
    公开日:2005-12-15
    发明作者:Günter Gerstmeier；Andreas Huber；Michael Bernhard Sommer
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-44
    专利说明:
    [0001] Inder Halbleitertechnologie ist es oftmals erforderlich, die Verschaltungder auf Halbleiterchips integrierten elektronischen Schaltungennachträglich ingewissem Umfang zu verändern.Dabei kann es sich um Änderungenhandeln, die nur die zu Testzwecken vorgesehenen Schaltungskomponentenbetreffen. Das Design der Schaltung sollte daher möglichst flexibelsein, um ohne grundlegende Änderungder Bauelementstruktur die geforderten Varianten der Verdrahtungherstellen zu können.Es ist daher insbesondere wünschenswert,die in den Metallisierungsebenen auf der Oberseite des Halbleiterchips vorgeseheneVerdrahtung derart veränderbarauszugestalten, dass Schaltungsteile mit relativ geringen Abwandlungenan unterschiedliche Funktionen der Schaltung angepasst werden können. Damitist es insbesondere möglich,bei der Herstellung der Halbleiterchips unterschiedliche Testschaltungenzu aktivieren oder alternative Schaltungsfunktionen zu realisieren.
    [0002] Derflexible Schaltungsentwurf führtjedoch dazu, dass diese Schaltungen, einschließlich der vorgesehenen Alternativen,mehr Platz auf dem Halbleiterchip beanspruchen, als das bei einerelektronischen Schaltung der Fall ist, die auf eine bestimmte Funktionsweisebeschränktist. Je mehr Optionen offen gehalten sind, desto größer istin der Regel der fürdie Schaltung erforderliche Flächenbedarf.
    [0003] EineMöglichkeit,die elektrischen Verbindungen der Schaltungskomponenten aus demHalbleiterchip flexibel zu gestalten, besteht darin, von der MöglichkeitGebrauch zu machen, mittels so genannter Fuses und Anti-Fuses Leiterbahnenzu unterbrechen bzw. Leiterbahnenden elektrisch leitend miteinanderzu verbinden. Im Fall von Leiterbahnen, die als Strukturen in Metallisierungsebenenausgebildet sind, könnenUnterbrechungen einer Leiterbahn z. B. durch Anwendung eines Laserstrahlshergestellt werden, mit dem ein Teil der metallischen Leiterbahnentfernt wird. Der Laserstrahl kann jedoch nur relativ grobe Leiterbahnstrukturenaufbrechen, sodass bei einer derartigen Fuse-Realisation ein relativgroßer Flächenbedarfbesteht.
    [0004] DieVerdrahtung der Halbleiterbauelemente erfolgt in der Regel in einerMehrzahl von auf dem Halbleiterkörperangeordneten Metallisierungsebenen, die jeweils strukturiert undvoneinander durch Zwischenmetalldielektrika getrennt sind. EineVariation der Verschaltung der integrierten Schaltungskomponentenkann auch dadurch vorgesehen sein, dass diese Verdrahtung so aufgebautist, dass durch Veränderungder Struktur nur weniger Metallisierungsebenen, vorzugsweise nureiner einzigen Metallisierungsebene, unter Einsatz einer entsprechendabgewandelten Strukturierungsmaske die geforderten unterschiedlichenSchaltungsfunktionen realisiert werden können. Das setzt jedoch voraus,dass zumindest eine Maske fürdie auf demselben Wafer prozessierten Halbleiterchips unterschiedlichgestaltet ist oder dass die betreffenden Masken beim Wechsel derprozessierten Wafer ausgetauscht werden. Eine nachträgliche Änderungder Leiterbahnstruktur der Metallisierungsebenen ist in der Regelnicht möglich, dain oberen Metallisierungsebenen Leiterbahnen angeordnet sein können, diekeinesfalls entfernt oder auch nur beschädigt werden dürfen.
    [0005] Ausgehendvon gleichartigen Halbleiterchips unterschiedliche Leiterbahnstrukturender Schaltungsverdrahtung herzustellen, gelingt mit dem Halbleiterchipmit Metallisierungsebenen gemäß Anspruch1 bzw. mit dem Verfahren zur Ausbildung von Leiterbahnstrukturenauf Halbleiterbauelementen mit den Merkmalen des Anspruchs 4. Ausgestaltungen ergebensich aus den abhängigenAnsprüchen.
    [0006] Erfindungsgemäß wird eineLeiterbahnstruktur in dem Halbleiterchip vorgesehen, die mittelsEinsatzes eines fokussierten Ionenstrahls (FIB, focused ion beam)verändertwird, indem Leiterbahnen miteinander verbunden werden und/oder mindestens eineLeiterbahn unterbrochen wird. Die betroffene Leiterbahnstrukturbefindet sich vorzugsweise unmittelbar unterhalb einer oberstenMetallisierungsebene, die in erster Linie dafür vorgesehen ist, Anschlusskontaktflächen, z.B. fürBonddrähteoder Flip-Chip-Montage, bereitzustellen. Die Angabe der Positionder Metallisierungsebene als oberster Metallisierungsebene gehtvon einer Ausrichtung des Halbleiterchips mit dem Substrat oderHalbleiterkörperzuunterst aus. Die oberste Metallisierungsebene ist daher diejenigeMetallisierungsebene, die von dem Halbleiterkörper am weitesten entferntist.
    [0007] Dieoberste Metallisierungsebene ist von einer Passivierungsschichtbedeckt. In dieser Passivierungsschicht befinden sich Öffnungen,in denen Metallflächender obersten Metallisierungsebene freigelegt sind. Diese metallischenOberflächendienen teilweise zum elektrischen Anschluss und in dem Bereich derveränderbarenLeiterbahnstruktur als Ätzstoppschicht,um an dieser Stelle die Passivierungsschicht entfernen zu können, ohnedarunter befindliche Leiterbahnstrukturen zu beschädigen. Diezu variierende Leiterbahnstruktur befindet sich zumindest untereinem Teil der Metallflächen.Die betreffenden Metallflächenbrauchen daher nicht fürden elektrischen Anschluss vorgesehen zu sein und können insbesondereallseits elektrisch isoliert sein.
    [0008] ZurAnwendung des fokussierten Ionenstrahls wird in der betreffendenMetallflächeeine Öffnunghergestellt, sodass die darunter angeordnete Leiterbahnstrukturmit dem fokussierten Ionenstrahl verändert werden kann. Mit demIonenstrahl kann Material der Leiterbahn abgetragen werden, sodass eineelektrisch leitende Verbindung unterbrochen wird; mit dem Ionenstrahlkann aber auch ein Metall abgeschieden werden, mit dem zwei einandergegenüberliegendeEnden der Leiterbahnstruktur elektrisch leitend miteinander verbundenwerden, sodass eine Verbindung geschlossen wird. Die Anwendung desIonenstrahls geschieht im Prinzip wie sonst üblich. Die Variation der Schaltungkann daher unter Einsatz eines technischen Verfahrens vorgenommen werden,das von anderen Anwendungen her bereits an sich bekannt ist.
    [0009] Einbesonderer Vorteil dieser Struktur des Halbleiterchips und des zugehörigen Verfahrensbesteht darin, dass die obere Passivierungsschicht mit Ausnahmeder relativ kleinen Öffnungen über den Metallflächen erhaltenbleibt, sodass der Halbleiterchip nach der Behandlung mit dem fokussiertenIonenstrahl in der herkömmlichenWeise mit einem Gehäuse,insbesondere einer abdeckenden Vergussmasse, versehen werden undin einer Applikation eingesetzt werden kann. Da die zu veränderndenLeiterbahnstrukturen dicht unter einer jeweiligen in der oberstenMetallisierungsebene vorgesehenen Metallfläche angeordnet sind, kann derfokussierte Ionenstrahl eingesetzt werden, ohne dass Signalleiterbahnenbeschädigtwerden.
    [0010] TypischeAbmessungen der Metallflächen sindbeispielsweise 10 μm × 10 μm. Daherist die Flächefür einenFIB-Einsatz ausreichend groß,und die ebene Topologie des Halbleiterbauelementes in diesem Bereicherleichtert den FIB-Einsatz ebenfalls. Ein fokussierter Ionenstrahlkann auch angewendet werden, wenn Leiterbahnstrukturen verändert werdensollen, unter denen sich weitere strukturierte Metallisierungsebenenbefinden. Die Metallflächender obersten Metallisierungsebene, unter denen die variierten Leiterbahnstrukturenangeordnet sind, können auchTeil der Spannungsversorgung sein, da diese großflächigen, breiten Zuleitungendurch das Öffnen derMetallflächenin dem fürden Einsatz des Ionenstrahls vorgesehenen Bereich nicht wesentlichbeeinträchtigtwerden. Überdie oberste Metallisierungsebene können z. B. Versorgungsspannungen andie Schaltung angelegt werden. Bei der Herstellung der Halbleiterbauelementewerden geänderte Regelnfür die Überprüfung desDesigns (DRC, design rule check) angewendet, um festzustellen, ob einefür einenFIB-Eingriff vorgesehene Leiterbahnstruktur vorhanden ist und obdiese Leiterbahnstruktur an der richtigen Stelle der Chipverdrahtungangeordnet ist.
    [0011] Esfolgt eine genauere Beschreibung des Halbleiterchips und des Verfahrensanhand der 1 bis 3.
    [0012] Die 1 zeigtein Ausführungsbeispieldes Halbleiterchips im Querschnitt.
    [0013] Die 2 zeigteine schrägeSchnittaufsicht auf einen Halbleiterchip mit der zu veränderndenLeiterbahnstruktur.
    [0014] Die 3 zeigtdie Struktur einer durch FIB verändertenLeiterbahnstruktur.
    [0015] Die 1 zeigtim Querschnitt ein Halbleiterbauelement, bei dem auf einem Substrat 10,das aus einem Halbleiterkörpergebildet ist, eine Mehrzahl von Metallisierungsebenen 1, 2, 7 mitdazwischen vorhandenen Zwischenmetalldielektrika 8 angeordnetist. In dem Substrat sind die Komponenten einer elektronischen Schaltungausgebildet, von denen als Beispiel eine Transistorstruktur 9 angedeutetist. Die Oberseite ist mit einer Passivierungsschicht 3 bedeckt.In der Passivierungsschicht 3 befinden sich Öffnungen 4,in denen Metallflächen 5 derobersten Metallisierungsebene 1 freigelegt sind. DieseMetallflächen 5 dienenteils dem elektrischen Anschluss, teils aber auch als Ätzstoppschichtbeim Herstellen der betreffenden Öffnungen 4 über denLeiterbahnstrukturen 6, die durch den FIB-Eingriff verändert werdensollen. Die zu veränderndenLeiterbahnstrukturen 6 sind in einer darunter vorhandenen Metallisierungsebene 2,in dem Ausführungsbeispiel der 1 inder zweitobersten Metallisierungsebene, vorgesehen. In diesem Beispielsind unter der mittleren in der 1 eingezeichneten Öffnung Komponentender Leiterbahnstruktur 6 mit einer dazwischen vorhandenenLücke eingezeichnet,die durch einen FIB-Eingriff geschlossen werden kann. Unter der rechtseingezeichneten Öffnungbefindet sich eine durchgehende Leiterbahn der Leiterbahnstruktur 6, diez. B. an der mit dem kleinen Kreuz bezeichneten Stelle mittels FIBaufgebrochen werden kann. Zwischen den strukturierten Metallisierungsebenenbefinden sich vertikale elektrische Verbindungen 18, mit denendie Verdrahtung der elektronischen Schaltung bewirkt ist.
    [0016] DieLeiterbahnstruktur 6 der in diesem Ausführungsbeispiel zweitoberstenMetallisierungsebene wird mittels fokussierten Ionenstrahls derartverändert,dass die Verdrahtung den je weiligen Erfordernissen des einzelnenHalbleiterchips angepasst wird. Der beispielsweise gemäß der 1 strukturierteHalbleiterchip kann daher auf einfache Weise schaltungstechnischvariiert werden, ohne dass die oberseitig aufgebrachte Passivierungsschicht 3 entferntwerden muss. Die hierfürvorgesehenen zusätzlichen Öffnungen 4 entsprechenin den Abmessungen in etwa den Öffnungen über denAnschlusskontaktpads, die fürden externen elektrischen Anschluss ohnehin vorgesehen werden müssen. Die Metallflächen 5 über denzu veränderndenLeiterbahnstrukturen 6 können an die Schaltung angeschlossensein, z. B. als Teil der Zuleitung der Versorgungsspannung; dieseMetallflächen 5 können aber auchallseits elektrisch isoliert sein, sodass sie nur eine Schutzschichtwährenddes Ätzprozessesbilden, mit dem die Öffnungen 4 inder Passivierungsschicht 3 hergestellt werden. Um die Leiterbahnstruktur 6 unterder jeweiligen Metallfläche 5 verändern zu können, wirddie betreffende Metallflächeselbst mit einer weiteren Öffnungversehen, um so die darunter angeordnete Leiterbahnstruktur demfokussierten Ionenstrahl zugänglichzu machen.
    [0017] Die 2 zeigteinen Ausschnitt aus einem erfindungsgemäßen Halbleiterchip in einemerfindungswesentlichen Bereich. In diesem Ausschnitt ist in einerschrägenSchnittaufsicht eine Metallfläche 5 derobersten Metallisierungsebene 1 mit einer Öffnung 4 inder darübervorhandenen Passivierungsschicht 3 dargestellt. Die Leiterbahnstruktur 6,die mittels fokussierten Ionenstrahls verändert werden soll, ist in einerdarunter vorhandenen, hier in der zweitobersten Metallisierungsebene 2 angeordnet undin das Zwischenmetalldielektrikum 8 eingebettet. Die verdecktenKonturen sind gestrichelt eingezeichnet. Weitere Metallisierungsebenen 7 umfassenweitere Leiterbahnen, die in diesem Beispiel quer zu den Leiterbahnender Leiterbahnstruktur 6 verlaufen.
    [0018] Diehintere in dem Ausschnitt der 2 dargestellteLeiterbahn der Leiterbahnstruktur 6 wird z. B. in dem für eine Unterbrechungvorgesehenen Bereich 11, der in der 2 mit einemKreuz markiert ist, aufgebrochen. Die vordere Leiterbahn der Leiterbahnstruktur 6 istunterbrochen und besitzt zwei einander gegenüberliegend angeordnete Leiterbahnenden 12,die nach Bedarf mit dem fokussierten Ionenstrahl miteinander verbundenwerden können.Die Darstellung der 2 ist nicht maßstabsgetreu;die Struktur der Leiter ist nur zur Verdeutlichung des Prinzipsangegeben; und die Abmessungen entsprechen nicht notwendig den bevorzugtenAusführungsformen.Nach Bedarf könnenmittels fokussierten Ionenstrahls statt der zweitobersten Metallisierungsebeneauch weiter darunter befindliche Leiterbahnstrukturen bearbeitetwerden. In dem Bereich der betreffenden Metallfläche 5 können z.B. darunter angeordnete Metallisierungsebenen Aussparungen besitzen,sodass mit dem fokussierten Ionenstrahl tiefer liegende Metallisierungsebenenerreicht werden. Auf diese Weise ist es auch möglich, Leiterbahnstrukturenin den unteren Metallisierungsebenen zu verändern. Bevorzugt ist jedocheine Ausgestaltung des Halbleiterchips gemäß den 1 und 2,bei denen die mittels FIB-Eingriff variierte Leiterbahnstruktur 6 direktunterhalb der Metallfläche 5 angeordnetist.
    [0019] Wieeine Veränderungder besagten Leiterbahnstruktur 6 vorgenommen werden kann,ist im Schema in der 3 dargestellt. Die 3 zeigteine Leiterbahnstruktur 6, die hier eine erste Anschlussleitung 13,eine zweite Anschlussleitung 14 mit Ausrichtungsfortsätzen 15 sowieLeiterstreifen 16 umfasst. Die Anschlussleitungen können z.B. Leitungen für ho henund niedrigen Signalpegel oder die Anschlüsse der Versorgungsspannungsein. Zwischen den Anschlussleitungen befinden sich die Leiterstreifen 16,die in diesem Beispiel in gleichem Abstand parallel zueinander angeordnetsind. Die Leiterstreifen 16 sind typisch z. B. etwa 300nm breit; dazwischen kann ein Abstand von typisch z. B. etwa 500nm vorgesehen sein. Zwischen den Leiterstreifen 16 und denAnschlussleitungen befindet sich ein Abstand von typisch z. B. etwa250 nm. Auf den Leiterstreifen befinden sich Kontaktbereiche 17,an denen aus der Zeichenebene heraustretende vertikale elektrischleitende Verbindungen angeordnet sein können, mit denen die Leiterbahnender Leiterbahnstruktur 6 mit weiteren Metallisierungsebenendes Halbleiterchips verbunden sind.
    [0020] Imlinken Bereich der 3 ist eine Verbindung 19 eingezeichnet.An dieser Stelle wurde mittels fokussierten Ionenstrahls eine Verbindungzwischen dem betreffenden Leiterstreifen und der zweiten Anschlussleitung 14 hergestellt.Im oberen Bereich der 3 ist eine Verbindung 19 zwischeneinem weiteren Leiterstreifen und der ersten Anschlussleitung 13 eingezeichnet.Derselbe Leiterstreifen 16 ist in der Mitte mit einer Unterbrechung 20 versehen.Die elektrisch leitende Verbindung zwischen den beiden Kontaktbereichen 17 diesesLeiterstreifens wurde daher unterbrochen, um so die Verdrahtungder Schaltung zu verändern.Die 3 zeigt selbstverständlich nur bestimmte Ausführungsbeispieleder Ausgestaltung der Leiterbahnstruktur 6 und deren Modifizierungmittels fokussierten Ionenstrahls.
    [0021] Diein der 3 außerdemdargestellten Ausrichtungsfortsätze 15 können dafür vorgesehen werden,die Ausrichtung des Ionenstrahls nach dem Öffnen der die Leiterbahnstruktur 6 abdeckenden Metallfläche zu erleichtern.Eine Positionsbestim mung ist erforderlich, um festzustellen, welcherTeil der Leiterbahnstruktur 6 sich unter der zuvor hergestellten Öffnung derMetallflächebefindet. Das wird durch Markierungen, wie z. B. die eingezeichneten Ausrichtungsfortsätze 15,erleichtert. Die Ausrichtungsfortsätze 15 können zudemauch unterschiedliche Längenbesitzen, sodass die Position durch eine Messung dieser Länge bestimmtwerden kann und eine Positionierung des Ionenstrahls an den zu veränderndenLeiterstreifen 16 auf einfache Weise möglich ist. Nach der beschriebenenVeränderungder Leiterbahnstruktur wird der Halbleiterchip gehäust undkann wie üblichin der Applikation eingesetzt werden.
    1 obersteMetallisierungsebene 2 daruntervorhandene Metallisierungsebene 3 Passivierungsschicht 4 Öffnung 5 Metallfläche 6 Leiterbahnstruktur 7 weitereMetallisierungsebene 8 Zwischenmetalldielektrikum 9 Transistorstruktur 10 Substrat 11 Bereichfür Unterbrechung 12 Leiterbahnende 13 ersteAnschlussleitung 14 zweiteAnschlussleitung 15 Ausrichtungsfortsatz 16 Leiterstreifen 17 Kontaktbereich 18 vertikaleelektrische Verbindung 19 Verbindung 20 Unterbrechung
    权利要求:
    Claims (4)
    [1] Halbleiterchip mit Metallisierungsebenen, bei demeine oberste Metallisierungsebene (1) und mindestens einedarunter vorhandene Metallisierungsebene (2) vorhandensind, eine die oberste Metallisierungsebene (1) überdeckendePassivierungsschicht (3) vorhanden ist, die Passivierungsschicht(3) mit Öffnungen(4) versehen ist, in denen Metallflächen (5) der oberstenMetallisierungsebene (1) freigelegt sind, zumindestunter einem Teil der Metallflächen(5) in einer darunter vorhandenen Metallisierungsebene(2) eine Leiterbahnstruktur (6) vorhanden ist,die dafür vorgesehenist, mittels eines fokussierten Ionenstrahls verändert zu werden, indem Leiterbahnen miteinanderverbunden werden und/oder mindestens eine Leiterbahn unterbrochenwird.
    [2] Halbleiterchip nach Anspruch 1, bei dem die Leiterbahnstruktur(6) mit vertikalen elektrischen Verbindungen (18)zu einer oder mehreren Metallisierungsebenen oberhalb oder unterhalbder Leiterbahnstruktur (6) versehen ist.
    [3] Halbleiterchip nach Anspruch 1 oder 2, bei dem Metallflächen (5)in der obersten Metallisierungsebene (1) vorhanden sind,die elektrisch isoliert sind.
    [4] Verfahren zur Ausbildung von Leiterbahnstrukturenauf Halbleiterbauelementen, bei dem ausgehend von gleichartigenHalbleiterchips unterschiedliche Leiterbahnstrukturen hergestelltwerden, wozu eine Passivierungsschicht (3) auf einerOberseite des Halbleiterbauelements mittels eines Ätzverfahrensmit Öffnungen (4)versehen wird, wobei jeweils eine Metallfläche (5) einer oberstenMetallisierungsebene (1) als Ätzstoppschicht eingesetzt wird, zumindesteine der Metallflächen(5) im Bereich der betreffenden Öffnungen (4) mit einerweiteren Öffnungversehen wird und durch die Öffnungen hindurch mittels fokussiertenIonenstrahls eine Leiterbahnstruktur (6) in einer unter derMetallfläche(5) vorhandenen weiteren Metallisierungsebene (2)verändertwird, indem Leiterbahnen miteinander verbunden werden und/oder mindestens eineLeiterbahn unterbrochen wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    KR101203220B1|2012-11-20|신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치
    CN100383938C|2008-04-23|半导体装置及其制造方法
    KR100595885B1|2006-06-30|반도체장치 및 그 제조방법
    KR100452819B1|2004-10-15|칩 패키지 및 그 제조방법
    US6927156B2|2005-08-09|Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
    JP4163421B2|2008-10-08|半導体チップパッケージ
    US7042098B2|2006-05-09|Bonding pad for a packaged integrated circuit
    US7701063B2|2010-04-20|Semiconductor device
    JP4934053B2|2012-05-16|半導体装置およびその製造方法
    JP4308671B2|2009-08-05|ワイヤボンドパッドを有する半導体装置とその製作方法
    US6566232B1|2003-05-20|Method of fabricating semiconductor device
    TW552693B|2003-09-11|Electronic component with a plastic package and method for its production
    JP5185885B2|2013-04-17|配線基板および半導体装置
    US6852616B2|2005-02-08|Semiconductor device and method for producing the same
    KR100597774B1|2006-07-10|반도체 장치 및 그 제조방법
    DE10337569B4|2008-12-11|Integrierte Anschlussanordnung und Herstellungsverfahren
    KR100487530B1|2005-05-03|테스트 소자 그룹이 구비된 반도체 소자
    JP4979213B2|2012-07-18|回路基板、回路基板の製造方法および回路装置
    KR100290193B1|2001-05-15|반도체장치및그제조방법
    JP5372726B2|2013-12-18|Circuit board and manufacturing method thereof
    US7271031B2|2007-09-18|Universal interconnect die
    DE10351028B4|2005-09-08|Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
    JP2006261631A|2006-09-28|ボンドパッド構造のトップビアパターン
    KR19980086518A|1998-12-05|반도체 장치 및 그 제조방법
    KR930009024B1|1993-09-18|반도체 집적회로장치
    同族专利:
    公开号 | 公开日
    US7393721B2|2008-07-01|
    US20050263894A1|2005-12-01|
    DE102004023462B4|2006-06-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-12-15| OP8| Request for examination as to paragraph 44 patent law|
    2006-12-07| 8364| No opposition during term of opposition|
    2010-02-25| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-06-05| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2015-12-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410023462|DE102004023462B4|2004-05-12|2004-05-12|Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen|DE200410023462| DE102004023462B4|2004-05-12|2004-05-12|Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen|
    US11/127,782| US7393721B2|2004-05-12|2005-05-12|Semiconductor chip with metallization levels, and a method for formation in interconnect structures|
    [返回顶部]