• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein integrierter Halbleiterspeicher umfasst ein Speicherzellenfeld (10) mit mindestens einer Speicherzelle (Z), in der ein Datenwert (DW) abgespeichert ist, und eine Auswerteschaltung (20) mit einem Zähler (24). Bei einem Test des integrierten Halbleiterspeichers wird ein Zählerstand (ZS1, ZS2, ..., ZSn) des Zählers verändert, wenn der in der Speicherzelle (Z) abgespeicherte Datenwert (DW) von einem Sollwert (SW) abweicht. Über eine Steuerschaltung (50) ist ein Schwellwert (LS1, LS2, ..., LSn) vorgebbar. Eine Programmierschaltung (30) vergleicht den ihr eingangsseitig zugeführten Schwellwert mit dem augenblicklichen Zählerstand des Zählers (24). Wenn der Zählerstand des Zählers den Schwellwert überschreitet, wechselt ein Programmierelement (40) von einem ersten Programmierzustand in einen zweiten Programmierzustand. Nach Abschluss des Tests kann der Zustand des Programmierelements über einen Ausgangsanschluss (Dout) ausgelesen werden. Über die Einstellung des Schwellwertes zu Beginn des Tests und das Auslesen des Programmierzustandes des Programmierelements am Ende des Tests kann auf eine mögliche Ausfallursache des integrierten Halbleiterspeichers zurückgeschlossen werden.
    公开号:DE102004022327A1
    申请号:DE200410022327
    申请日:2004-05-06
    公开日:2005-12-01
    发明作者:Jürgen Dr. Auge；Jörg Dr. Kliewer；Manfred Pröll；Frank Schroeppel
    申请人:Infineon Technologies AG；
    IPC主号:G11C7-00
    专利说明:
    [0001] DieErfindung betrifft einen integrierten Halbleiterspeicher, bei demwährendeines Tests des integrierten Halbleiterspeicher die Anzahl der fehlerhaftenSpeicherzellen erfassbar ist.
    [0002] IntegrierteHalbleiterspeicher, beispielsweise DRAM (= Dynamic random accessmemory) – Halbleiterspeicher,durchlaufen währendihrer Herstellung etliche Tests auf unterschiedlichen Ebenen, bevorsie an einen Kunden ausgeliefert werden. Im Allgemeinen werden integrierteHalbleiterspeicher bereits währendihrer Herstellung auf Scheibenebene (Waferebene) getestet, indemKontaktspitzen eines Testers an speziell dafür vorgesehenen Orten im Schaltungslayoutplatziert werden, um wichtige Designparameter zu messen. Wenn einSpeicherbaustein im Frontend einer Herstellungslinie die Funktionsprüfung auf Waferebeneerfolgreich bestanden hat, werden die einzelnen Speicherchips ausdem Wafer herausgesägtund die Chips in einem Gehäuseverschweißt. Derfertig gehäusteSpeicherbaustein wird anschließendauf Komponenten- bzw. Modulebene einem erneuten Funktionstest unterzogen.Beim Test auf Komponentenebene werden die Speicherchips einzelngetestet, wo hingegen beim Moduletest die Funktionsweise der Speicherchipsin einer möglichen Applikationgetestet wird.
    [0003] DieTests auf Komponenten- und Modulebene umfassen im allgemeinen mehrereTestschritte, die typischerweise bei unterschiedlichen Temperaturenauf einer begrenzten Anzahl von Testsockeln durchgeführt werden.Auf Grund thermomechanischer Effekte sowie aus Sockel-Verschleißgründen kannes dabei zu Kontaktfehlern zwischen Sockel und Testkomponente kommen.Die Ausfallrate ist stark vom Sockeltyp und deren Wartung abhängig, liegtaber typischerweise im Prozentbereich. Um fehlerfreie Bauteile,die auf Grund von Kontaktfehlern einen Test nicht erfolgreich bestandenhaben, nicht verwerfen zu müssen,wird bei integrierten Halbleiterspeichern im allgemeinen ein zweiterTest mit den gleichen Testbedingungen durchgeführt. Alle Halbleiterchips,die beim zweiten Testdurchlauf den Test bestehen, werden als fehlerfreieBausteine eingestuft. Es wird in diesem Fall davon ausgegangen,dass beim ersten Testdurchlauf ein Kontaktfehler die Ursache für den Ausfallwar.
    [0004] Problematischist diese Vorgehensweise jedoch in Bezug auf marginale oder sporadischausfallende Speicherbausteine. Sporadisch ausfallende Bausteinesind instabile Ausfälle,bei denen die Spezifikation bei mehrmaliger Wiederholung eines Tests unvorhergesehenbei einem Testdurchlauf erfülltund bei einem späterenerneuten Testdurchlauf mit den gleichen Testbedingungen nicht erfüllt sind.Solche instabilen Ausfälleberuhen beispielsweise auf Aufladungseffekten von Kontaktlöchern, diedurch einen vorherigen Prozess, beispielsweise einen Ätzprozess,mit Schmutzresten behaftet sind. Bei marginal ausfallenden Bausteinen,sogenannten Grenzgängern,liegen die gemessenen Parameter an der Spezifikationsgrenze. Dadie zu messenden Designparameter jedoch in aller Regel mit einemausreichenden Testvorhalt gemessen werden, stellen solche Grenzgänger imVergleich zu sporadischen Ausfallteilen ein geringeres Problem dar.Sporadisch ausfallende Bauteile hingegen müssen als potentielles Qualitätsrisikoangesehen werden.
    [0005] Beiintegrierten Halbleiterspeicherchips lassen sich bei einem FunktionstestKontaktausfällevon marginalen bzw. spora dischen Ausfällen sehr gut anhand der Anzahlder ausgefallenen Speicherzellen eines Speicherbausteins unterscheiden.Es hat sich gezeigt, dass Kontaktausfälle, die beispielsweise durcheinen schlechten Kontakt zwischen einem Dateneingangsanschluss,einer Kommandoleitung oder einer Adressleitung und einem Kontaktanschlussdes Testsockels verursacht werden, zu einer sehr hohen Anzahl vonAusfallzellen innerhalb eines Speicherzellenfeldes eines Halbleiterspeichersführen.Bei marginal oder sporadisch ausfallenden Halbleiterspeichern beschränkt sichdie Anzahl der fehlerhaften Speicherzellen eines Speicherzellenfeldesauf deutlich weniger Einzelzellen als dies bei Kontaktausfällen derFall ist. Bei einem Halbleiterspeicher von beispielsweise einerSpeicherkapazitätvon 512 MB liegt die Fehleranzahl aufgrund von marginal bzw. sporadischausfallenden Speicherzellen beispielsweise im Bereich von 1000 Einzelzellenpro Speicherbaustein. Es handelt sich dabei in der Regel um schwacheEinzelzellen oder fehlerhafte Bit- oder Wortleitungen.
    [0006] Umein verbessertes Produktionstesten in Bezug auf Ausbeute und Qualität zu gewährleisten, solltendaher nur Speicherbausteine, bei denen die Anzahl der ausgefallenenSpeicherzellen pro Test einen bestimmten Schwellwert überschreitet,zu einem Wiederholungstest zugelassen werden, da die mögliche Fehlerursachehier auf Grund der hohen Anzahl von fehlerhaften Speicherzellenbeim ersten Testdurchlauf mit großer Wahrscheinlichkeit aufein Kontaktproblem zwischen Messaufnahme und Testkomponente zurückzuführen ist.Eine solche Unterscheidung von echten und unechten Kontaktfehlernvon Speicherbausteinen, die als Unterscheidungskriterium bei einemTest des integrierten Halbleiterspeichers die Anzahl der ausfallendenSpeicherzellen verwendet, kann jedoch typischerweise beim Produktionstestennicht durchgeführtwerden. Dies liegt daran, dass vorhandene Testsysteme im allgemeinennicht mit einer Zusatzausrüstungausgestattet sind, die ein Zählender Fehler währendeinem Funktionstest erlauben würde.Andererseits arbeiten die Testsysteme im Vergleich zu den immerschneller werdenden Speicherbausteinen zu langsam, um fehlerhafteEinzelspeicherzellen bzw. die Anzahl der aufgetretenen Fehler zuerfassen.
    [0007] DieAufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicheranzugeben, bei dem am Ende eines Tests im Falle eines Ausfalls desintegrierten Halbleiterspeichers auf die mögliche Ausfallursache geschlossenwerden kann. Eine weitere Aufgabe ist es, ein Verfahren anzugeben,mit dessen Hilfe am Ende eines Tests auf eine mögliche Ausfallursache zurück geschlossenwerden kann.
    [0008] DieAufgabe in Bezug auf den integrierten Halbleiterspeicher wird gelöst durcheinen integrierten Halbleiterspeicher mit einem Ausgangsanschluss,mit einem Speicherzellenfeld mit mindestens einer Speicherzellezur Speicherung eines Datenwertes, mit einer Auswerteschaltung miteinem Zähler,mit einer Programmierschaltung zur Erzeugung eines Programmiersignalsund mit einem Programmierelement mit einem ersten und einem zweitenProgrammierzustand. Die Auswerteschaltung ist dabei derart ausgebildet,dass sie einen Zählerstand desZählersverändert,wenn der in der Speicherzelle abgespeicherte Datenwert von einemSollwert des in der Speicherzelle abgespeicherten Datenwertes abweicht.Sie erzeugt ausgangsseitig ein Zählerstandssignal,das eine kodierte Information überden Zählerstanddes Zählersenthält.Die Auswerteschaltung führtder Programmierschaltung eingangsseitig das Zählerstandssignal zu. Die Programmierschaltungist derart ausgebildet, dass sie ausgangsseitig das Programmiersignaler zeugt, wenn der Zählerstanddes Zählerseinen Schwellwert überschreitet.Die Programmierschaltung ist ausgangsseitig mit einem Eingangsanschlussdes Programmierelementes verbunden. Das Programmierelement ist derartausgebildet, dass es einen Zustandswechsel von dem ersten in denzweiten Programmierzustand vollzieht, wenn ihm eingangsseitig dasProgrammiersignal zugeführt wird.Der Programmierzustand des Programmierelementes ist über denAusgangsanschluss auslesbar.
    [0009] Ineiner Weiterbildung umfasst der integrierte Halbleiterspeicher eineSteuerschaltung. Die Speicherzelle des Speicherzellenfeldes ist über eine Adresseadressierbar. Die Steuerschaltung ist derart ausgebildet, dass sieausgangsseitig ein erstes Steuersignal erzeugt, mit dem der Datenwertder zu der Adresse zugehörigenSpeicherzelle auslesbar ist.
    [0010] Nacheinem weiteren Merkmal des erfindungsgemäßen integrierten Halbleiterspeichersumfasst die Auswerteschaltung einen ersten Eingangsanschluss, eineerste Speicherkomponente und eine zweite Speicherkomponente. Dieerste Speicherkomponente ist derart ausgebildet, dass der Datenwertder Speicherzelle in der ersten Speicherkomponente speicherbar ist.Die zweite Speicherkomponente ist derart ausgebildet, dass der Sollwertdes in der Speicherzelle gespeicherten Datenwertes in der zweitenSpeicherkomponente gespeichert ist. Die erste Speicherkomponenteist mit dem ersten Eingangsanschluss der Auswerteschaltung verbunden, sodass der Datenwert der Speicherzelle des Speicherzellenfeldes derersten Speicherkomponente überden ersten Eingangsanschluss der Auswerteschaltung zuführbar ist.
    [0011] Ineiner möglichenAusführungsformist die erste Speicherkomponente als ein erstes Speicherregisterausgebildet.
    [0012] Ineiner anderen Ausführungsvariantedes integrierten Halbleiterspeichers ist die zweite Speicherkomponenteals ein zweites Speicherregister ausgebildet. Die Auswerteschaltungweist einen zweiten Eingangsanschluss auf, der mit dem zweiten Speicherregistereingangsseitig verbunden ist. Dem zweiten Eingangsanschluss derAuswerteschaltung ist der Sollwert des in der Speicherzelle desSpeicherzellenfeldes abgespeicherten Datenwertes zuführbar.
    [0013] Gemäß einemweiteren Merkmals des erfindungsgemäßen integrierten Halbleiterspeichersist die Steuerschaltung derart ausgebildet, dass sie aus der Adresseder Speicherzelle den Sollwert des in der Speicherzelle abgespeichertenDatenwertes berechnet und dem zweiten Speicherregister den Sollwerteingangsseitig zuführt.
    [0014] Beidem erfindungsgemäßen integrierten Halbleiterspeicherist es auch möglich,die zweite Speicherkomponente als ein Zellenfeld mit Speicherzellenauszubilden. Die Auswerteschaltung weist bei dieser Ausführung einenzweiten Eingangsanschluss auf, der mit dem Zellenfeld eingangsseitigverbunden ist. Dem zweiten Eingangsanschluss der Auswerteschaltungist ein internes Steuersignal zum Auslesen einer der Speicherzellendes Zellenfeldes der Auswerteschaltung zuführbar.
    [0015] Beieinem weiteren möglichenSchaltungsdesign des integrierten Halbleiterspeichers ist die Steuerschaltungderart ausgebildet, dass sie ausgangsseitig aus der Adresse derSpeicherzelle des Speicherzellenfeldes eine Adresse einer der Speicherzellendes Zellenfeldes der Auswerteschaltung berechnet, in der der Sollwertdes in der Speicherzelle des Speicherzellenfeldes abgespeichertenDatenwertes gespeichert ist. Die Steuerschaltung ist ferner derartausgebildet, dass sie ausgangsseitig ein zweites Steuersignal zumAuslesen einer der Speicherzellen des Zellenfeldes der Auswerteschaltungerzeugt, in der der Sollwert des in der Speicherzelle des Speicherzellenfeldesabgespeicherten Datenwertes gespeichert ist. Dem Zellenfeld derAuswerteschaltung wird dann das interne Steuersignal eingangsseitigzugeführt.
    [0016] Ineiner Weiterbildung umfasst die Auswerteschaltung des integriertenHalbleiterspeichers eine Vergleicherschaltung zur Erzeugung einesBewertungssignals. Die erste Speicherkomponente führt derVergleicherschaltung eingangsseitig den in ihr abgespeicherten Datenwertzu. Die zweite Speicherkomponente führt der Vergleicherschaltungeingangsseitig den Sollwert des in der Speicherzelle abgespeichertenDatenwertes zu. Die Vergleicherschaltung ist dabei derart ausgebildet,dass sie ausgangsseitig einen ersten Pegel des Bewertungssignalserzeugt, wenn der in der Speicherzelle abgespeicherte Datenwertvon dem Sollwert abweicht. Ferner erzeugt sie ausgangsseitig einenzweiten Pegel des Bewertungssignals, wenn der in der Speicherzelle abgespeicherteDatenwert mit dem Sollwert übereinstimmt.
    [0017] Gemäß einemweiteren Schaltungskonzept umfasst der Zähler des erfindungsgemäßen integriertenHalbleiterspeichers einen ersten Eingangsanschluss. Die Vergleicherschaltungführt demersten Eingangsanschluss des Zählersdas Bewertungssignal zu. Der Zählerist nun derart ausgebildet, dass er den Zählerstand verändert, wenndem Zählerder erste Pegel des Bewertungssignals zugeführt wird.
    [0018] DerZählerkann als ein Binärzähler ausgebildetsein, der ausgangsseitig das Zählerstandssignal erzeugt,das eine Bit folge umfasst, die eine binäre Kodierung des Zählerstandesdes Zählersrepräsentiert.
    [0019] Nacheinem anderen Schaltungskonzept umfasst die Programmierschaltungdes integrierten Halbleiterspeichers eine Subtrahierschaltung zurErzeugung eines Differenzsignals. Der Subtrahierschaltung ist derZählerstanddes Zählersund der Schwellwert eingangsseitig zuführbar. Die Subtrahierschaltungist derart ausgebildet, dass sie eine Differenz aus dem Zählerstanddes Zählersund dem Schwellwert ermittelt und ausgangsseitig ein Differenzsignalerzeugt, das eine kodierte Information über die Differenz aus dem Zählerstanddes Zählers unddem Schwellwert enthält.
    [0020] Ineiner Ausführungsformdes integrierten Halbleiterspeichers weist die Subtrahierschaltung mindestenseinen Differenzverstärkerauf.
    [0021] Nacheinem weiteren Merkmal des integrierten Halbleiterspeichers umfasstdie Programmierschaltung eine Steuerlogik zur Erzeugung des Programmiersignals.Der Steuerlogik ist eingangsseitig das Differenzsignal zuführbar. DieSteuerlogik ist derart ausgebildet, dass sie das Differenzsignalauswertet und ausgangsseitig das Programmiersignal erzeugt, wennder Zählerstanddes Zählersden Schwellwert überschreitet.
    [0022] Ineiner anderen Implementierung des integrierten Halbleiterspeichersist das Programmierelement derart ausgebildet, dass es ausgangsseitigein Ausgangssignal mit einem ersten oder einem zweiten Pegel erzeugt.Das Programmierelement ist derart ausgebildet, dass es im erstenProgrammierzustand ausgangsseitig das Ausgangssignal mit dem erstenPegel und im zweiten Programmierzustand ausgangsseitig das Ausgangssignalmit dem zweiten Pegel erzeugt.
    [0023] Ineiner möglichenRealisierungsform ist das Programmierelement als eine bistabileKippschaltung ausgebildet.
    [0024] Nacheinem weiteren Merkmal des integrierten Halbleiterspeichers weistdieser eine zweite Steuerschaltung auf. Die zweite Steuerschaltungist derart ausgebildet, dass sie ausgangsseitig ein Schwellwertsignalerzeugt, das eine Bitfolge umfasst, die eine binäre Kodierung des Schwellwertesrepräsentiert.
    [0025] Ineiner anderen Ausführungsformdes erfindungsgemäßen integriertenHalbleiterspeichers ist die zweite Steuerschaltung derart ausgebildet,dass sie ausgangsseitig ein erstes und ein zweites Rücksetzsignalerzeugt. Der Zählerumfasst einen zweiten Eingangsanschluss zum Anlegen des ersten Rücksetzsignals.Das Programmierelement umfasst ebenfalls einen zweiten Eingangsanschlusszum Anlegen des zweiten Rücksetzsignals.Der Zählerist derart ausgebildet, dass durch eine Ansteuerung des zweitenEingangsanschlusses des Zählersmit dem ersten Rücksetzsignalder Zählerstandzurücksetzbar ist.Darüberhinaus ist das Programmierelement derart ausgebildet, dass durcheine Ansteuerung des zweiten Eingangsanschlusses des Programmierelementesmit dem zweiten Rücksetzsignaldas Programmierelement den ersten Programmierzustand annimmt.
    [0026] ZurLösungder Aufgabe kann die zweite Steuerschaltung des erfindungsgemäßen integriertenHalbleiterspeichers Steueranschlüssezum Anlegen von Steuersignalen umfassen. In dieser Ausführungsformist die zweite Steuerschaltung derart ausge bildet, dass über dasAnlegen der Steuersignale der Schwellwert einstellbar ist.
    [0027] Ineiner weiteren Ausführungsvarianteumfasst der integrierte Halbleiterspeicher einen steuerbaren Schaltermit einem ersten und einem zweiten Schaltzustand. Im ersten Schaltzustanddes steuerbaren Schalters ist das Bewertungssignal der Vergleicherschaltungdem Ausgangsanschluss der integrierten Schaltung zuführbar. Imzweiten Schaltzustand des steuerbaren Schalters ist das Ausgangssignaldes Programmierelementes dem Ausgangsanschluss der integriertenSchaltung zuführbar.
    [0028] ImFolgenden wird ein Verfahren zum Testen eines integrierten Halbleiterspeichersbeschrieben, das ebenfalls das Problem löst. Danach wird für einenersten Test des integrierten Halbleiterspeichers ein Schwellwertprogrammiert. Anschließendwird der Zählerstandeines Zählersinitialisiert. Danach wird in eine Speicherzelle des integriertenHalbleiterspeicher ein Datenwert eingelesen. Der in die Speicherzelleeingelesene Datenwert wird nachfolgend mit einem Sollwert des Datenwertesder Speicherzelle verglichen. Ein Zählerstand eines Zählers wirdverändert,wenn der Datenwert der Speicherzelle von dem Sollwert der Speicherzelleabweicht. Anschließendwird der Zählerstanddes Zählersmit dem Schwellwert verglichen. Ein Programmierelement wird miteinem ersten Programmierzustand programmiert, wenn der Zählerstanddes Zählersden Schwellwert unterschreitet und mit einem zweiten Programmierzustandprogrammiert, wenn der Zählerstanddes Zählersden Schwellwert überschreitet. Einerster Pegel eines Ausgangssignals wird erzeugt, wenn das Programmierelementden ersten Programmierzustand aufweist. Ein zweiter Pegels des Ausgangssignalswird erzeugt, wenn das Programmierelement den zweiten Programmierzustandaufweist.
    [0029] Beidem erfindungsgemäßen Verfahrenzum Testen eines integrierten Halbleiterspeichers wird es insbesondereermöglicht,bei der Initialisierung des Zählerstandesdiesen durch Rücksetzendes Zählerstandesauf einen Startwert zu initialisieren.
    [0030] Nacheinem weiteren Merkmal des Verfahrens zum Testen eines integriertenHalbleiterspeichers wird eine Adresse der Speicherzelle in ein Adressregistereingelesen. Danach wird der Datenwert in die zu der Adresse zugehörige Speicherzelle eingelesen.Der Sollwert, der bei diesem Einlesevorgang in der Speicherzelleabgespeichert sein sollte, wird anhand der Adresse der Speicherzellealgorithmisch berechnet. Danach erfolgt das Auslesen des Datenwertesaus der Speicherzelle.
    [0031] Gemäß einerweiteren Ausbildung des Verfahrens zum Testen eines integriertenHalbleiterspeichers wird der erste Test nach einer Variante der obenbeschriebenen Art durchgeführt.Am Ende des ersten Tests wird der Pegel des Ausgangssignals ausgelesen.Der erste Test wird wiederholt, wenn das Ausgangssignal den zweitenPegel aufweist. In diesem Fall liegt die Anzahl der ausgefallenenEinzelzellen bei dem ersten Test oberhalb eines durch den Schwellwertvorgegebenen Grenzwertes. In diesem Fall kann mit großer Wahrscheinlichkeitals mögliche Fehlerursacheein Kontaktierungsproblem des integrierten Halbleiterspeichers mitden Anschlusskontakten der Messaufnahme in Betracht gezogen werden.Bei einem Kontaktierungsproblem eines Halbleiterspeichers liegtdie Anzahl der ausgefallenen Einzelzellen bei einem 512 MB Halbleiterspeichertypischerweise im Bereich von 1000 Einzelzellen pro Halbleiterspeicher.Es ist mit dem erfindungsgemäßen Verfahrennatürlichauch denkbar andere Schwellwerte zu programmieren. In der Regelzeigen verschiedene Fehlerbilder, beispielsweise eine defekte Wort-oder Bitleitung eine fehlertypische Anzahl von Ausfällen. Durchdie Anpassung des Schwellwertes an diese charakteristische Anzahlvon fehlerhaften Einzelzellen, lässtsich sehr gut auf eine möglicheFehlerursache schließen.Das Verfahren ist daher vorzugsweise auch zu Fehleranalysezwecken einsetzbar.
    [0032] DieErfindung wird im folgenden anhand der Figuren, die Ausführungsbeispieleder Erfindung zeigen, nähererläutert.Es zeigen:
    [0033] 1 eineAusführungsformeines integrierten Halbleiterspeichers gemäß der Erfindung,
    [0034] 2 eineAusführungsformeiner zweiten Speicherkomponente der Auswerteschaltung des integriertenHalbleiterspeichers gemäß der Erfindung,
    [0035] 3 eineFehlerverteilung von ausgefallenen Einzelzellen eines integriertenHalbleiterspeichers bei einem Funktionstest des integrierten Halbleiterspeichers.
    [0036] 1 zeigteinen integrierten Halbleiterspeicher 100 mit einem Speicherzellenfeld 10,einer Auswerteschaltung 20, einer Programmierschaltung 30 undeinem Programmierelement 40. Der integrierte Halbleiterspeicherverfügt über einenEingangsanschluss Din zum Einlesen von Datenwerten DW in eine SpeicherzelleZ des Speicherzellenfeldes 10. Innerhalb des Speicherzellenfeldes 10 istder Einfachheit halber eine Speicherzelle Z dargestellt. Die Speicherzelleist übereine Wortleitung WL ansteuerbar. Zum Ein- oder Auslesen eines Da tenwertesDW ist sie mit einer Bitleitung BL verbunden. Innerhalb des Speicherzellenfeldes 10 istdie Speicherzelle über eineAdresse ADD10 adressierbar. Das Speicherzellenfeld 10 istausgangsseitig mit einem ersten Eingangsanschluss E20a der Auswerteschaltung 20 verbunden.
    [0037] DieAuswerteschaltung 20 umfasst eine erste Speicherkomponente 21,der überden Eingangsanschluss E20a der in der Speicherzelle Z abgespeicherteDatenwert DW eingangsseitig zuführbarist. Sie umfasst ferner eine zweite Speicherkomponente 22,die mit einem zweiten Eingangsanschluss E20b der Auswerteschaltungeingangsseitig verbunden ist. Die zweite Speicherkomponente dientzur Speicherung eines Sollwertes SW, der bei einem vorangehendenLesevorgang währendeines Test des integrierten Halbleiterspeichers in die SpeicherzelleZ eingeschrieben worden sein sollte. Die erste Speicherkomponente 21 istausgangsseitig mit einem ersten Eingangsanschluss E23a einer Vergleicherschaltung 23 verbundenund führtdem ersten Eingangsanschluss E23a den in ihr zwischengespeichertenDatenwert DW zu. Die zweite Speicherkomponente 22 ist ausgangsseitigmit einem zweiten Eingangsanschluss E23b der Vergleicherschaltung 23 verbundenund führtdem zweiten Eingangsanschluss E23b den Sollwert SW zu. Die Vergleicherschaltung 23 vergleichtden ihr eingangsseitig zugeführtenDatenwert DW mit dem ihr eingangsseitig zugeführten Sollwert SW und erzeugtin Abhängigkeit vondiesem Vergleich ausgangsseitig ein Bewertungssignal BS, das sieeinem ersten Eingangsanschluss E24a eines Zählers 24 zuführt. DasBewertungssignal BS kann übereinen steuerbaren Schalter 60 und einen Ausgangstreiber 70 direktan einen Ausgangsanschluss Dout des integrierten Halbleiterspeichersweitergeleitet werden. Je nach Pegel des Bewertungssignals BS verändert derZähler 24 einen internenZählerstand.Dies geschieht beispielsweise durch Inkrementieren oder Dekrementierendes momentanen Zählerstandes.Der interne Zählerstand desZählers 24 lässt sichdurch eine binäreBitfolge ZS1, ZS2, ..., ZSn kodieren. Jedes Bit der binären Bitfolgelässt sichdurch den Zähler 24 ausgangsseitigin ein ZählerstandssignalZS umwandeln. Die einzelnen Bitsignale der binären Bitfolge ZS1, ZS2, ..., ZSnwerden der Programmierschaltung 30 eingangsseitig zugeführt.
    [0038] DieProgrammierschaltung 30 umfasst eine Subtrahierschaltung 31 undeine Steuerlogik 32. Neben dem augenblicklichen Zählerstanddes Zählers 24 wirdder Programmierschaltung 30 eingangsseitig über einSchwellwertsignal LS eine weitere binäre Bitfolge LS1, LS2, ...,LSn zugeführt,durch die ein Schwellwert kodiert wird. Die Subtrahierschaltung 31 führt eineDifferenzbildung aus dem ihr eingangsseitig über die Bitfolge ZS1, ZS2,..., ZSn zugeführten Zählerstanddes Zählers 24 unddem ihr überdie Bitfolge LS1, LS2, ..., LSn zugeführten Schwellwert durch underzeugt ausgangsseitig die Differenzsignale DS1, DS2, ..., DSn.Jedes einzelne Differenzsignal stellt dabei eine Binärstelle.einer binärkodierten Differenz aus dem Zählerstanddes Zählers 24 unddem Schwellwert dar. Zur Ausführungder Differenzbildung und zur anschließenden Erzeugung der DifferenzsignaleDS1, DS2, ..., DSn könnenDifferenzverstärkerD1, D2, ..., Dn verwendet werden, denen eingangsseitig die binär kodierteBitfolge ZS1, ZS2, ..., ZSn des Zählerstandes und die binär kodierteBitfolge LS1, LS2, ..., LSn des Schwellwertes zugeführt wird.
    [0039] Anhandder an der Steuerlogik 32 anliegenden Pegel der Differenzsignalekann die Steuerlogik 32 somit entscheiden, ob der momentaneZählerstanddes Zählers 24 oberhalboder unterhalb des durch eine zweite Steuerschaltung 50 vorgegebenen Schwellwertesliegt. Wenn der augenblickliche Zählerstand des Zählers 24 unterhalbdes Schwellwertes liegt, erzeugt die Steuerlogik 32 ausgangsseitigdas Programmiersignal PS mit einem ersten Signalpegel, beispielsweiseeinem niedrigen Signalpegel. Wenn hingegen der augenblickliche Zählerstanddes Zählers 24 oberhalbdes von der zweiten Steuerschaltung 50 vorgegebenen Schwellwertesliegt, so erzeugt die Steuerlogik 31 ausgangsseitig dasProgrammiersignal PS mit einem hohen Signalpegel.
    [0040] DasProgrammiersignal PS wird dem Programmierelement 40 eingangsseitig über dieVerbindung des Ausgangsanschlusses A30 der Programmierschaltung 30 miteinem ersten Eingangsanschluss E40a des Programmierelementes 40 zugeführt. Jenach dem, ob das Programmiersignal PS den niedrigen oder den hohenSignalpegel aufweist, nimmt das Programmierelement 40 einenersten oder einen zweiten Programmierzustand an. Das Programmierelement 40 kanndaher beispielsweise als eine Kippschaltung ausgebildet sein. Imersten Programmierzustand erzeugt das Programmierelement 40 aneinem Ausgangsanschluss A40 ein Ausgangssignal AS mit einem niedrigenSignalpegel, wohingegen es im zweiten Programmierzustand an seinemAusgangsanschluss A40 einen hohen Signalpegel des AusgangssignalsAS erzeugt. Der Ausgangsanschluss A40 des Programmierelementes 40 ist über densteuerbaren Schalter 60 und den Ausgangstreiber 70 mitdem Ausgangsanschluss Dout des integrierten Halbleiterspeichersverbunden.
    [0041] ZurSteuerung des steuerbaren Schalters 60 erzeugt die zweiteSteuerschaltung 50 ein Schaltsignal US, mit dem der steuerbareSchalter in einen ersten Schaltzustand oder einen zweiten Schaltzustand geschaltetwerden kann. Im ersten Schaltzustand ist die Ausgangsseite der Vergleicherschaltung 23 der Auswerteschaltung 20 über denAusgangstreiber 70 mit dem Ausgangs anschluss Dout des integrierten Halbleiterspeichersverbunden. Im zweiten Schaltzustand hingegen ist das Programmierelement 40 ausgangsseitig über denAusgangstreiber 70 mit dem Ausgangsanschluss Dout des integriertenHalbleiterspeichers verbunden. Am Ausgangsanschluss Dout des integriertenHalbleiterspeichers liegt somit im ersten Schaltzustand des steuerbarenSchalters 60 das Bewertungssignal BS an, das eine Information enthält, ob derin der Speicherzelle Z abgespeicherte Datenwert DW mit dem SollwertSW des Datenwerts übereinstimmt.Im zweiten Schaltzustand des steuerbaren Schalters 60 liegtam Ausgangsanschluss Dout des integrierten Halbleiterspeichers 100 das AusgangssignalAS des Programmierelementes 40 an. Am AusgangsanschlussDout tritt in diesem Fall eine Information auf, ob die Anzahl derfehlerhaften Speicherzellen oberhalb oder unterhalb des vorgegebenenSchwellwertes liegt.
    [0042] Durchdie angegebene integrierte Schaltung wird bei einem Funktionstestdes integrierten Halbleiterspeichers das Zählen der Ausfallzellen desintegrierten Halbleiterspeichers in den jeweilig zu testenden Speicherbausteinverlagert. Währenddes Funktionstests des Halbleiterspeichers kann im ersten Schaltzustanddes steuerbaren Schalters 60 am Ausgangsanschluss Doutvon einem angeschlossenen Testsystem eine Information abgegriffenwerden, ob die momentan ausgelesene Speicherzelle Z fehlerhaft ist.Am Ende des Funktionstestes steuert die zweite Steuerschaltung 50 über dasSchaltsignal US den steuerbaren Schalter 60 in den zweitenSchaltzustand. Das Testsystem kann nun erkennen, ob die Anzahl deraufgetretenen Fehlerzellen oberhalb des vorgegebenen Schwellwertesliegt, so dass in diesem Fall auf einen Kontaktfehler des entsprechendenHalbleiterspeichers mit den Kontaktanschlüssen des Testsockels geschlossenwerden kann. In diesem Fall empfiehlt es sich den Testdurchlaufzu wiederholen. Wenn jedoch am Ausgangsanschluss Dout des integriertenHalbleiterspeichers im zweiten Schaltzustand des steuerbaren Schalters 60 am Endedes Funktionstests der niedrige Signalpegel des Ausgangssignalsauftritt, so liegt die Anzahl der aufgetretenen fehlerhaften Speicherzellenunterhalb des vorgegebenen Schwellwertes. In diesem Fall handeltes sich mit großerWahrscheinlichkeit um ein echtes Ausfallbauteil, beispielsweiseum ein marginal bzw. sporadisch ausfallendes Bauteil. Der betroffene Speicherbausteinwird in diesem Falle nicht mehr einem Wiederholungstest unterzogenund kann als fehlerhaftes Bauteil ausgesondert werden.
    [0043] Daein Funktionstest des Speichers aus mehreren unterschiedlichen Testsbesteht, ist es vorteilhaft, vor jedem neu zu startenden Testlaufden Zähler 24 wiederauf einen Startwert, beispielsweise den Startwert 0, zurückzusetzen.Der Zähler 24 weist dazueinen zweiten Eingangsanschluss E24b auf, dem über die zweite Steuerschaltung 50 einerstes RücksetzsignalRS1 zugeführtwird.
    [0044] Wennder in der Regel aus mehreren Einzeltests bestehende Funktionstestabgeschlossen ist, empfiehlt es sich den Programmierzustand desProgrammierelementes 40 vor dem Start eines weiteren Funktionstestsauf den ersten Programmierzustand zurückzusetzen. Das Programmierelement 40 verfügt dazu über einenzweiten Eingangsanschluss E40b, dem über die Steuerschaltung 50 einzweites RücksetzsignalRS2 zuführbarist.
    [0045] Anhandvon 2 wird im Folgenden die Ausgestaltung der zweitenSpeicherkomponente 22 der Auswerteschaltung 20 näher erläutert. Derintegrierte Halbleiterspeicher 100 verfügt über eine weitere Steuerschaltung 80 undein Adressregister 90. ÜberAdressanschlüsseA0, A1, ..., An lassen sich an das Adressregister 90 dieAdresssignale AD0, AD1, ..., ADn anlegen. Die an die Adressanschlüsse angelegteAdresse ADD10, die die Speicherzelle Z im Speicherzellenfeld 10 adressiert,ist der Steuerschaltung 80 eingangsseitig zuführbar. ZumVergleichen des in der Speicherzelle Z abgespeicherten DatenwertesDW mit dem Sollwert SW des Datenwertes steuert die Steuerschaltung 80 dasSpeicherzellenfeld 10 mit einem internen Steuersignal IS1an. Dadurch wird die zur angelegten Adresse ADD10 zugehörige SpeicherzelleZ ausgelesen und der Datenwert DW der ersten Speicherkomponente 21,die beispielsweise als ein Register ausgebildet ist, zugeführt. DerDatenwert DW der Speicherzelle Z wird im ersten Speicherregister 21 zwischengespeichert.
    [0046] DieSteuerschaltung 80 ist ferner derart ausgebildet, dasssie überdie Adresse ADD10, die ihr vom Adressregister 90 eingangsseitigzugeführtwird, den Sollwert, der in der Speicherzelle Z abgespeichert seinsollte, algorithmisch berechnen kann. Zweckmäßigerweise ist das Speicherzellenfeld 10 dazuin einzelne Speicherfelder, die jeweils eine gleiche Anzahl voneinzelnen Speicherzellen umfassen, unterteilt. Der Einfachheit halbersind in 2 zwölf Speicherfelder F1, ...,F12 dargestellt, die jeweils sechzehn Einzelspeicherzellen umfassen.Den Speicherzellen eines Speicherfeldes ist jeweils ein SollwertSW des in ihnen abgespeicherten Datenwertes zugeordnet. Der Sollwerteiner Speicherzelle innerhalb eines Speicherfeldes lässt sichdurch die ihr zugehörigeAdresse ADD10 bestimmen. Die Speicherfelder F1, F2, ..., F12 desSpeicherzellenfeldes 10 sind dabei derart ausgebildet,dass sich die Sollwerte SW der Speicherzellen Z1, ..., Z16 des SpeicherfeldesF1 in den gleichartig angeordneten Speicherzellen Z1', Z2', ..., Z16' der übrigen SpeicherfelderF2 bis F12 jeweils wiederholen. Die zweite Speicherkomponente 22 brauchtdaher nur ein Zellenfeld von der Größe eines der SpeicherfelderF1, F2, ..., F16 zu umfassen. Im Beispiel der 2 istdie zweite Speicherkomponente 22 beispielsweise als eine4 × 4-Speichermatrixaufgebaut, die die Speicherzellen Z1, Z2, ..., Z16 umfasst. Vonden Speicherzellen des Zellenfeldes 22 wählt dieSteuerschaltung 80 aus der 4 × 4-Speichermatrix genau diejenigeSpeicherzelle aus, in der der Sollwert der auszulesenden SpeicherzelleZ des Speicherzellenfeldes 10 gespeichert ist. Durch diealgorithmische Berechnung der Sollwerte der Speicherzellen des Speicherzellenfeldes 10 über dieAdressen ADD10 kann die zweite Speicherkomponente somit als einevergleichsweise einfach Speichermatrix aus beispielsweise sechzehneinzelnen Speicherzellen aufgebaut werden. Über ein zweites internes SteuersignalIS2 kann der Sollwert SW einer übereine Adresse ADD22 adressierbare Speicherzelle Z1, ..., Z16 desZellenfeldes 22 ausgewähltwerden und der Vergleicherschaltung 23 zugeführt werden.
    [0047] DerSchwellwert, bei dessen Überschreitung aufein Kontaktierungsproblem des Speicherbauteils in der Messaufnahmegeschlossen werden kann, lässtsich überSteuersignale S1, S2, ..., Sn, die an Steueranschlüsse S50a,S50b, ..., S50n der Steuerschaltung 50 angelegt werden,einstellen. Dadurch wird es ermöglicht,die Ausfallursache eines Halbleiterspeichers näher einzugrenzen. Diese Eingrenzungder Fehlerursache wird dadurch ermöglicht, dass es zwischen einzelnenFehlertypen und der Anzahl der betroffenen Speicherzellen eine Korrelation gibt.Wenn vorausgesetzt wird, dass beispielsweise an einer einzelnenBitleitung des Speicherzellenfeldes 256 Speicherzellen angeschlossensind, so wird der Schwellwert vorteilhafterweise auf 256 eingestellt.Wenn bei einem Testdurchlauf genau 256 fehlerhafte Speicherzellendetektiert werden, so lässt sichauf eine fehlerhafte Bitleitung schließen.
    [0048] DesWeiteren erlaubt der erfindungsgemäße integrierte Halbleiterspeicherdas Austesten von Designgrenzen. Ein zu testender Parameter, beispielsweiseeine Auslesezeit, währendder eine Speicherzelle mit einer Bitleitung verbunden sein muss,um einen in der Speicherzelle abgespeicherten Datenwert durch einePotentialänderungauf der Bitleitung zu detektieren, wird dazu von einem Testsystemmit einem bestimmten Wert vorgeben. Je kritischer dieser Wert deszu testende Parameters, beispielsweise der Auslesezeit, eingestelltwird, desto mehr Speicherzellen werden bei einem solchen Funktionstestausfallen.
    [0049] 3 zeigtdazu die Verteilung der Anzahl fehlerhafter Speicherzellen über einemkritischen Bereich eines Parameters. Die Fläche unterhalb der Kurve entsprichtden insgesamt ausgefallenen Speicherzellen eines Speicherzellenfeldesbei unterschiedlich eingestellten kritischen Werten des zu testendenParameters. Innerhalb eines Bereiches B1 fallen nur wenige Speicherzelleninnerhalb des Speicherzellenfeldes aus, wo hingegen im Bereich B2des zu testenden Parameters die meisten Speicherzellen ausfallen.Im Bereich B2 wird daher der zu testende Parameter eine Designgrenzeerreicht haben. Die Ausfälleim Bereich B1 sind hingegen auf einige wenige schlechte Einzelzellenzurückzuführen. Wenn derSchwellwert auf die im Bereich B2 ausfallende Anzahl von Speicherzelleneingestellt wird, so liegt der eingestellte Wert des zu testendenParameters an der Designgrenze, wenn die Anzahl der fehlerhaftenSpeicherzellen bei einem Testlauf diesen Schwellwert überschreitet.
    10 Speicherzellenfeld 20 Auswerteschaltung 21,22 Speicherkomponente 23 Vergleicherschaltung 24 Zähler 30 Programmierschaltung 31 Subtrahierschaltung 32 Steuerlogik 40 Programmierelement 50 Steuerschaltung 60 steuerbarerSchalter 70 Ausgangstreiber 80 Steuerschaltung 90 Adressregister A Ausgangsanschluss AD Adresssignal ADD Adresse AO,..., An Adressanschlüsse AS Ausgangssignal B Parameterbereich BL Bitleitung BS Bewertungssignal Din Eingangsanschlussder integrierten Schaltung Dout Ausgangsanschlussder integrierten Schaltung DS Differenzsignal DW Datenwert E Eingangsanschluss F Speicherfeld IS internesSteuersignal LS Schwellwertsignal LS1,..., LSn Schwellwert PS Programmiersignal RS Rücksetzsignal S1,..., Sn Steuersignale S50a,..., S50n Steueranschlüsse SW Sollwert US Umschaltsignal WL Wortleitung Z Speicherzelle ZS Zählerstandssignal ZS1,..., ZSn Zählerstand
    权利要求:
    Claims (24)
    [1] Integrierter Halbleiterspeicher, – mit einemAusgangsanschluss (Dout), – miteinem Speicherzellenfeld (10) mit mindestens einer Speicherzelle(Z) zur Speicherung eines Datenwertes (DW) – mit einer Auswerteschaltung(20) mit einem Zähler (24), miteiner Programmierschaltung (30) zur Erzeugung eines Programmiersignals(PS), – miteinem Programmierelement (40) mit einem ersten und einemzweiten Programmierzustand, – bei dem die Auswerteschaltung(20) derart ausgebildet ist, dass sie einen Zählerstanddes Zählers(24) verändert,wenn der in der Speicherzelle (Z) abgespeicherte Datenwert (DW)von einem Sollwert (SW) des in der Speicherzelle (Z) abgespeichertenDatenwertes abweicht, und ausgangsseitig ein Zählerstandssignal (ZS) erzeugt,das eine kodierte Information überden Zählerstanddes Zählersenthält, – bei demdie Auswerteschaltung (20) der Programmierschaltung (30)das Zählerstandssignal(ZS) zuführt, – bei demdie Programmierschaltung (30) derart ausgebildet ist, dasssie ausgangsseitig (A30) das Programmiersignal (PS) erzeugt, wennder Zählerstand desZählers(24) einen Schwellwert (LS) überschreitet, – bei demdie Programmierschaltung (30) ausgangsseitig (A30) miteinem Eingangsanschluss (E40) des Programmierelementes (40)verbunden ist, – beidem das Programmierelement derart ausgebildet ist, dass es einenZustandswechsel von dem ersten in den zweiten Programmierzustandvollzieht, wenn ihm eingangsseitig (E40) das Programmiersignal (PS)zugeführtwird, – beidem der Programmierzustand des Programmierelementes (40) über denAusgangsanschluss (Dout) auslesbar ist.
    [2] Integrierter Halbleiterspeicher nach Anspruch 1, – mit einerSteuerschaltung (80), – bei dem die Speicherzelle(Z) des Speicherzellenfeldes (10) über eine Adresse (ADD10) adressierbar ist, – bei demdie Steuerschaltung (80) derart ausgebildet ist, dass sieausgangsseitig ein erstes Steuersignal (IS1) erzeugt, mit dem derDatenwert (DW) der zu der Adresse (ADD10) zugehörigen Speicherzelle (Z) auslesbarist.
    [3] Integrierter Halbleiterspeicher nach Anspruch 2, – bei demdie Auswerteschaltung (20) einen ersten Eingangsanschluss(E20a), eine erste Speicherkomponente (21) und eine zweiteSpeicherkomponente (22) umfasst, – bei dem die erste Speicherkomponente(21) derart ausgebildet ist, dass der Datenwert (DW) derSpeicherzelle (Z) in der ersten Speicherkomponente speicherbar ist, – bei demdie zweite Speicherkomponente (22) derart ausgebildet ist,dass der Sollwert (SW) des in der Speicherzelle (Z) gespeichertenDatenwertes in der zweiten Speicherkomponente gespeichert ist, – bei demdie erste Speicherkomponente (21) mit dem ersten Eingangsanschluss(E20a) der Auswerteschaltung (20) verbunden ist und ihrder Datenwert (DW) der Speicherzelle (Z) des Speicherzellenfeldes (10) über denersten Eingangsanschluss (E20a) der Auswerteschaltung zuführbar ist.
    [4] Integrierter Halbleiterspeicher nach Anspruch 3,bei dem die erste Speicherkomponente als ein erstes Speicherregister(21a) ausgebildet ist.
    [5] Integrierter Halbleiterspeicher nach einem der Ansprüche 3 oder4, – beidem die zweite Speicherkomponente als ein zweites Speicherregister(22a) ausgebildet ist, – bei dem die Auswerteschaltung(20) einen zweiten Eingangsanschluss (E20b) aufweist, dermit dem zweiten Speicherregister (22a) eingangsseitig verbundenist, – beidem dem zweiten Eingangsanschluss der Auswerteschaltung der Sollwert(SW) des in der Speicherzelle (Z) des Speicherzellenfeldes (10)abgespeicherten Datenwertes zuführbarist.
    [6] Integrierter Halbleiterspeicher nach einem der Ansprüche 3 oder4, bei dem die Steuerschaltung (80) derart ausgebildetist, dass sie aus der Adresse (ADD10) der Speicherzelle (Z) denSollwert (SW) des in der Speicherzelle abgespeicherten Datenwertes berechnetund dem zweiten Speicherregister (22a) den Sollwert eingangsseitig(E20b) zuführt.
    [7] Integrierter Halbleiterspeicher nach Anspruch 6, – bei demdie zweite Speicherkomponente als ein Zellenfeld (22b)mit Speicherzellen (Z1, ..., Z16) ausgebildet ist, – bei demdie Auswerteschaltung (20) einen zweiten Eingangsanschluss(E20b) aufweist, der mit dem Zellenfeld (22b) eingangsseitigverbunden ist, – beidem dem zweiten Eingangsanschluss (E20b) der Auswerteschaltung eininternes Steuersignal (IS2) zum Auslesen einer der Speicherzellen(Z1, ..., Z16) des Zellenfeldes (22b) zuführbar ist.
    [8] Integrierter Halbleiterspeicher nach einem der Ansprüche 2 bis7, – beidem die Steuerschaltung (80) derart ausgebildet ist, dasssie ausgangsseitig aus der Adresse (ADD10) der Speicherzelle (Z)des Speicherzellenfeldes (10) eine Adresse (ADD22) einerder Speicherzellen (Z1, ..., Z16) des Zellenfeldes (22b)der Auswerteschaltung berechnet, in der der Sollwert (SW) des inder Speicherzelle (Z) des Speicherzellenfeldes (10) abgespeichertenDatenwertes gespeichert ist, – bei dem die Steuerschaltung(80) derart ausgebildet ist, dass sie ausgangsseitig einzweites Steuersignal (IS2) zum Auslesen einer der Speicherzellen (Z1)des Zellenfeldes (22b) der Auswerteschaltung, in der derSollwert (SW) des in der Speicherzelle (Z) des Speicherzellenfeldes(10) abgespeicherten Datenwertes gespeichert ist, erzeugtund dem Zellenfeld (22b) der Auswerteschaltung das interneSteuersignal (IS2) eingangsseitig zuführt.
    [9] Integrierter Halbleiterspeicher nach einem der Ansprüche 3 bis8, – beidem die Auswerteschaltung (20) eine Vergleicherschaltung(23) zur Erzeugung eines Bewertungssignals (BS) umfasst, – bei demdie erste Speicherkomponente (21) der Vergleicherschaltungeingangsseitig (E23a) den in ihr abgespeicherten Datenwert (DW)zuführtund die zweite Speicherkomponente (22) der Vergleicherschaltungeingangsseitig (E23b) den Sollwert (SW) des in der Speicherzelle(Z) abgespeicherten Datenwertes zuführt, – bei dem die Vergleicherschaltungderart ausgebildet ist, dass sie ausgangsseitig einen ersten Pegel desBewertungssignals erzeugt, wenn der in der Speicherzelle abgespeicherteDatenwert (DW) von dem Sollwert (SW) abweicht, und einen zweitenPegel des Bewertungssignals erzeugt, wenn der in der Speicherzelleabgespeicherte Datenwert (DW) mit dem Sollwert (SW) übereinstimmt.
    [10] Integrierter Halbleiterspeicher nach Anspruch 9, – bei demder Zähler(24) einen ersten Eingangsanschluss (E24a) umfasst, – bei demdie Vergleicherschaltung (23) dem ersten Eingangsanschluss(E24a) des Zählers(24) das Bewertungssignal (BS) zuführt, – bei dem der Zähler (24)derart ausgebildet ist, dass er den Zählerstand verändert, wenndem Zählerder erste Pegel des Bewertungssignals (BS) zugeführt wird.
    [11] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis10, bei dem der Zählerals ein Binärzähler (24)ausgebildet ist, der ausgangsseitig das Zählerstandssignal (ZS) erzeugt,das eine Bitfolge (ZS1, ..., ZSn) umfasst, die eine binäre Kodierung desZählerstandesdes Zählersrepräsentiert.
    [12] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis11, – beidem die Programmierschaltung (30) eine Subtrahierschaltung(31) zur Erzeugung eines Differenzsignals (DS) umfasst, – bei demder Subtrahierschaltung eingangsseitig der Zählerstand (ZS1, ..., ZSn) desZählers(24) und der Schwellwert (LS1, ..., LSn) zuführbar sind, – bei demdie Subtrahierschaltung (31) derart ausgebildet ist, dasssie eine Differenz aus dem Zählerstanddes Zählersund dem Schwellwert ermittelt und ausgangsseitig ein Differenzsignal(DS1, ..., DSn) erzeugt, das eine kodierte Information über dieDifferenz aus dem Zählerstanddes Zählersund dem Schwellwert enthält.
    [13] Integrierter Halbleiterspeicher nach Anspruch 12,bei dem die Subtrahierschaltung mindestens einen Differenzverstärker (D1)aufweist.
    [14] Integrierter Halbleiterspeicher nach Anspruch 13, – bei demdie Programmierschaltung (30) eine Steuerlogik (32)zur Erzeugung des Programmiersignals (PS) umfasst, – bei demder Steuerlogik (32) eingangsseitig das Differenzsignal(DS) zuführbarist, – beidem die Steuerlogik derart ausgebildet ist, dass sie das Differenzsignal(DS) auswertet und ausgangsseitig (A30) das Programmiersignal (PS)erzeugt, wenn der Zählerstanddes Zählers(24) den Schwellwert überschreitet.
    [15] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis14, – beidem das Programmierelement (40) derart ausgebildet ist,dass es ausgangsseitig (A40) ein Ausgangssignal (AS) mit einem erstenoder einem zweiten Pegel erzeugt, – bei dem das Programmierelement(40) derart ausgebildet ist, dass es im ersten Programmierzustand ausgangsseitigdas Ausgangssignal (AS) mit dem ersten Pegel und im zweiten Programmierzustand ausgangsseitigdas Ausgangssignal (AS) mit dem zweiten Pegel erzeugt.
    [16] Integrierter Halbleiterspeicher nach Anspruch 15,bei dem das Programmierelement als eine bistabile Kippschaltung(40) ausgebildet ist.
    [17] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis16, – miteiner zweiten Steuerschaltung (50), – bei derdie zweite Steuerschaltung (50) derart ausgebildet ist,dass sie ausgangsseitig ein Schwellwertsignal (LS) erzeugt, daseine Bitfolge (LS1, ..., LSn) umfasst, die eine binäre Kodierungdes Schwellwertes repräsentiert.
    [18] Integrierter Halbleiterspeicher nach Anspruch 17, – bei demdie zweite Steuerschaltung (50) derart ausgebildet ist,dass sie ausgangsseitig ein erstes und ein zweites Rücksetzsignal(RS1, RS2) erzeugt, – beidem der Zähler(24) einen zweiten Eingangsanschluss (E24b) zum Anlegendes ersten Rücksetzsignals(RS1) umfasst, – beidem das Programmierelement (40) einen zweiten Eingangsanschluss(E40b) zum Anlegen des zweiten Rücksetzsignals(RS2) umfasst, – beidem der Zähler(24) derart ausgebildet ist, dass durch eine Ansteuerungdes zweiten Eingangsanschlusses (E24b) des Zählers mit dem ersten Rücksetzsignal(RS1) der Zählerstandzurücksetzbarist, – beidem das Programmierelement (40) derart ausgebildet ist,dass es durch eine Ansteuerung des zweiten Eingangsanschlusses (E40b)des Programmierelementes mit dem zweiten Rücksetzsignal (RS2) den erstenProgrammierzustand annimmt.
    [19] Integrierter Halbleiterspeicher nach einem der Ansprüche 17 oder18, – beidem die zweite Steuerschaltung (50) Steueranschlüsse (S50a,..., S50n) zum Anlegen von Steuersignalen (S1, ..., Sn) umfasst, – bei demdie zweite Steuerschaltung (50) derart ausgebildet ist,dass überdas Anlegen der Steuersignale (S1, ..., Sn) der Schwellwert (LS1,..., LSn) einstellbar ist.
    [20] Integrierter Halbleiterspeicher nach einem der Ansprüche 9 bis19, – miteinem steuerbaren Schalter (60) mit einem ersten und einemzweiten Schaltzustand, – beidem das Bewertungssignal (BS) der Vergleicherschaltung (23)im ersten Schaltzustand des steuerbaren Schalters (60)dem Ausgangsanschluss (Dout) der integrierten Schaltung zuführbar ist, – bei demdas Ausgangssignal (AS) des Programmierelementes (40) imzweiten Schaltzustand des steuerbaren Schalters (60) demAusgangsanschluss (Dout) der integrierten Schaltung zuführbar ist.
    [21] Verfahren zum Testen eines integrierten Halbleiterspeichers,umfassend die folgenden Schritte: – Programmieren eines Schwellwertes(LS1, ..., LSn) füreinen ersten Test, – Initialisiereneines Zählerstandes(ZS1, ..., ZSn) eines Zählers(24), – Einleseneines Datenwertes (DW) in eine Speicherzelle (Z), – Vergleichendes in die Speicherzelle (Z) eingelesenen Datenwertes (DW) mit einemSollwert (SW) des Datenwertes der Speicherzelle (Z), – Verändern einesZählerstandes(ZS1, ..., ZSn) eines Zählers(24), wenn der Datenwert (DW) der Speicherzelle von demSollwert (SW) der Speicherzelle abweicht, – Vergleichen des Zählerstandes(ZS1, ..., ZSn) des Zählers(24) mit dem Schwellwert (LS1, ..., LSn), – Programmiereneines Programmierelementes mit einem ersten Programmierzustand,wenn der Zählerstanddes Zählersden Schwellwert unterschreitet, – Programmieren des Programmierelementesmit einem zweiten Programmierzustand, wenn der Zählerstand des Zählers denSchwellwert überschreitet, – Erzeugeneines ersten Pegels eines Ausgangssignals (AS), wenn das Programmierelementden ersten Programmierzustand aufweist, – Erzeugen eines zweiten Pegelsdes Ausgangssignals (AS), wenn das Programmierelement den zweitenProgrammierzustand aufweist.
    [22] Verfahren zum Testen eines integrierten Halbleiterspeichersnach Anspruch 21, umfassend den folgenden Schritt: Initialisierendes Zählerstandes(ZS1, ..., ZSn) durch Rücksetzendes Zählerstandesauf einen Startwert.
    [23] Verfahren zum Testen eines integrierten Halbleiterspeichersnach einem der Ansprüche21 oder 22, umfassend die folgenden Schritte: – Einleseneiner Adresse (ADD10) der Speicherzelle (Z) in ein Adressregister(90), – Einlesendes Datenwertes (DW) in die zu der Adresse (ADD10) zugehörige Speicherzelle(Z), – Ermittelndes Sollwertes (SW) der Speicherzelle (Z) anhand der Adresse (ADD10)der Speicherzelle (Z), – Auslesendes Datenwertes (DW) aus der Speicherzelle (Z).
    [24] Verfahren zum Testen eines integrierten Halbleiterspeichersnach einem der Ansprüche21 bis 23, umfassend die folgenden Schritte: – Durchführen desersten Tests des integrierten Halbleiterspeichers, – Auslesendes Pegels des Ausgangssignals (AS), – Wiederholen des ersten Tests,wenn das Ausgangssignal (AS) den zweiten Pegel aufweist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US5313424A|1994-05-17|Module level electronic redundancy
    US5577050A|1996-11-19|Method and apparatus for configurable build-in self-repairing of ASIC memories design
    JP4027805B2|2007-12-26|試験および修復のための、回路および方法
    US6728916B2|2004-04-27|Hierarchical built-in self-test for system-on-chip design
    US6651196B1|2003-11-18|Semiconductor device having test mode entry circuit
    US6651202B1|2003-11-18|Built-in self repair circuitry utilizing permanent record of defects
    US6574757B1|2003-06-03|Integrated circuit semiconductor device having built-in self-repair circuit for embedded memory and method for repairing the memory
    JP3274332B2|2002-04-15|コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
    US5764655A|1998-06-09|Built in self test with memory
    US6943575B2|2005-09-13|Method, circuit and system for determining burn-in reliability from wafer level burn-in
    EP0933785B1|2001-12-12|Halbleitervorrichtung und Versorgungsstrom- Detektionsverfahren
    DE4328605C2|1997-01-16|Halbleiterspeichereinrichtung
    US6365421B2|2002-04-02|Method and apparatus for storage of test results within an integrated circuit
    US6182257B1|2001-01-30|BIST memory test system
    US5914907A|1999-06-22|Semiconductor memory device capable of increasing chip yields while maintaining rapid operation
    EP0978125B1|2002-02-13|System zur optimierung von speicherreparaturzeit mit prüfdaten
    US6590816B2|2003-07-08|Integrated memory and method for testing and repairing the integrated memory
    US7127647B1|2006-10-24|Apparatus, method, and system to allocate redundant components
    US7185243B1|2007-02-27|Testing implementation suitable for built-in self-repair | memories
    JP3842238B2|2006-11-08|メモリ・システム及びこれのテスト方法
    US6067262A|2000-05-23|Redundancy analysis for embedded memories with built-in self test and built-in self repair
    KR100432791B1|2004-05-24|메모리 시험방법 및 메모리 시험장치
    US7519882B2|2009-04-14|Intelligent binning for electrically repairable semiconductor chips
    US7872929B2|2011-01-18|Accessing memory cells in a memory circuit
    US5909404A|1999-06-01|Refresh sampling built-in self test and repair circuit
    同族专利:
    公开号 | 公开日
    US20050249002A1|2005-11-10|
    DE102004022327B4|2006-04-27|
    US7206980B2|2007-04-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-12-01| OP8| Request for examination as to paragraph 44 patent law|
    2006-10-19| 8364| No opposition during term of opposition|
    2010-02-25| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-03-25| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410022327|DE102004022327B4|2004-05-06|2004-05-06|Integrierter Halbleiterspeicher|DE200410022327| DE102004022327B4|2004-05-06|2004-05-06|Integrierter Halbleiterspeicher|
    US11/123,221| US7206980B2|2004-05-06|2005-05-06|Integrated semiconductor memory|
    [返回顶部]