• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung betrifft ein Verfahren zum Einbringen eines Grabens ineinen Siliziumkörper (1),bei dem zunächstwenigstens zwei p-leitende Gebiete (6) vorzugsweise durch Thermomigrationvon Aluminium erzeugt werden, und bei dem sodann ein begrenzterBereich (7) des Halbleiterkörpers(1) zwischen den wenigstens zwei Gebieten (6) einer anodischen Oxidationund sodann einer Ätzungmittels einer HF-haltigen Lösungunterworfen wird.
    公开号:DE102004021228A1
    申请号:DE200410021228
    申请日:2004-04-30
    公开日:2005-11-17
    发明作者:Anton Dr.-Ing. Mauder；Reinhard Dr. Ploss；Hans-Joachim Dr. Schulze；Uwe Dr.-Ing. Wahl
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-306
    专利说明:
    [0001] Dievorliegende Erfindung betrifft ein Verfahren zum Einbringen einesGrabens in einen Halbleiterkörperdurch Ätzen.
    [0002] Bekanntlichist die Sperrfähigkeitvon realen pn-Übergängen inHalbleiterkörperngegenüberder so genannten Volumen-Sperrfähigkeitplanparalleler pn-Übergänge drastischreduziert. Dies ist darauf zurückzuführen, dassreale pn-Übergänge vorzugsweisein ihren Randbereichen gekrümmtsind. Solche Krümmungenim Verlauf von pn-Übergängen bewirkendeutliche Feldstärkeerhöhungen,so dass im Bereich von Krümmungeneine kritische Feldstärke,bei der die Sperrfähigkeitdes pn-Übergangesendet, viel eher als bei einem geraden Verlauf des pn-Übergangserreicht wird. Mit anderen Worten, die kritische Feldstärke wirdinfolge der Krümmungenim Verlauf des pn-Übergangesviel eher erreicht als dies bei einem theoretischen Verlauf ohneKrümmungender Fall wäre.Aus diesem Grund ist die Sperrfähigkeit desRandabschlusses von besonderer Bedeutung.
    [0003] Alskonkretes Beispiel hierfürsei ein Siliziumkörperbetrachtet. Wird in diesem ein pn-Übergang für ein Bauelement der so genannten 600-V-Klassemit einer 4 μmtiefen p-leitendenWanne im sonst n-leitenden Siliziumkörper ausgebildet, so ist dieSperrfähigkeitdieses pn-Übergangesniedriger als 25 % der Volumen-Sperrfähigkeit. Übliche Maßnahmen zum Abbau von Feldstärkeüberhöhungen anKrümmungenvon sonst planaren pn-Übergängen sindfloatende Feldringe, ein- oder mehrstufige Feldplatten, einer beispielsweisep-leitenden Wanne vorgelagerte und schwächer dotierte p-leitende Zonen("JTE"; Junction TerminalExtension), eine lateral variierte Dotierungskonzentration der p-Dotierungbeim Beispiel der p-leitendenWanne oder Kombinationen hiervon. Durch diese Maß nahmen kann eine Erhöhung derSperrfähigkeitbis zu Werten von ca. 90 % der Volumen-Sperrfähigkeit erreicht werden.
    [0004] Nachteilean den obigen Maßnahmensind darin zu sehen, dass aufwändigeSimulationen zur Ermittlung eines geeigneten Verlaufs des pn-Übergangsan dessen Rand, also zur Ermittlung des korrekten Designs des Randabschlusses,erforderlich sind, dass weiterhin der Herstellungsprozess für ein Bauelementdurch zusätzlichenotwendige Schritte komplizierter wird, und dass schließlich durchdie Maßnahmen,wie insbesondere beispielsweise durch floatende Feldringe usw. nichtunbedeutende Anteile an der gesamten zur Verfügung stehenden Fläche desHalbleiterkörpers,also an der gesamten Chipfläche,benötigtwerden.
    [0005] Weiterhinist zu beachten, dass speziell bei bipolaren Bauelementen oder aberauch bei MOS-Transistoren, die mit einem Rückwärtsstrom beaufschlagt sind,eine im Randbereich gespeicherte Ladung schädlich ist, weil sie die Abschaltverlusteerhöht,ohne zum Durchlass wesentlich beizutragen, und weil sie zu einemhohen Recovery-Strom im Randbereich des Bauelementes und damit zuProblemen bei der Schaltrobustheit führen kann.
    [0006] GeschliffeneRänder,wie sie bei Thyristoren und Scheibendioden verwendet werden, habensehr schmale Randabschlüsse,so dass hier der Anteil des Randabschlusses an der gesamten Chipfläche reduziertist. Solche geschliffene Rändersind aber aus fertigungstechnischen Gründen für kleinflächige Halbleiterchips ungeeignet.
    [0007] VertikaleRändervon Halbleiterbauelementen benötigenGräbenbzw. Trenches, deren Tiefe bei etwa 1/10 der Nennspannung des Bauelementesin μm liegt.Als Beispiel sei ein Bauelement der 600-V-Klasse angenommen. Für 600V wirdso eine Trenchtiefe von etwa 55 bis 60 μm benötigt. Derartige Trenches können mit üblichenPlasmaverfahren durch Ätzennur mit einem extrem hohen Aufwand hergestellt werden. Anstellevon Plasmaverfahren könnenauch anisotrope alkalische Ätzmedien,wie beispielsweise Ätzmedienauf der Basis von KOH, eingesetzt werden. Bei diesen stoppt der Ätzvorgang auf(111)-Kristallebenen, so dass relativ viel Randbreite benötigt wird,da bei der speziell bei MOS-Bauelementen üblichen (100)-Grundmaterialorientierung einWinkel von 54,74° zurOberflächedes das Grundmaterial bildenden Siliziumkörpers entsteht. Es sei angemerkt,dass vergleichbar viel Platz auch von den üblichen isotropen Ätzmedienbenötigtwird.
    [0008] Schließlich werdenauch oft tiefe Gräbenbenötigt,die mit Metall aufgefülltwerden (Literaturstelle 1).
    [0009] Esist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Einbringeneines Grabens in einen Halbleiterkörper durch Ätzen anzugeben, mit welchemein solcher Graben ohne großenAufwand bei relativ geringem Platzbedarf erzeugt werden kann.
    [0010] DieseAufgabe wird bei einem Verfahren der eingangs genannten Art spezielldurch die folgenden Schritte erfindungsgemäß gelöst: (a)Einbringen von Gebieten des anderen, zum einen Leitungstyp des Halbleiterkörpers entgegengesetztenLeitungstyps in den Halbleiterkörper derart,dass zwischen wenigstens zwei Gebieten des anderen Leitungstypsein von diesen Gebieten im Wesentlichen begrenzter Bereich des einenLeitungstyps im Halbleiterkörperentsteht, (b) Aufoxidieren des begrenzten Bereiches durch Anlegen einerSpannung zwischen dem begrenzten Bereich und den Gebieten des anderenLeitungstyps und (c) Ätzendes begrenzten Bereiches.
    [0011] Vorzugsweiseist der eine Leitungstyp der n-Leitungstyp, und das Aufoxidierenerfolgt insbesondere durch anodische Oxidation. Für das Ätzen kannin zweckmäßiger Weiseeine HF-haltige Lösung verwendetwerden.
    [0012] Daserfindungsgemäße Verfahrenist in besonders vorteilhafter Weise für die Herstellung von Kompensationsbauelementenund speziell fürderen Randabschluss einsetzbar. Dort löst es nämlich das Problem einer anisotropen Ätzung durchAusnutzen des spezifischen Herstellungsprozesses für kompensierendep-leitende Säulen ineinem sonst n-leitenden Gebiet des Halbleiterkörpers. Hier sind die Maskenfür diekompensierenden p-leitenden Säulenlediglich so zu verändern,dass am Rand eines Chips ein umlaufendes p-leitendes Gebiet am Übergang zumRitzrahmen entsteht. Dabei ist aber zu berücksichtigen, dass in an dasumlaufende p-leitende Gebiet angrenzenden Bereichen die Kompensationzwischen n-Ladung und p-Ladung im Wesentlichen aufrecht erhaltenwird. Durch dieses umlaufende p-leitende Gebiet wird ein n-leitenderbegrenzter Bereich im Ritzrahmen gebildet. Durch anodische Oxidation wirdsodann der begrenzte n-leitende Bereich, also das Gebiet des Ritzrahmens,aufoxidiert. Sodann wird das Oxid in dem aufoxidierten Bereich durchbeispielsweise eine HF-haltige Lösungabgeätzt,wobei aber reines Halbleitermaterial des Halbleiterkörpers, wieinsbesondere reines Silizium des Siliziumchips und insbesondereelektrochemisch geschütztep-leitende Säulenbzw. eine aufgebrachte Passivierungsschicht von der Ätzlösung nichtangegriffen werden.
    [0013] Wirdbeispielsweise eine n–-leitende epitaktischeSchicht, in der die p-leitenden Säulen eingebracht sind und diesich auf einem n-leitenden Substrat befindet, geätzt, so stoppt die Ätzung beiErreichen des Substrats. Der Endpunkt des Ätzens kann auch über dendurch den Elektrolyten bzw. das ÄtzmediumfließendenStrom und dessen zeitliche Entwicklung detektiert werden.
    [0014] Zusätzlich zum Ätzen desRandbereiches nach einer anodischen Oxidation kann es zur Einstellungdes Kompensationsgrades noch erforderlich sein, vom umlaufendenp-leitenden Gebiet noch einen Teil der Dotierung mittels eines isotropen Ätzprozesseszu entfernen.
    [0015] Vorzugsweisesollte die Dotierungskonzentration in einem umlaufenden p-leitendenGebiet und dessen Breite so gewähltsein, dass dieses Gebiet bei voller, am Halbleiterbauelement anliegender Spannungweitgehend von freien Ladungsträgern ausgeräumt wird.Da eine Kompensationsstruktur üblicherweisedurch mehrere Epitaxieprozesse erzeugt wird, kann durch eine entsprechendeAuswahl der Implantationsdosis und Breite des umlaufenden p-leitendenGebietes in den verschiedenen Epitaxieebenen auch ein leichter Gradientder effektiven Dosis bzw. eine inhomogene Dotierstoffkonzentrationin vertikaler Richtung realisiert werden. Dadurch lässt sichdie maximale Sperrfähigkeitsteigern, und die Empfindlichkeit auf Oberflächenladungen kann stark reduziertwerden.
    [0016] Daserfindungsgemäße Verfahrenkann auch ohne weiteres zur Strukturierung eines MOSFETs mit vertikalemRand verwendet werden. In diesem Fall liegt eine zu 4 ähnlicheStruktur vor, wobei dann aber keine Kompensationsgebiete 5a, 5b, 5c und 5d vorhandensind. Auch bei einem solchen MOSFET kann durch eine Variation derp-Dotierung im Gebiet 6 für eine wirkungsvolle Unterdrückung vonFeldspitzen im Randbereich gesorgt werden.
    [0017] Daserfindungsgemäße Verfahreneignet sich auch dazu, besonders tiefe Gräben mit steilen Flanken zuerzeugen, wofürbisher die relativ aufwändigePlasmaätzungeingesetzt wird. Bei einem bekannten Verfahren. (Literaturstelle2) zur Erzeugung von tiefen Gräbenin Silizium treten laterale Schwankungen der Ätztiefe in den erzeugten Gräben auf.
    [0018] Für die Erzeugungsolcher tiefer Gräbenwird die Elektromigration ausgenutzt, durch die lokal tief in denHalbleiterkörperhinein reichende, hoch p-dotierte Schichten erzeugt werden, welcheanschließend mittelsder anodischen Oxidation des dazwischen liegenden begrenzten n-leitendenBereiches in Kombination mit einer Ätzung des so gebildeten Siliziumdioxidsmit Hilfe einer HF-haltigen Lösungentfernt werden.
    [0019] DieGebiete, in denen solche p-dotierte Schichten erzeugt werden sollen,werden vorzugsweise dadurch definiert, dass zunächst eine Metallisierungsschichtaus insbesondere Aluminium mit ausreichender Dicke abgeschiedenund diese Metallisierungsschicht anschließend in den Bereichen des Halbleiterkörpers, wodie p-Dotierung mit anschließender Ätzung nichterfolgen soll, mittels eines Aluminium-Ätzprozesses wieder entferntwird. Anstelle von Aluminium kann auch ein anderes geeignetes Materialverwendet werden, das eine p-Dotierung bewirkt und das über einenMigrationseffekt eine anisotrope Dotierung liefert. Danach wirdder Prozess einer Thermomigration durchgeführt. Hierzu wird der Halbleiterkörper, alsobeispielsweise eine Siliziumscheibe, vorzugsweise mittels einerRTA-Anlage (RTA = Rapid Thermal Annealing) bzw. durch schnellesthermisches Glühen(Literaturstelle 3) oder aber auch mittels Bestrahlung mit hochenergetischenTeilchen, wie beispielsweise hochenergetischen Protonen, aufgeheizt,wobei ein definierter Temperaturgradient über die Tiefe des Halbleiterkörpers bzw. über dieScheibendicke eingestellt wird. Eine typische Temperaturdifferenz über dieScheibendicke von 300–700 μm, insbesondere500–650 μm, beträgt einige °C, beispielsweise5 bis 10°C.Um nun den Prozess der Thermomigration zu ermöglichen, wird die höhere Temperaturauf der Scheibenseite eingestellt, die der mit der strukturiertenAluminiumschicht bedeckten Seite gegenüberliegt, da, wie Versuchegezeigt haben, die Thermomigration von der kühleren Seite aus eingeleitetwird.
    [0020] DieTiefe der p-dotierten Bereiche lässtsich dann überdie Höhedes Temperaturgradienten, die mittlere Temperatur und die Zeitdauer,währendder diese Temperaturbehandlung durchgeführt wird, steuern. GeeigneteWerte bei der oben genannten Scheibendicke sind für den Temperaturgradienten z.B.10°K/mm,die mittlere Temperatur z.B. 1000°C unddie Zeitdauer einige Sekunden bis wenige Minuten, wie z.B. 2 Minuten.
    [0021] Nachdemauf diese Weise tiefe p-dotierte Schichten, die eine elektrischaktive Aluminiumkonzentration von etwa 1 × 1019 cm–3 haben,erzeugt worden sind, wird zwischen diesen Schichten der Prozessder Grabenbildung mittels anodischer Oxidation in Kombination miteiner Ätzungmit einer HF-haltigen Lösungvorgenommen, womit der gewünschtetiefe Graben erzeugt werden kann.
    [0022] Esist möglich,mittels des erfindungsgemäßen VerfahrensGräbenin Halbleiterkörpernund insbesondere Siliziumscheiben mit steilen, praktisch senkrechtenFlanken und einer Tiefe von 10 bis einigen 100 μm zu erzeugen. Dabei ist essogar möglich, dengesamten Halbleiterkörper,also die gesamte Siliziumscheibe durchzuätzen.
    [0023] BevorzugteAnwendungen fürdas erfindungsgemäße Verfahrensind Halbleiterbauelemente mit tief geätzten Gräben, die beispielsweise mitMetall aufgefülltwerden. Es könnenauch wenigstens lokal oder aber insgesamt durchgeätzte Halbleiterscheibenerzeugt werden, die dann als Trägerscheibedienen und mit dem eigentlichen Halbleiterbauelement mittels Waferbondingverbunden werden, wobei die Gräbendann mit Metall aufgefülltwerden.
    [0024] Alternativkönnendie Gräbenje nach gewünschterVerwendungsart auch mit Polysilizium, einem Metallsilizid oder aucheinem Isolator (z.B. Glas oder Imid) gefüllt werden. Dieses Füllen kannganz oder teilweise erfolgen.
    [0025] Nachfolgendwird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
    [0026] 1 eineDraufsicht auf zwei benachbarte Kompensationsbauelemente in einemHalbleiterwafer,
    [0027] 2 eineSchnittdarstellung der beiden Kompensationsbauelemente von 1 ineinem Vorbereitungsstadium füreine Grabenätzung,
    [0028] 3 einezur 3 ähnlicheSchnittdarstellung mit den beiden Kompensationsbauelementen während derelektrochemischen Ätzung,
    [0029] 4 eineSchnittdarstellung durch Dotiergebiete am Vertikalrand bei einemMOS-Transistor in Kompensationstechnik (CoolMOS-Transistor) und
    [0030] 5 bis 7 Schnittdarstellungenzur Erläuterungder Herstellung von p-leitenden Gebieten durch Thermomigration.
    [0031] 1 zeigteine Draufsicht auf einen Siliziumwafer als Halbleiterkörper 1,in welchem zwei benachbarte Kompensationsbauelemente 2, 3 vorgesehensind, bei denen es sich beispielsweise um einen MOS-Transistor odereinen IGBT (Bipolartransistor mit isoliertem Gate) handeln kann.Für daserfindungsgemäße Verfahrenist es unerheblich, ob ein MOS-Transistoroder ein IGBT vorliegt. Zwischen den beiden Bauelementen 2, 3 istein Ritzrahmen 4 gelegen, in welchem die Bauelemente 2, 3 voneinandergetrennt werden. Dieses Trennen erfolgt letztendlich in üblicherWeise durch Sägen.
    [0032] Beiden Bauelementen 2, 3 handelt es sich zum Beispielum Kompensationsbauelemente, so dass in dem sonst n-leitenden Halbleiterkörper 1 p-leitendeKompensationsgebiete 5 eingebracht sind. Die Kompensationsgebiete 5 sindso dotiert, dass in den Bereichen der Bauelemente 2, 3 zwischenden Kompensationsgebieten 5 und dem sie umgebenden Halbleiterkörper 1 imWesentlichen Ladungskompensation besteht.
    [0033] Gleichzeitigmit den Kompensationsgebieten 5 werden mit der gleichenMaske, mit der diese Kompensationsgebiete 5 in den Halbleiterkörper 1 eingebrachtwerden, noch p-leitende Gebiete 6 in diesem Halbleiterkörper 1 aufbeiden Seiten des Ritzrahmens 4 erzeugt, so dass ein n-dotierterbegrenzter Bereich 7 entsteht.
    [0034] Essei an dieser Stelle angemerkt, dass die angegebenen Leitungstypenauch jeweils umgekehrt sein können.Das heißt,der n-Leitungstyp kann durch den p-Leitungstyp ersetzt werden, wennanstelle des p-Leitungstyps der n-Leitungstyp vorgesehen wird. Beidem Halbleiterkörper 1 handeltes sich in bevorzugter Weise um einen Siliziumwafer. Anstelle von Siliziumkann aber auch ein anderes geeignetes Halbleitermaterial, wie beispielsweiseSiliziumcarbid, Verbindungshalbleiter AIIIBV oder dergleichen vorgesehen werden.
    [0035] DerHalbleiterkörper 1 bestehtin bevorzugter Weise aus einem Halbleitersubstrat 8, aufdem eine epitaktische Schicht 9 aufgetragen ist. Dieseepitaktische Schicht 9 wird in mehreren Einzelschrittenerzeugt, wobei jeweils durch Implantation in üblicher Weise die p-leitendenSäulen 5 bzw.das p-leitende Gebiet 6 gebildet wird.
    [0036] Schließlich wirdnoch auf die Oberflächedes Halbleiterkörpers 1 außerhalbdes begrenzten Bereiches 7 eine Passivierungsschicht 10 aufgebracht,die beispielsweise aus Siliziumdioxid oder Siliziumnitrid oder dergleichenbestehen kann.
    [0037] Damitliegt die in den 1 und 2 gezeigteStruktur vor.
    [0038] Erfindungsgemäß wird sodannzwischen die p-leitenden Bereiche 5, 6 und denn-leitenden Halbleiterkörper 1 eineSpannungs quelle angelegt, wobei die Kathode mit dem Halbleiterkörper 1 verbunden ist,währenddie Anode an die einzelnen p-leitenden Bereiche 5 bzw. 6 angeschlossenist. Mit Hilfe der Spannungsquelle 11 wird sodann eineanodische Oxidation vorgenommen, bei der im Bereich des Ritzrahmens 7 derHalbleiterkörper 1 aufoxidiert wird. Mit anderen Worten, im Bereich des Ritzrahmens 7 findeteine Oxidation des Halbleiterkörpers 1 statt.
    [0039] Wiein 3 dargestellt ist, schließt sich sodann eine elektrochemische Ätzung mitbeispielsweise einer HF-haltigen Lösung an. Bei dieser elektrochemischen Ätzung wirdder Halbleiterkörper 1 unterhalbder Passivierungsschicht 10 nicht angegriffen, so dassdie in 3 gezeigte Struktur erhalten wird.
    [0040] Die Ätzung mitder HF-haltigen Lösungwird vorzugsweise gestoppt, wenn das Siliziumsubstrat 8 erreichtist. Der Endpunkt des Ätzenskann detektiert werden, indem die zeitliche Entwicklung eines über die Ätzlösung (Elektrolyt)fließendenStromes gemessen wird.
    [0041] ZurEinstellung des Kompensationsgrades in den beiden Kompensationsbauelementen 2 und 3 kannes möglicherweiseerforderlich sein, dass von dem umlaufenden Gebiet 6, dasden Bereich 7 begrenzt, noch ein Teil der Dotierung miteinem isotropen Ätzmittelentfernt wird.
    [0042] Vorzugweisesollten aber die Dotierungskonzentration in dem Gebiet 6 unddessen Breite so gewähltwerden, dass dieses Gebiet 6 im Sperrbetrieb bei voller,an den Kompensationsbauelementen 2, 3 anliegenderSpannung großteilsvon freien Ladungsträgernausgeräumtwird. Da, wie bereits oben erwähntwurde, die Kompensationsstruktur durch mehrere Epitaxieprozesseerzeugt wird, kann durch entsprechende Wahl der Implantationsdosisund Breite des Gebietes 6 in den verschiedenen Epitaxieebenenauch ein leichter Gradient der effektiven Dosis bzw. eine inhomogeneDotierstoffkonzentration in verti kaler Richtung realisiert werden,so dass eine "Variationder vertikalen Dotierung" bzw.vertikale "p"-dotierte Ringe entstehen.Dadurch wird sowohl die maximale Sperrfähigkeit gesteigert, als auchdie Empfindlichkeit auf Oberflächenladungenin sehr effektiver Weise begrenzt.
    [0043] 4 zeigthierfürein Beispiel bei einem CoolMOS-Transistor, bei dem Kompensationsgebiete 5a, 5b, 5c, 5d inverschiedenen, durch Strichlinien angedeuteten epitaktischen Ebenengebildet sind, wobei die effektive Dotierungsdosis (örtlichesIntegral der Dotierungsdosis in lateraler Richtung) mit zunehmenderTiefe in einem umlaufenden Gebiet auf das Siliziumsubstrat 8 hinabnehmen oder auch annäherndkonstant bleiben kann.
    [0044] In 4 sindnoch ein p-leitendes Bodygebiet 12, n+-leitende Sourcezonen 13,Gateelektroden 14 aus beispielsweise polykristallinem Silizium,eine Feldplatte 15, die ebenfalls aus polykristallinemSilizium bestehen kann, und eine Metallisierung 16 aus beispielsweiseAluminium dargestellt.
    [0045] Aus 4 istebenfalls zu ersehen, wie der ursprünglich begrenzte n-leitendeBereich 7 (in 4 sind auf der rechten Seitedie Gebiete 6 weggelassen) nach anodischer Oxidation (vgl. 2 und 3)und Ätzungmit der HF-haltigen Lösungmit Isoliermaterial, wie beispielsweise einer Siliziumdioxidschicht 17,gefülltist.
    [0046] Einweiteres Ausführungsbeispielzu einer Variante des erfindungsgemäßen Verfahrens wird im Folgendenanhand der 5 bis 7 näher erläutert. DieBauelemente der 5 bis 7 können entwederebenfalls auf Epi-Grundmaterial oder aber auch auf homogenen Float-Zone-Substratmaterial hergestelltwerden.
    [0047] 5 zeigteinen n-leitenden Siliziumkörper 1,auf den eine Metallisierung 18 aus Aluminium aufgebrachtund strukturiert wird. Dabei wird die Metallisierung 18 sogestaltet, dass sie nur an solchen Stellen zurückbleibt, an denen p-leitendeGebiete 6 erzeugt werden sollen. Diese Strukturierung derMetallisierung 18 erfolgt in üblicher Weise mittels eines Metallätzprozesses.
    [0048] Esschließtsich sodann ein Temperaturschritt an, durch den, wie in 6 gezeigtist, durch Thermomigration die p+-leitendenGebiete 6 im Siliziumkörper 1 erzeugtwerden. Fürdiese Thermomigration wird eine Temperaturdifferenz von einigen °C zwischender Oberseite des Halbleiterkörpers 1,auf der die Metallisierung 18 aufgebracht ist, und dergegenüberliegendenRückseiteeingestellt. Diese Temperaturdifferenz kann beispielsweise 5 bis10°C betragen.Abhängigvon der Scheibendicke des Halbleiterkörpers 1 sind aberauch andere Temperaturdifferenzen möglich. Um die Thermomigrationzu fördern, wirddafür gesorgt,dass die Temperatur auf der Rückseitedes Halbleiterkörpers 1 höher istals auf der Vorderseite.
    [0049] NachAbschluss der Thermomigration bleibt gegebenenfalls noch Restaluminium 19 amunteren Rand der p-leitenden Gebiete 6 zurück.
    [0050] DasAufheizen des Halbleiterkörpers 1 zur Einstellungder Temperaturdifferenz kann, wie bereits oben erwähnt wurde,durch RTA oder aber auch durch Bestrahlung mit hochenergetischenTeilchen vorgenommen werden.
    [0051] DieEindringtiefe der p+-leitenden Gebiete 6 imHalbleiterkörper 1 lässt sichohne weiteres über dieGröße des Temperaturgradienten,die mittlere Temperatur und die Zeitdauer, während der der Temperaturschrittdurchgeführtwird, einstellen. Ein typischer Wert für die erreichte Dotierungskonzentration inden p+-Bereichen 6 beträgt etwa1 × 1019 Ladungsträger cm–3.Selbstverständlichsind aber auch andere Werte, die höher oder auch tiefer liegenkönnen, möglich.
    [0052] Nachdem Temperaturschritt wird noch eine Maskierungsschicht 20 aufdie Vorderseite des Halbleiterkörpers 1 aufgetragen.Diese Maskierungsschicht 20 ist für eine nachfolgende anodischeOxidation und Ätzungmit einer HF-haltigen Lösungvorgesehen. Sie muss daher lediglich den n-leitenden Siliziumkörper 1 außerhalbder p+-leitenden Gebiete 6 vorder anodischen Oxidation und der HF-Ätzung schützen, durch welche die p+-leitendenGebiete 6 nicht angegriffen werden. Daher ist es ausreichend, wenndie Maskierungsschicht 20 so genau bemessen ist, dass sieauf der Oberflächeder p+-leitenden Gebiete 6 endet.
    [0053] Esschließensich sodann die anodische Oxidation und die Ätzung mit der HF-haltigen Lösung an, umden begrenzten Bereich 7 zwischen den p+-leitendenGebieten 6 in der bereits anhand der 1 bis 3 erläutertenWeise abzutragen.
    [0054] Sollder begrenzte Bereich 7 p-leitend sein, so sind die Gebiete 6 n-leitend.Für dieMetallisierung 18 wird dann z.B. Aluminium verwendet. NachOxidation des Bereiches 7 wird das so gebildete Oxid anschließend mittelsHF oder flusssäurehaltigenLösungengeätzt.
    1 Halbleiterkörper 2 erstesHalbleiterbauelement 3 zweitesHalbleiterbauelement 4 Ritzrahmen 5 Kompensationssäulen 5a,5b, 5c, 5d Kompensationssäulen 6 p-leitendeGebiete 7 begrenzterBereich 8 Siliziumsubstrat 9 epitaktischeSchicht 10 Passivierungsschicht 11 Spannungsquelle 12 Bodyzone 13 Sourcezone 14 Gateelektrode 15 Feldplatte 16 Metallisierung 17 Siliziumdioxidschicht 18 Aluminiumschicht 19 Restaluminium 20 Maskierungsschicht
    权利要求:
    Claims (16)
    [1] Verfahren zum Einbringen eines Grabens in einenHalbleiterkörper(1) des einen Leitungstyps durch Ätzen, umfassend die folgendenSchritte: (a) Einbringen von Gebieten (6) des anderen,zum einen Leitungstyp entgegengesetzten Leitungstyps in den Halbleiterkörper (1)derart, dass zwischen wenigstens zwei Gebieten (6) desanderen Leitungstyps ein von diesen im Wesentlichen begrenzter Bereich (7)des einen Leitungstyps im Halbleiterkörper (1) entsteht, (b)Aufoxidieren des begrenzten Bereiches (7) durch Anlegeneiner Spannung zwischen dem begrenzten Bereich (7) undden Gebieten (6) des anderen Leitungstyps und (c) Ätzen desbegrenzten Bereiches (7), so dass der Graben entsteht.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass der eine Leitungstyp der n-Leitungstyp ist und dass das Aufoxidierendurch anodische Oxidation erfolgt.
    [3] Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,dass das Ätzendurch eine HF-haltige Lösungerfolgt.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,dass das Einbringen der Gebiete (6) des anderen Leitungstypszusammen mit der Erzeugung von Kompensationsgebieten (5)für dieHerstellung von Kompensationsbauelementen vorgenommen wird.
    [5] Verfahren nach Anspruch 4, dadurch gekennzeichnet,dass eine vertikale Dosisvariation über eine Einstellung der lateralenAusdehnung der Gebiete (6) des anderen Leitungstyps und/oderder Kompensationsgebiete (5) in verschiedenen Epitaxieebenendes Halbleiterkörpers(1) erzeugt wird.
    [6] Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,dass das Einbringen der Gebiete (6) des anderen Leitungstypsdurch Thermomigration erfolgt.
    [7] Verfahren nach Anspruch 6, dadurch gekennzeichnet,dass die Thermomigration durch Auftragen einer Metallisierungsschicht(18) auf eine Oberfläche desHalbleiterkörpers(1) und Anlegen eines Temperaturgradienten an den Halbleiterkörper (1)durchgeführtwird.
    [8] Verfahren nach Anspruch 7, dadurch gekennzeichnet,dass fürdie Metallisierungsschicht (18) eine strukturierte Aluminiumschichtverwendet wird.
    [9] Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet,dass der Temperaturgradient in einem Temperaturschritt mittels RTAoder Bestrahlung mit hochenergetischen Teilchen eingestellt wird.
    [10] Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet,dass der Halbleiterkörper (1)aus Silizium gebildet wird.
    [11] Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet,dass der Halbleiterkörper(1) durch den Graben wenigstens lokal durchtrennt wird.
    [12] Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dassnach dem Ätzen desbegrenzten Bereiches (7) auch wenigstens Teile der wenigstenszwei Gebiete (6) abgetragen werden.
    [13] Verfahren nach Anspruch 12, dadurch gekennzeichnet,dass das Abtragen der Teile der wenigstens zwei Gebiete (6)durch isotropes Ätzenvorgenommen wird.
    [14] Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet,dass der Graben in einem Randabschluss vorgesehen ist.
    [15] Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet,dass der Graben wenigstens teilweise mit polykristallinem Silizium,einem Metallsilizid oder einem Isolator, wie insbesondere mit Glas(SiO2) oder Polyimid, gefüllt wird.
    [16] Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass der wenigstens lokal durchtrennte Halbleiterkörper (1)als Trägerscheibefür einHalbleiterbauelement verwendet wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9899474B2|2018-02-20|Nanotube semiconductor devices
    US20200227518A1|2020-07-16|Semiconductor Device with Stripe-Shaped Cell Trench Structures and Recessed Contacts and Method of Manufacturing Thereof
    US9711641B2|2017-07-18|Semiconductor device with cell trench structures and a contact structure
    US9349827B2|2016-05-24|IGBT and diode
    US10763351B2|2020-09-01|Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
    US20160380063A1|2016-12-29|Method for Producing a Semiconductor Component with Insulated Semiconductor Mesas in a Semiconductor Body
    US9105487B2|2015-08-11|Super junction semiconductor device
    US10090380B2|2018-10-02|Semiconductor device having localized charge balance structure and method
    USRE45365E1|2015-02-10|Semiconductor device having a vertically-oriented conductive region that electrically connects a transistor structure to a substrate
    JP5515922B2|2014-06-11|半導体装置
    US7679146B2|2010-03-16|Semiconductor device having sub-surface trench charge compensation regions
    US7605061B2|2009-10-20|Semiconductor device and method of manufacturing the semiconductor device
    US6534367B2|2003-03-18|Trench-gate semiconductor devices and their manufacture
    EP0746030B1|2001-11-21|Grabengate-Leistungs-MOSFET mit Schutzdioden in periodischer Anordnung
    US7427800B2|2008-09-23|Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
    US7042048B2|2006-05-09|Semiconductor device and a method of manufacturing the same
    JP4874516B2|2012-02-15|トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
    US7704864B2|2010-04-27|Method of manufacturing a superjunction device with conventional terminations
    US10069016B2|2018-09-04|Semiconductor diode with trench structures and including doped layers and doped zones of opposite conductivity types providing high surge energy capacity
    US7339252B2|2008-03-04|Semiconductor having thick dielectric regions
    DE102007030755B3|2009-02-19|Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
    US7157785B2|2007-01-02|Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
    JP4851694B2|2012-01-11|半導体装置の製造方法
    KR101630734B1|2016-06-16|전력 소자
    US6359308B1|2002-03-19|Cellular trench-gate field-effect transistors
    同族专利:
    公开号 | 公开日
    DE102004021228B4|2009-01-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-11-17| OP8| Request for examination as to paragraph 44 patent law|
    2009-07-02| 8364| No opposition during term of opposition|
    2018-11-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410021228|DE102004021228B4|2004-04-30|2004-04-30|Verfahren zum Einbringen eines Grabens in einen Halbleiterkörper eines Kompensationsbauelementes|DE200410021228| DE102004021228B4|2004-04-30|2004-04-30|Verfahren zum Einbringen eines Grabens in einen Halbleiterkörper eines Kompensationsbauelementes|
    [返回顶部]