• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein WLAN-(Wireless Lokal Area Network, drahtloses lokales Netz)Kommunikationsgerät, das einen WLAN-Frequenzsynthesizer zum Erzeugen eines Synthesizersignals, das zum Modulieren eines Übertragungssignals und/oder Demodulieren eines Empfangssignals geeignet ist, umfasst, und entsprechende Verfahren und integrierte Schaltkreischips werden bereitgestellt. Der WLAN-Frequenzsynthesizer umfasst einen Referenzoszillator zum Erzeugen eines ersten Referenztaktsignals, eine gebrochen-N-PLL-(Phase-Locked Loop, phasenarretierte Schleife)Einheit, zum Empfangen eines zweiten Referenztaktsignals und zum Konvertieren des zweiten Referenztaktsignals in das Synthesizersignal und einen Frequenzmultiplikator zum Empfangen des ersten Referenztaktsignals und Konvertieren des ersten Referenztaktsignals in das zweite Referenztaktsignal, das an die gebrochen-N-PLL-Einheit weitergeleitet werden soll, indem er die Frequenz des ersten Referenztaktsignals mit einem Multiplikationsfaktor multipliziert. Ausgestaltungen können kürzere Einschwingzeiten und/oder verbesserte Nebenschwingungsunterdrückung der gebrochen-N-PLL-Einheit bereitstellen.A wireless local area network (WLAN) communication device comprising a WLAN frequency synthesizer for generating a synthesizer signal suitable for modulating a transmission signal and / or demodulating a received signal, and corresponding methods and integrated circuit chips are provided. The WLAN frequency synthesizer includes a reference oscillator for generating a first reference clock signal, a fractional-N PLL (Phase-Locked Loop) unit for receiving a second reference clock signal and converting the second reference clock signal into the synthesizer signal and a frequency multiplier for receiving of the first reference clock signal and converting the first reference clock signal into the second reference clock signal to be forwarded to the fractional-N PLL unit by multiplying the frequency of the first reference clock signal by a multiplication factor. Embodiments may provide shorter settling times and / or improved sub-oscillation suppression of the fractional-N PLL unit.
    公开号:DE102004021224A1
    申请号:DE102004021224
    申请日:2004-04-30
    公开日:2005-11-24
    发明作者:Torsten Bacher；Rolf Jaehne；Wolfram Kluge
    申请人:Advanced Micro Devices Inc；
    IPC主号:H03L7-081
    专利说明:
    [0001] Dievorliegende Anmeldung betrifft WLAN-(Wireless Local Area Network,drahtloses lokales Netz) Kommunikationsgeräte, die einen WLAN-Frequenzsynthesizerzum Erzeugen eines Synthesizersignals enthalten, und entsprechende Verfahrenund integrierte Schaltkreischips und insbesondere die Vorverarbeitungeines Referenztaktsignals, das einer gebrochen-N-PLL-(Phase-Locked Loop,phasenarretierte Schleife) Einheit innerhalb des Frequenzsynthesizersbereitgestellt wird.TheThe present application relates to WLAN (Wireless Local Area Network,wireless local area network) communication devices that use a WLAN frequency synthesizerfor generating a synthesizer signal, and corresponding methodsand integrated circuit chips, and in particular preprocessinga reference clock signal corresponding to a fractional-N PLL (Phase-Locked Loop,phase-locked loop) unit within the frequency synthesizerprovided.
    [0002] Einschnurloses lokales Netz ist ein flexibles Datenkommunikationssystem,das als Erweiterung oder als Alternative zu einem schnurgebundenen LANimplementiert ist. WLAN-Systeme senden und empfangen Daten über dieLuft unter Verwendung von Radiofrequenz-(Funkfrequenz-) oder Infrarottechnologieund minimieren den Bedarf an Kabelverbindungen. Somit kombinierenWLAN-Systeme Datenkonnektivitätmit Benutzermobilität.Onecordless local area network is a flexible data communication system,as an extension or as an alternative to a wired LANis implemented. WLAN systems send and receive data via theAir using radio frequency (radio frequency) or infrared technologyand minimize the need for cable connections. Thus combineWLAN systems data connectivitywith user mobility.
    [0003] Diemeisten WLAN-Systeme verwenden heute Spreizspektrumtechnologie,eine Breitbandradiofrequenztechnik, die zur Verwendung in zuverlässigen undsicheren Kommunikationssystemen entwickelt worden ist. Die Spreizspektrumtechnologieist entworfen worden um einen Ausgleich zwischen Bandbreiteneffizienzund Zuverlässigkeit,Integrität undSicherheit zu bilden. Zwei Typen von Spreizspektrumradiosystemenwerden häufigverwendet: Frequenzhopping und Direktsequenzsysteme.TheMost WLAN systems today use spread spectrum technology,a broadband radio frequency technique that is suitable for use in reliable andsecure communication systems has been developed. The spread spectrum technologyhas been designed to balance bandwidth efficiencyand reliability,Integrity andTo form security. Two types of spread spectrum radio systemsbecome commonuses: frequency hopping and direct sequence systems.
    [0004] ZumErzeugen eines Trägersignals,das zum Hochkonvertieren von Übertragungssignalen und/oderdie Herunterkonvertieren von Empfangssignalen geeignet ist, enthaltenWLAN-Kommunikationsgeräte,d. h. Sender, Empfängerund Sendeempfänger,einen Frequenzsynthesizer. Der Frequenzsynthesizer umfasst einensehr stabilen Referenzoszillator, der ein Referenztaktsignal bereitstellt,und übersetztdie Frequenz des Referenztaktsignals in die gewünschte Radio- oder Infrarotfrequenz.Die Frequenzübersetzungwird gewöhnlichdurch eine PLL-Einheit erreicht, die nur wenige Komponenten erfordertund leicht integriert werden kann.To theGenerating a carrier signal,that for upconverting transmission signals and / ordownsampling of received signals is suitableWireless communication devices,d. H. Transmitter-receiverand transceivers,a frequency synthesizer. The frequency synthesizer includes avery stable reference oscillator that provides a reference clock signal,and translatedthe frequency of the reference clock signal in the desired radio or infrared frequency.The frequency translationbecomes ordinaryachieved by a PLL unit that requires only a few componentsand can be easily integrated.
    [0005] 1 zeigt die Komponenteneines typischen PLL-basierten Frequenzsynthesizers. Ein VCO-(VoltageControlled Oscillator, spannungsgesteuerter Oszillator) Oszillator 160 gibtdas Trägersignalbei einer Ausgabefrequenz fAUS aus. DieAusgabefrequenz fAUS kann variiert werden,indem eine Steuerungsspannung, die dem VCO-Oszillator zugeführt wird,variiert wird. 1 shows the components of a typical PLL-based frequency synthesizer. A VCO (Voltage Controlled Oscillator) Oscillator 160 outputs the carrier signal at an output frequency f OFF . The output frequency f OUT can be varied by varying a control voltage supplied to the VCO oscillator.
    [0006] EinTeil des Trägersignalswird abgespalten und einem Frequenzteiler 170 bereitgestellt.Der Frequenzteiler 170 dividiert die Ausgabefrequenz fAUS des Trägersignals durch einen Divisionsfaktor,der durch den Controller 180 ausgewählt werden kann. Das resultierendeTeilersignal bei der Frequenz f'AUS wird einem Komparator bereitgestellt.Part of the carrier signal is split off and a frequency divider 170 provided. The frequency divider 170 divides the output frequency f OUT of the carrier signal by a division factor provided by the controller 180 can be selected. The resulting divider signal at the frequency f ' OFF is provided to a comparator.
    [0007] EinReferenzoszillator 110 erzeugt ein Referenztaktsignal beieiner Referenzfrequenz fRER. Auch das Referenztaktsignalwird dem Komparator bereitgestellt.A reference oscillator 110 generates a reference clock signal at a reference frequency f RER . Also, the reference clock signal is provided to the comparator.
    [0008] DerKomparator, typischerweise ein Phasendetektor oder ein PFD-(Phasen-/Frequenzdetektor) Detektor 130 vergleichtdas Teilersignal mit dem Referenztaktsignal und gibt ein Fehlersignalaus, das die Phasendifferenz zwischen den beiden Signale quantitativangibt. Das Fehlersignal wird einer Ladungspumpe 140 bereitgestellt,die in Abhängigkeit davon,ob die Referenztaktsignalphase der Teilersignalphase vor- oder nachgeht,das Fehlersignal entweder in positive oder negative Ladungspulsekonvertiert. Diese Ladungspulse werden durch einen Schleifenfilter 150 integriert,um die Steuerungsspannung zu erzeugen, die an den VCO-Oszillator 160 angelegtwird, um die Ausgabefrequenz fAUS auf- oder abwärts zu bewegen,bis die Phasen synchronisiert sind.The comparator, typically a phase detector or a PFD (phase / frequency detector) detector 130 compares the divider signal with the reference clock signal and outputs an error signal that quantitatively indicates the phase difference between the two signals. The error signal becomes a charge pump 140 which converts the error signal into either positive or negative charge pulses depending on whether the reference clock signal phase advances or follows the divider signal phase. These charge pulses are passed through a loop filter 150 integrated to generate the control voltage applied to the VCO oscillator 160 is applied to move the output frequency f OUT up or down until the phases are synchronized.
    [0009] Wiein 1 dargestellt, umfasstder Frequenzsynthesizer im Wesentlichen den Referenzoszillator 110 unddie PLL-Einheit 120, die den PFD-Detektor 130,die Ladungspumpe 140, den Schleifenfilter 150,den VCO-Oszillator 160, den Frequenzteiler 170 undden Controller 180 umfasst.As in 1 As shown, the frequency synthesizer essentially comprises the reference oscillator 110 and the PLL unit 120 containing the PFD detector 130 , the charge pump 140 , the loop filter 150 , the VCO oscillator 160 , the frequency divider 170 and the controller 180 includes.
    [0010] DiePLL-Einheit 120 kann eine gebrochen-N-PLL-Einheit sein.In einer gebrochen-N-PLL-Einheit 120 kannder Frequenzteiler 170 kontinuierlich variiert werden aufeine Art und Weise, die es erlaubt, den mittleren Betrag mit wenigerals ganzzahliger („gebrochener") Präzision zuspezifizieren. Die erhöhteFrequenzteilerauflösungerlaubt es der Referenzfrequenz fREF, signifikantgrößer alsdie gewünschteAusgabefrequenzschrittgröße zu sein. Jedoch,da WLAN-Frequenzsynthesizer gewöhnlich Quarzoszillatorenals Referenzoszillator 110 verwenden, sind nur ReferenzfrequenzenfREF bis zu 40 MHz verfügbar.The PLL unit 120 may be a fractional-N PLL unit. In a broken-N PLL unit 120 can the frequency divider 170 are continuously varied in a manner that allows the average amount to be specified with less than integer ("fractional") precision The increased frequency divider resolution allows the reference frequency f REF to be significantly greater than the desired output frequency step size. because WLAN frequency synthesizer usually quartz oscillators as a reference oscillator 110 only reference frequencies f REF up to 40 MHz are available.
    [0011] Selbstwenn die gebrochen-N-PLL-Einheit 120 arretiert ist, gibtdie Ladungspumpe 140 noch kleine Ladungspulse aus, diez. B. durch nicht ideale Phasen-/Frequenzdetektion in dem PFD-Detektor 130 verursachtwerden. Diese Pulse erzeugen Seitenbänder, oder Nebenschwingungen,im Ausgabespektrum des VCO-Oszillators 160 beiOffset-Frequenzen, die gleich der Referenzfrequenz fREF sind. Umdiese Nebenschwingungen ausreichend zu unterdrücken, kann es für den Schleifenfilter 150 nötig sein,eine Schleifenfilterbandbreite schmaler als beispielsweise 1% derReferenzfrequenz fREF ZU haben.Even if the broken-N PLL unit 120 locked, gives the charge pump 140 even small charge pulses, the z. By non-ideal phase / frequency detection in the PFD detector 130 caused. These pulses produce sidebands, or minor oscillations, in the output spectrum of the VCO oscillator 160 at offset frequencies equal to the reference frequency f REF . In order to sufficiently suppress these secondary oscillations, it may be necessary for the loop filter 150 be necessary to have a loop filter bandwidth narrower than, for example, 1% of the reference frequency f REF .
    [0012] Jedochgibt es einen Ausgleich zwischen Nebenschwingungsunterdrückung undSchleifendynamik in der gebrochen-N-PLL-Einheit 120. Während eineschmale Schleifenfilterbandbreite für Nebenschwingungsunterdrückung erforderlichist, wird eine weite Schleifenfilterbandbreite für kurze Einschwingzeiten benötigt.However, there is a trade-off between side-slip suppression and loop dynamics in the fractional-N PLL unit 120 , While a narrow loop filter bandwidth is required for minor swing rejection, a wide loop filter bandwidth is needed for short settling times.
    [0013] DieEinschwingzeit einer gebrochen-N-PLL-Einheit 120 ist dieZeit, die zum Wiedererreichen stabilen Betriebs erforderlich ist,nachdem die gewünschteAusgabefrequenz fAUS des Trägersignalseinmal geändertworden ist. Insbesondere in Frequenzhopping-WLAN-Systemen ist esentscheidend, die gebrochen-N-PLL- Einheit 120 nach einem Hoppingvon einer Ausgabefrequenz fAUS auf eineandere schnell wieder zu arretieren.The settling time of a fractional-N PLL unit 120 is the time required to re-establish stable operation after the desired output frequency f OUT of the carrier signal has once been changed. In particular, in frequency hopping WLAN systems, it is critical to the fractional-N PLL unit 120 according to a hopping from an output frequency f OUT to another quickly to lock again.
    [0014] Wieoben angegeben, ist die Schleifenfilterbandbreite z. B. auf 1% derReferenzfrequenz fREF limitiert, um ausreichendeNebenschwingungsunterdrückungzu erreichen. Da in Techniken des Standes der Technik gewöhnlich Quarzoszillatorenals Referenzoszillator 110 benutzt werden, welche nur Referenzfrequenzenbis zu 40 MHz bereitstellen, leiden viele konventionelle WLAN-Kommunikationsgeräte unterlangen Einschwingzeiten. Das führthäufigzu Problemen im Erreichen von effizienten Übertragungsdatenraten.As indicated above, the loop filter bandwidth is z. B. limited to 1% of the reference frequency f REF in order to achieve sufficient Nebenschwingungsunterdrückung. As in prior art techniques, quartz oscillators are usually used as a reference oscillator 110 which only provide reference frequencies up to 40 MHz, many conventional WLAN communication devices suffer from long settling times. This often leads to problems in achieving efficient transmission data rates.
    [0015] Anderekonventionelle Ansätzeverringern die Einschwingzeit, indem sie weitere Schleifenfilterbandbreitenbenutzen. Jedoch haben solche Systeme im Allgemeinen den Nachteil,Nebenschwingungen nur unzureichend zu unterdrücken. Infolgedessen wird die Übertragungsqualität signifikantverringert.Otherconventional approachesreduce settling time by adding more loop filter bandwidthsto use. However, such systems generally have the disadvantageSub-oscillations insufficient to suppress. As a result, the transmission quality becomes significantreduced.
    [0016] DerAusgleich zwischen Nebenschwingungsunterdrückung und Schleifendynamikkönnte erleichtertwerden, indem Referenzoszillatoren 110 benutzt werden,die eine höhereReferenzfrequenz fREF bereitstellen. Dieskann es erlauben, die Schleifenfilterbandbreite zu erhöhen, d.h. die Einschwingzeit zu verringern, und dabei immer noch unterhalb von1% der Referenzfrequenz fREF zu bleiben,d. h. die Nebenschwingungsunterdrückung zu erhalten oder sogarzu verbessern.The balance between sub-oscillation suppression and loop dynamics could be facilitated by using reference oscillators 110 which provide a higher reference frequency f REF . This may allow to increase the loop filter bandwidth, ie to reduce the settling time, while still remaining below 1% of the reference frequency f REF , ie to maintain or even improve the sub- oscillation suppression .
    [0017] Essind Quarzoszillatoren erhältlich,die Referenzfrequenzen fREF oberhalb von40 MHz bereitstellen. Jedoch sind solche Hochfrequenzoszillatoren erheblichteurer als reguläreQuarzoszillatoren. Daher führenWLAN-Kommunikationsgerätedes Standes der Technik, die Hochfrequenzquarzoszillatoren verwenden,zu höherenHerstellungskosten und sind somit weniger wettbewerbsfähig.Quartz oscillators are available that provide reference frequencies f REF above 40 MHz. However, such high-frequency oscillators are considerably more expensive than regular crystal oscillators. Therefore, prior art WLAN communication devices using high frequency quartz oscillators result in higher manufacturing costs and thus are less competitive.
    [0018] DesWeiteren verbrauchen Hochfrequenzquarzoszillatoren signifikant mehrLeistung als Standardoszillatoren. Infolgedessen haben existierende WLAN-Kommunikationsgeräte, dieauf Hochfrequenzquarzoszillatoren basiert sind, oft den Nachteil, dasssie nur kurze Batterielebensdauern bereitstellen. Alternativ können konventionelleWLAN-Kommunikationsgeräteverbesserte, aber teure Speicherbatterien enthalten. Dies führt wiederumzu dem Problem erhöhterProduktkosten.OfFurther, high frequency crystal oscillators consume significantly morePerformance as standard oscillators. As a result, existing WLAN communication devices have theare based on high frequency quartz oscillators, often the disadvantage thatthey only provide short battery lives. Alternatively, conventionalWireless communication devicesimproved, but expensive storage batteries included. This in turn leadsto the problem of increasedProduct costs.
    [0019] Zusätzlich sindHochfrequenzquarzoszillatoren weniger verlässlich als Standardquarzoszillatoren,da sie eine geringere Frequenzstabilität bereitstellen. Insbesondereweisen Hochfrequenzquarzoszillatoren oft eine erhöhte Frequenzdriftauf. Daher leidet die Ausgabefrequenz fAUS einergebrochen-N-PLL-Einheit 120, die auf einen Hochfrequenzquarzoszillatorarretiert ist, auch unter einer erhöhten Frequenzinstabilität. Diesführt dazu,dass viele WLAN-Kommunikationsgeräte des Standes der Technikdaran scheitern, die spezifizierte Frequenzgenauigkeit zu halten.In addition, high-frequency crystal oscillators are less reliable than standard crystal oscillators because they provide lower frequency stability. In particular, high-frequency crystal oscillators often have an increased frequency drift. Therefore, the output frequency f OUT of a fractional-N PLL unit suffers 120 which is locked to a high-frequency crystal oscillator, even under increased frequency instability. As a result, many prior art WLAN communication devices fail to maintain the specified frequency accuracy.
    [0020] Eswerden ein verbessertes WLAN-Kommunikationsgerät, das einen gebrochen-N PLL-basiertenFrequenzsynthesizer enthält,und entsprechende Verfahren und integrierte Schaltkreischips bereitgestellt,die die Nachteile der konventionellen Ansätze beheben können. Ausgestaltungenkönnenes erlauben, den Ausgleich zwischen Nebenschwingungsunterdrückung undSchleifendynamik zu verbessern. Weitere Ausgestaltungen können höhere Übertragungsdatenratenbereitstellen. In weiteren Ausgestaltungen kann die Übertragungssignalqualität verbessertwerden. Weitere Ausgestaltungen können die Batterielebensdauererhöhen.Wiederum weitere Ausgestaltungen können es erlauben, die Produktkostenzu reduzieren. Darüberhinaus könnenAusgestaltungen erhöhteFrequenzgenauigkeit bereitstellen.Itbecome an improved wireless communication device that uses a broken-N PLL-basedContains frequency synthesizer,and corresponding methods and integrated circuit chips are provided,which can overcome the disadvantages of conventional approaches. refinementscanit allow the balance between minor oscillation suppression andImprove loop dynamics. Further embodiments may have higher transmission data ratesprovide. In further embodiments, the transmission signal quality can be improvedbecome. Further embodiments may be the battery lifeincrease.Again other embodiments may allow the product costto reduce. About thatcan outRefinements increasedProvide frequency accuracy.
    [0021] Ineiner Ausgestaltung wird ein WLAN-Kommunikationsgerät bereitgestellt,das einen WLAN-Frequenzsynthesizer umfasst, der zum Erzeugen einesSynthesizersignals gestaltet ist, das zum Modulieren eines Übertragungssignalsund/oder Demodulieren eines Empfangssignals geeignet ist. Der WLAN-Frequenzsynthesizerumfasst einen Referenzoszillator, eine gebrochen-N-PLL-Einheit und einenFrequenzmultiplikator. Der Referenzoszillator ist gestaltet zumErzeugen eines ersten Referenztaktsignals. Die gebrochen-N-PLL-Einheitist gestaltet zum Empfangen eines zweiten Referenztaktsignals undzum Konvertieren des zweiten Referenztaktsignals in das Synthesizersignal.Der Frequenzmultiplikator ist gestaltet zum Empfangen des ersten Referenztaktsignalsund zum Konvertieren des ersten Referenztaktsignals in das zweiteReferenztaktsignal, das an die gebrochen-N-PLL-Einheit weitergeleitetwerden soll, indem er die Frequenz des ersten Referenztaktsignalsmit einem Multiplikationsfaktor multipliziert.In one embodiment, a WLAN communication device is provided, which comprises a WLAN frequency synthesizer, which is designed to generate a synthesizer signal which is suitable for modulating a transmission signal and / or demodulating a reception signal. The WLAN frequency synthesizer includes a reference oscillator, a fractional-N PLL unit, and a frequency multiplier. The reference oscillator is configured to generate a first reference clock signal. The fractional-N PLL unit is configured to receive a second reference clock signal and to convert the second reference clock signal into the synthesizer signal. The frequency multiplier is configured to receive the first reference clock signal and to convert the first reference clock signal into the second reference clock signal to be forwarded to the fractional-N PLL unit by multiplying the frequency of the first reference clock signal by a multiplication factor.
    [0022] Ineiner weiteren Ausgestaltung wird ein integrierter Schaltkreischipbereitgestellt, der einen WLAN-Frequenzsynthesizerschaltkreis zumErzeugen eines Synthesizersignals umfasst, das zum Modulieren eines Übertragungssignalsund/oder Demodulieren eines Empfangssignals geeignet ist. Der WLAN-Frequenzsynthesizerschaltkreisumfasst einen Referenzoszillatorschaltkreis, einen gebrochen-N-PLL-Schaltkreisund einen Frequenzmultiplikatorschaltkreis. Der Referenzoszillatorschaltkreis dientdem Erzeugen eines ersten Referenztaktsignals. Der gebrochen-N-PLL-Schaltkreisdient dem Empfangen des zweiten Referenztaktsignals und dem Konvertierendes zweiten Referenztaktsignals in das Synthesizersignal. Der Frequenzmulitplikatorschaltkreisdient dem Empfangen des ersten Referenztaktsignals und dem Konvertierendes ersten Referenztaktsignals in das zweite Referenztaktsignal, dasan den gebrochen-N-PLL-Schaltkreis weitergeleitet werden soll, indemer die Frequenz des ersten Referenztaktsignals mit einem Multiplikationsfaktor multipliziert.InIn another embodiment, an integrated circuit chipprovided with a WLAN frequency synthesizer circuit forGenerating a synthesizer signal comprises, for modulating a transmission signaland / or demodulating a received signal is suitable. The WLAN frequency synthesizer circuitcomprises a reference oscillator circuit, a fractional-N PLL circuitand a frequency multiplier circuit. The reference oscillator circuit is usedgenerating a first reference clock signal. The broken-N PLL circuitserves to receive the second reference clock signal and to convertof the second reference clock signal into the synthesizer signal. The frequency multiplier circuitserves to receive the first reference clock signal and to convertof the first reference clock signal into the second reference clock signal, theis to be forwarded to the broken-N PLL circuit byit multiplies the frequency of the first reference clock signal by a multiplication factor.
    [0023] Ineiner weiteren Ausgestaltung wird ein Verfahren zum Betrieb einesWLAN-Kommunikationsgerätes bereitgestellt,das ein Erzeugen eines Synthesizersignals, das zum Modulieren eines Übertragungssignalsund/oder Demodulieren eines Empfangssignals geeignet ist, durcheinen WLAN-Frequenzsynthesizer umfasst. Der Schritt des Erzeugensdes Synthesizersignals umfasst ein Erzeugen eines ersten Referenztaktsignalsdurch Betrieb eines Referenzoszillators. Des Weiteren umfasst der Schrittdes Erzeugens des Synthesizersignals ein Empfangen eines zweitenReferenztaktsignals und ein Konvertieren des zweiten Referenztaktsignalsin das Synthesizersignal durch eine gebrochen-N-PLL-Einheit. Überdiesumfasst der Schritt des Erzeugens des Synthesizersignals ein Konvertierendes ersten Referenztaktsignals in das zweite Referenztaktsignal,das an die gebrochen-N-PLL-Einheitweitergeleitet werden soll, durch Multiplizieren der Frequenz des erstenReferenztaktsignals mit einem Multiplikationsfaktor durch einen Frequenzmultiplikator.InIn another embodiment, a method for operating aWLAN communication device provided,generating a synthesizer signal used to modulate a transmission signaland / or demodulating a received signal is suitable, byincludes a wireless frequency synthesizer. The step of creatingof the synthesizer signal comprises generating a first reference clock signalby operation of a reference oscillator. Furthermore, the step includesgenerating the synthesizer signal, receiving a second oneReference clock signal and converting the second reference clock signalinto the synthesizer signal through a fractional-N PLL unit. moreoverThe step of generating the synthesizer signal comprises convertingthe first reference clock signal into the second reference clock signal,that to the broken-N PLL unitshould be forwarded by multiplying the frequency of the firstReference clock signal with a multiplication factor by a frequency multiplier.
    [0024] DiebeigefügtenZeichnungen sind in die Beschreibung eingefügt und bilden einen Teil derselben zumZwecke der Erläuterungder Prinzipien der Erfindung. Die Zeichnungen sind nicht als dieErfindung nur auf die verdeutlichten und beschriebenen Beispiele,wie die Erfindung gemacht und verwendet werden kann, beschränkend zuverstehen. Weitere Merkmale und Vorteile werden aus der folgendenund genaueren Beschreibung der Erfindung ersichtlich werden, wiein den beigefügtenZeichnungen verdeutlicht, in denen:TheattachedDrawings are incorporated in and constitute a part of the specificationPurposes of explanationthe principles of the invention. The drawings are not as theInvention only to the illustrated and described examples,how the invention can be made and used is limitingunderstand. Other features and benefits are out of the followingand a more detailed description of the invention will be apparent asin the attachedDrawings illustrating where:
    [0025] 1 einBlockdiagramm ist, das die Komponenten eines Frequenzsynthesizersentsprechend dem Stand der Technik verdeutlicht; 1 is a block diagram illustrating the components of a frequency synthesizer according to the prior art;
    [0026] 2 einBlockdiagramm ist, das die Komponenten eines Frequenzsynthesizersentsprechend einer Ausgestaltung verdeutlicht; 2 is a block diagram illustrating the components of a frequency synthesizer according to an embodiment;
    [0027] 3 einBlockdiagramm ist, das die Komponenten des Frequenzmultiplikatorsinnerhalb des Frequenzsynthesizers der 2 entsprechendeiner Ausgestaltung verdeutlicht; 3 is a block diagram showing the components of the frequency multiplier within the frequency synthesizer of the 2 illustrated according to an embodiment;
    [0028] 4 einBlockdiagramm ist, das die Komponenten des Frequenzmultiplikatorsinnerhalb des Frequenzsynthesizers der 2 entsprechendeiner weiteren Ausgestaltung verdeutlicht; und 4 is a block diagram showing the components of the frequency multiplier within the frequency synthesizer of the 2 illustrated according to a further embodiment; and
    [0029] 5 einBlockdiagramm ist, das die Komponenten des Frequenzmultiplikatorsinnerhalb des Frequenzsynthesizers der 2 entsprechendeiner weiteren Ausgestaltung verdeutlicht. 5 is a block diagram showing the components of the frequency multiplier within the frequency synthesizer of the 2 illustrated according to a further embodiment.
    [0030] Dieverdeutlichenden Ausgestaltungen der vorliegenden Erfindung werdenunter Bezugnahme auf die Zeichnungen beschrieben werden, in denen gleicheElemente und Strukturen durch gleiche Bezugszeichen angegeben sind.Theillustrative embodiments of the present inventionare described with reference to the drawings in which the sameElements and structures are indicated by the same reference numerals.
    [0031] NunBezug nehmend auf 2 ist ein Frequenzsynthesizerentsprechend einer Ausgestaltung gezeigt. Der Frequenzsynthesizerumfasst einen Referenzoszillator 110, einen Frequenzmultiplikator 210 undeine gebrochen-N-PLL-Einheit 120. Der Referenzoszillator 110 gibtein erstes Referenztaktsignal bei einer ersten ReferenzfrequenzfREF aus. Das erste Referenztaktsignal wirddem Frequenzmultiplikator 210 bereitgestellt, welcher daserste Referenztaktsignal in ein zweites Referenztaktsignal konvertiert,indem er die Frequenz des ersten Referenztaktsignals mit einem Multiplikationsfaktormultipliziert. Das resultierende zweite Referenztaktsignal bei einerzweiten Referenzfrequenz f'REF wird an die gebrochen-N-PLL-Einheit 120 weitergeleitet.Die gebrochen-N-PLL-Einheit 120 konvertiert das zweiteReferenztaktsignal in ein Ausgabesignal bei einer AusgabefrequenzfAUS.Now referring to 2 a frequency synthesizer according to an embodiment is shown. The frequency synthesizer includes a reference oscillator 110 , a frequency multiplier 210 and a fractional-N PLL unit 120 , The reference oscillator 110 outputs a first reference clock signal at a first reference frequency f REF . The first reference clock signal becomes the frequency multiplier 210 which converts the first reference clock signal into a second reference clock signal by multiplying the frequency of the first reference clock signal by a multiplication factor. The resulting second reference clock signal at a two The reference frequency f ' REF is applied to the fractional-N PLL unit 120 forwarded. The broken-N PLL unit 120 converts the second reference clock signal into an output signal at an output frequency f OUT .
    [0032] Entsprechendder vorliegenden Ausgestaltung ist der Referenzoszillator 110 einQuarzoszillator. Insbesondere kann der Referenzoszillator 110 einungesteuerter Quarzoszillator sein. In anderen Ausgestaltungen kannder Referenzoszillator 110 ein gesteuerter Quarzoszillator,z. B. ein spannungsgesteuerter Quarzoszillator, ein temperaturgesteuerter Quarzoszillatoroder ein ofengesteuerter Quarzoszillator sein. Andere Oszillatortypenkönnenebenso für denReferenzoszillator 110 benutzt werden.According to the present embodiment, the reference oscillator 110 a quartz oscillator. In particular, the reference oscillator 110 be an uncontrolled quartz oscillator. In other embodiments, the reference oscillator 110 a controlled quartz oscillator, e.g. Example, a voltage-controlled crystal oscillator, a temperature-controlled quartz oscillator or an oven-controlled quartz oscillator. Other types of oscillators can also be used for the reference oscillator 110 to be used.
    [0033] Diegebrochen-N-PLL-Einheit 120 kann den PFD-Detektor 130,die Ladungspumpe 140, den Schleifenfilter 150,den VCO-Oszillator 160, den Frequenzteiler 170 undden Controller 180 umfassen, die oben mit Bezug auf 1 beschriebenwurden. Anstelle des PFD-Detektors 130 kann die gebrochen-N-PLL-Einheit 120 einenPhasendetektor oder jeden anderen Typ von Komparator enthalten,der zum Durchführeneiner Phasenarretierung geeignet ist. Zusätzlich kann die gebrochen-N-PLL-Einheit 120 weitereKomponenten, wie z. B. eine Selbstkalibrierungsschaltung, Komponentenzum Bestimmen des Betriebsmodus der gebrochen-N-PLL-Einheit 120 oderKomponenten zum Optimieren der Betriebsparameter der gebrochen-N-PLL-Einheit 120,enthalten.The broken-N PLL unit 120 can be the PFD detector 130 , the charge pump 140 , the loop filter 150 , the VCO oscillator 160 , the frequency divider 170 and the controller 180 include, with reference to above 1 have been described. Instead of the PFD detector 130 can the broken-n PLL unit 120 include a phase detector or any other type of comparator suitable for performing a phase lock. In addition, the broken-N PLL unit 120 other components, such as. A self-calibration circuit, components for determining the operating mode of the fractional-N PLL unit 120 or components for optimizing the operating parameters of the fractional-N PLL unit 120 , contain.
    [0034] DerFrequenzmultiplikator 120 kann die erste ReferenzfrequenzfREF verdoppeln oder die erste ReferenzfrequenzfREF mit einem ganzzahligen Multiplikationsfaktormultiplizieren. In weiteren Ausgestaltungen kann es der Frequenzmultiplikator 210 auch erlauben,die erste Referenzfrequenz fREF mit einem gebrochenzahligenMultiplikationsfaktor zu multiplizieren.The frequency multiplier 120 can double the first reference frequency f REF or multiply the first reference frequency f REF by an integer multiplication factor. In further embodiments, it may be the frequency multiplier 210 also allow the first reference frequency f REF to be multiplied by a fractional multiplication factor.
    [0035] Dieerste Referenzfrequenz fRE F kannmit einem festgesetzten Multiplikationsfaktor durch den Frequenzmultiplikator 210 multipliziertwerden. Alternativ kann der Multiplikationsfaktor, der von dem Frequenzmultiplikator 210 verwendetwird, auswählbar sein.In einer solchen Ausgestaltung kann der Frequenzsynthesizer weiterhineinen Multiplikationscontroller zum Auswählen des Multiplikationsfaktorsumfassen.The first reference frequency f RE F can with a fixed multiplication factor by the frequency multiplier 210 be multiplied. Alternatively, the multiplication factor used by the frequency multiplier 210 used to be selectable. In such an embodiment, the frequency synthesizer may further comprise a multiplication controller for selecting the multiplication factor.
    [0036] Wieoben erörtert,kann der Schleifenfilter 150 eine Schleifenfilterbandbreitehaben, die schmaler als 1% der Referenzfrequenz ist, die an diegebrochen-N-PLL-Einheit 120 angelegt wird, um ausreichendeNebenschwingungsunterdrückungzu erreichen. Da die zweite Referenzfrequenz f'REF welche dergebrochen-N-PLL-Einheit 120 entsprechend der vorliegendenAusgestaltung bereitgestellt wird, größer als die erste ReferenzfrequenzfREF sein kann, können weitere Schleifenbandbreitenangewandt werden als in konventionellen Systemen, in denen das ersteReferenztaktsignal der gebrochen-N-PLL-Einheit 120 direktvom Referenzoszillator 110 bereitgestellt wird. Daher können sowohlbessere Nebenschwingungsunterdrückung,als auch kürzereEinschwingzeiten als in WLAN-Kommunikationsgeräten des Standes der Technikohne die Notwendigkeit eines Hochfrequenzquarzoszillators erreichtwerden, indem eine Schleifenfilterbandbreite weiter als 1% der erstenReferenzfrequenz fREF aber schmaler als1% der zweiten Referenzfrequenz f'REF, gewählt wird.As discussed above, the loop filter 150 have a loop filter bandwidth narrower than 1% of the reference frequency applied to the fractional-N PLL unit 120 is applied in order to achieve sufficient Nebenschwingungsunterdrückung. Since the second reference frequency f ' REF which is the fractional-N PLL unit 120 according to the present embodiment, may be greater than the first reference frequency f REF , further loop bandwidths may be applied than in conventional systems in which the first reference clock signal of the fractional-N PLL unit 120 directly from the reference oscillator 110 provided. Therefore, both better side-slip suppression and shorter settling times than in prior art WLAN communication devices can be achieved without the need for a high-frequency crystal oscillator by providing a loop filter bandwidth greater than 1% of the first reference frequency f REF but less than 1% of the second reference frequency f ' REF , is elected.
    [0037] In 3 sinddie Komponenten des Frequenzmultiplikators 210 entsprechendeiner Ausgestaltung gezeigt. In dieser Ausgestaltung umfasst der Frequenzmultiplikator 210 einenMischer 310. Das erste Referenztaktsignal bei der erstenReferenzfrequenz fREF, das dem Frequenzmultiplikator 210 bereitgestelltwird und das z. B. ein Sinussignal sein kann, kann aufgespaltenund durch den Mischer 310 selbstgemischt werden, um daszweite Referenztaktsignal bei der zweiten Referenzfrequenz f'REF zuerzeugen.In 3 are the components of the frequency multiplier 210 shown according to an embodiment. In this embodiment, the frequency multiplier includes 210 a mixer 310 , The first reference clock signal at the first reference frequency f REF , the frequency multiplier 210 is provided and the z. B. may be a sinusoidal signal can split and through the mixer 310 are self- mixed to generate the second reference clock signal at the second reference frequency f ' REF .
    [0038] Indieser Ausgestaltung ist die zweite Referenzfrequenz f'REF dasdoppelte der ersten Referenzfrequenz fREF.In weiteren Ausgestaltungen kann der Frequenzmultiplikator 210 eineVielzahl von seriell angeordneten Mischern 310 enthalten.Indem das Ausgabesignal jedes Mischers 310 aufgespaltenund durch den folgenden Mischer 310 selbstgemischt wird,kann ein Multiplikationfaktor von 2n erreichtwerden, wobei n die Anzahl von Mischern 310 innerhalb desFrequenzmultiplikators 210 ist. Durch andere Mischeranordnungenkönnenauch andere Multiplikationsfaktoren realisiert werden.In this embodiment, the second reference frequency f ' REF is twice the first reference frequency f REF . In further embodiments, the frequency multiplier 210 a plurality of serially arranged mixers 310 contain. By the output signal of each mixer 310 split and by the next mixer 310 a multiplication factor of 2 n can be achieved, where n is the number of mixers 310 within the frequency multiplier 210 is. By other mixer arrangements, other multiplication factors can be realized.
    [0039] Nun übergehendzu 4 sind die Komponenten des Frequenzmultiplikators 210 entsprechendeiner weiteren Ausgestaltung gezeigt. In dieser Ausgestaltung umfasstder Frequenzmultiplikator 210 ein nichtlineares Element 410 undeinen Filter 420. Der Referenzoszillator 110 kanndas erste Referenztaktsignal bei der ersten Referenzfrequenz fREF dem nichtlinearen Element 410 bereitstellen.Wenn das erste Referenztaktsignal durch das nichtlineare Element 410 geleitetwird, kann das nichtlineare Element 410 Töne bei Oberschwingungendes Originalsignals, d. h. bei ganzzahligen Vielfachen der ersten ReferenzfrequenzfREF, erzeugen. Als nichtlineares Element 410 können z.B. eine Diode, ein Transistor oder ein Varaktor benutzt werden.Now over to 4 are the components of the frequency multiplier 210 shown according to another embodiment. In this embodiment, the frequency multiplier includes 210 a nonlinear element 410 and a filter 420 , The reference oscillator 110 For example, the first reference clock signal at the first reference frequency f REF may be the nonlinear element 410 provide. When the first reference clock signal through the non-linear element 410 is passed, the nonlinear element 410 Sounds at harmonics of the original signal, ie at integer multiples of the first reference frequency f REF , generate. As a nonlinear element 410 can z. As a diode, a transistor or a varactor can be used.
    [0040] Dasoberschwingungsreiche Signal, das durch das nichtlineare Element 410 hervorgebracht wurde,kann zum Auswähleneiner seiner Oberschwingungskomponenten als das zweite Referenztaktsignaldurch den Filter 420 geleitet werden. Entsprechend dervorliegenden Erfindung ist der Filter 420 ein Bandfilter,der die ungewünschtenOberschwingungskomponenten des Signals, das durch das nichtlineareElement 410 hervorgebracht wurde, abschwächt. Jedochkönnenandere Filtertypen und/oder mehr als ein Filter zum Filtern desOberschwingungssignals benutzt werden.The harmonic-rich signal generated by the nonlinear element 410 can be selected to select one of his upper vibration components as the second reference clock signal through the filter 420 be directed. According to the present invention, the filter 420 a bandpass filter that detects the unwanted harmonic components of the signal passing through the non-linear element 410 was produced, weakens. However, other types of filters and / or more than one filter may be used to filter the harmonic signal.
    [0041] 5 verdeutlichtdie Komponenten des Frequenzmultiplikators 210 entsprechendeiner weiteren Ausgestaltung. In dieser Ausgestaltung umfasst derFrequenzmulti plikator 210 eine DLL-(Delay-Locked Loop,verzögerungsarretierteSchleife) Einheit 510 zum Konvertieren des ersten Referenztaktsignalsbei der ersten Referenzfrequenz fREF in daszweite Referenztaktsignal bei der zweiten Referenzfrequenz f'REF. 5 illustrates the components of the frequency multiplier 210 according to a further embodiment. In this embodiment, the frequency multiplier includes 210 a DLL (delay-locked loop) unit 510 for converting the first reference clock signal at the first reference frequency f REF into the second reference clock signal at the second reference frequency f ' REF .
    [0042] DieDLL-Einheit 510 kann eine VCDL-(Voltage Controlled DelayLine, spannungsgesteuerte Verzögerungsreihe)Einheit 520, einen Feedback-Schaltkreis 540 undeinen Kantenkombinierer 550 umfassen. Das erste Referenztaktsignalkann an einer Vielzahl von seriell angeordneten Verzögerungselementen 530 zugeführt werden.Vor jedem der Verzögerungselemente 530 kannein Teil des Signals abgespalten und dem Kantenkombinierer 550 bereitgestelltwerden. Der Kantenkombinierer 550 kann diese Signale kombinieren,um das zweite Referenztaktsignal bei der zweiten Referenzfrequenz f'REF zuerzeugen.The DLL unit 510 can be a VCDL (Voltage Controlled Delay Line, Voltage Controlled Delay Series) unit 520 , a feedback circuit 540 and an edge combiner 550 include. The first reference clock signal may be connected to a plurality of serially arranged delay elements 530 be supplied. In front of each of the delay elements 530 a part of the signal can be split off and the edge combiner 550 to be provided. The edge combiner 550 may combine these signals to generate the second reference clock signal at the second reference frequency f ' REF .
    [0043] EinTeil des ersten Referenztaktsignals kann abgespalten und dem Feedback-Schaltkreis 540 bereitgestelltwerden. Auch das Signal, das das letzte Verzögerungselement 530 derVCDL-Einheit 520 verlässt,kann dem Feedback-Schaltkreis 540 zugeführt werden. Der Feedback-Schaltkreis 540 kann dasSignal, das von dem letzten Verzögerungselement 530 derVCDL-Einheit 520 kommt, mit dem ersten Referenztaktsignalvergleichen und das Signal von dem letzten Verzögerungselement 530 inPhase und Frequenz mit dem ersten Referenztaktsignal synchronisieren,indem er eine Steuerungsspannung an die Verzögerungselemente 530 derVCDL-Einheit 520 anlegt. Zu diesem Zweck kann der Feedback-Schaltkreis 540 einenPhasendetektor oder PFD-Detektor 130, eine Ladungspumpe 140 undeinen Schleifenfilter 550 umfassen, die oben mit Bezug auf 1 beschriebenwurden.A part of the first reference clock signal can be split off and the feedback circuit 540 to be provided. Also the signal that is the last delay element 530 the VCDL unit 520 leaves, can the feedback circuit 540 be supplied. The feedback circuit 540 may be the signal coming from the last delay element 530 the VCDL unit 520 comes compare to the first reference clock signal and the signal from the last delay element 530 in phase and frequency synchronize with the first reference clock signal by applying a control voltage to the delay elements 530 the VCDL unit 520 invests. For this purpose, the feedback circuit 540 a phase detector or PFD detector 130 , a charge pump 140 and a loop filter 550 include, with reference to above 1 have been described.
    [0044] Wieaus der obigen Beschreibung von Ausgestaltungen ersichtlich, wirdein gebrochen-N-Synthesizer mit hoher Referenzfrequenz bereitgestellt. Gebrochen-N-Synthesizer sindder einzige Ansatz, um feine Frequenzauflösung zu erhalten. Nebenschwingungsunterdrückung kanndurch einen Schleifenfilter erreicht werden, der eine Schleifenfilterbandbreiteschmaler als 1% der ersten Referenzfrequenz fREF hat.Das kann zu langen Einschwingzeiten in konventionellen Ansätzen führen.As can be seen from the above description of embodiments, a high reference frequency, broken-N synthesizer is provided. Broken-N synthesizers are the only approach to get fine frequency resolution. Secondary vibration suppression can be achieved by a loop filter having a loop filter bandwidth narrower than 1% of the first reference frequency f REF . This can lead to long settling times in conventional approaches.
    [0045] SchnellesEinschwingen und feine Frequenzauflösung können nur mit hohen Referenzfrequenzenmöglichsein. Daher kann der Frequenzmultiplikator 210 zwischenden Quarzreferenzoszillator 110 und die gebrochen-N-PLL-Einheit 120 platziertwerden.Fast settling and fine frequency resolution can only be possible with high reference frequencies. Therefore, the frequency multiplier 210 between the quartz reference oscillator 110 and the broken-N PLL unit 120 to be placed.
    [0046] Diebeschriebenen Ausgestaltungen können denVorteil eines schnelleren Einschwingprozesses der gebrochen-N-PLL-Einheit 120 bereitstellen. Wennderselbe Schleifenfilter 150 benutzt wird, wie wenn daserste Referenztaktsignal bei der ersten Referenzfrequenz fREF direkt der gebrochen-N-PLL-Einheit 120 zugeführt würde, können dieerörtertenAusgestaltungen bessere Nebenschwingungssignalunterdrückung erlauben:da die Schleifenfilterbandbreite schmaler als 1% der ersten ReferenzfrequenzfREF ist, ist sie viel schmaler als diezweite Referenzfrequenz f'REF- Zusätzlichkönnendiese Vorteile erreicht werden, indem ein billiger Quarzoszillatorals Referenzoszillator 110 benutzt wird, ohne die Notwendigkeitvon teuren, leistungskonsumierenden und weniger genauen Hochfrequenzquarzoszillatoren 110.The described embodiments may have the advantage of a faster transient process of the fractional-N PLL unit 120 provide. If the same loop filter 150 is used as if the first reference clock signal at the first reference frequency f REF directly to the fractional-N PLL unit 120 Since the loop filter bandwidth is narrower than 1% of the first reference frequency f REF , it is much narrower than the second reference frequency f ' REF . In addition, these advantages can be achieved by using a cheap quartz oscillator as the reference oscillator 110 without the need for expensive, power consuming and less accurate high frequency crystal oscillators 110 ,
    [0047] Daherkönnendie Ausgestaltungen nicht nur die Nebenschwingungsunterdrückung, dasSignal-zu-Rausch-Verhältnis,die Effizienz und Betriebsgeschwindigkeit von WLAN-Kommunikationsgeräten verbessern,sondern auch ihren Leistungsverbrauch einsparen, Fertigungskostenreduzieren und Genauigkeit/Präzisionund Verlässlichkeitverbessern.Thereforecanthe configurations not only the minor vibration suppression, theSignal-to-noise ratio,improve the efficiency and speed of operation of WLAN communication devices,but also save their power consumption, manufacturing costsreduce and accuracy / precisionand reliabilityimprove.
    [0048] Während dieErfindung unter Bezugnahme auf die physikalischen Ausgestaltungen,die in Übereinstimmungdamit konstruiert worden sind, beschrieben worden ist, wird Fachleutenersichtlich sein, dass zahlreiche Modifikationen, Variationen und Verbesserungender vorliegenden Erfindung im Lichte der obigen Lehren und innerhalbdes Umfangs der beigefügtenAnsprüchegemacht werden können, ohnevom Umfang der Erfindung abzuweichen. Zusätzlich sind solche Bereiche,in denen davon ausgegangen wird, dass sich Fachleute auskennen,hier nicht beschrieben worden, um die hier beschriebene Erfindungnicht unnötigzu verschleiern. Es ist dem gemäß zu verstehen,dass die Erfindung nicht durch die spezifisch verdeutlichenden Ausgestaltungen, sondernnur durch den Umfang der beigefügtenAnsprüchebeschränktwird.While theInvention with reference to the physical embodiments,in agreementhave been described, will become professionalsIt can be seen that numerous modifications, variations and improvementsof the present invention in light of the above teachings and withinthe scope of the attachedclaimscan be done withoutto deviate from the scope of the invention. In addition, such areasin which it is assumed that professionals knownot described herein to the invention described hereinnot unnecessaryto disguise. It is to be understood accordinglythat the invention is not by the specific clarifying embodiments, butonly by the scope of the attachedclaimslimitedbecomes.
    权利要求:
    Claims (37)
    [1]
    WLAN-(Wireless Local Area Network, drahtloseslokales Netz) Kommunikationsgerät,umfassend einen WLAN-Frequenzsynthesizer, der zum Erzeugen einesSynthesizersignals gestaltet ist, das zum Modulieren eines Übertragungssignalsund/oder Demodulieren eines Empfangssignals geeignet ist, wobeider WLAN-Frequenzsynthesizer umfasst: einen Referenzoszillator(110), gestaltet zum Erzeugen eines ersten Referenztaktsignals; einegebrochen-N-PLL-(Phase-Locked Loop, phasenarretierte Schleife) Einheit(120), gestaltet zum Empfangen eines zweiten Referenztaktsignalsund zum Konvertieren des zweiten Referenztaktsignals in das Synthesizersignal;und einen Frequenzmultiplikator (210), gestaltet zum Empfangendes ersten Referenztaktsignals und zum Konvertieren des ersten Referenztaktsignalsin das zweite Referenztaktsignal, das an die gebrochen-N-PLL-Einheitweitergeleitet werden soll, indem er die Frequenz des ersten Referenztaktsignalsmit einem Multiplikationsfaktor multipliziert.A WLAN (Wireless Local Area Network) communication device comprising a WLAN frequency synthesizer configured to generate a synthesizer signal that is used for generating Modulating a transmission signal and / or demodulating a received signal is suitable, wherein the WLAN frequency synthesizer comprises: a reference oscillator ( 110 ) configured to generate a first reference clock signal; a broken-N PLL (phase-locked loop) unit ( 120 ) configured to receive a second reference clock signal and to convert the second reference clock signal into the synthesizer signal; and a frequency multiplier ( 210 ) configured to receive the first reference clock signal and to convert the first reference clock signal into the second reference clock signal to be forwarded to the fractional-N PLL unit by multiplying the frequency of the first reference clock signal by a multiplication factor.
    [2]
    WLAN-Kommunikationsgerät nach Anspruch 1, wobei derFrequenzmultiplikator eine DLL-(Delay-Locked Loop, verzögerungsarretierteSchleife) Einheit (510) umfasst, die zum Multiplizierender Frequenz des ersten Referenztaktsignals mit dem Multiplikationsfaktorgestaltet ist.A WLAN communication device according to claim 1, wherein the frequency multiplier comprises a DLL (delay-locked loop) unit ( 510 ) designed to multiply the frequency of the first reference clock signal by the multiplication factor.
    [3]
    WLAN-Kommunikationsgerät nach Anspruch 1, wobei derFrequenzmultiplikator einen Mischer (310) umfasst, derzum Selbstmischen des ersten Referenztaktsignals gestaltet ist.WLAN communication device according to claim 1, wherein the frequency multiplier comprises a mixer ( 310 ) designed to self-mix the first reference clock signal.
    [4]
    WLAN-Kommunikationsgerät nach Anspruch 1, wobei derFrequenzmischer einen Oberschwingungsgenerator (410) umfasst,der zum Konvertieren des ersten Referenztaktsignals in ein Oberschwingungssignalgestaltet ist, das mindestens eine Komponente bei einer Frequenzeines ganzzahligen Vielfachen der Frequenz des ersten Referenztaktsignals umfasst.WLAN communication device according to claim 1, wherein the frequency mixer comprises a harmonic generator ( 410 ) configured to convert the first reference clock signal into a harmonic signal comprising at least one component at a frequency of an integer multiple of the frequency of the first reference clock signal.
    [5]
    WLAN-Kommunikationsgerät nach Anspruch 4, wobei derFrequenzmultiplikator weiterhin einen Filter (420) umfasst,der zum Auswähleneiner, der mindestens einen Komponente des Oberschwingungssignalsals das zweite Referenztaktsignal gestaltet ist.WLAN communication device according to claim 4, wherein the frequency multiplier further comprises a filter ( 420 ) configured to select one of the at least one component of the harmonic signal as the second reference clock signal.
    [6]
    WLAN-Kommunikationsgerät nach einem der Ansprüche 1 bis5, wobei der Frequenzmultiplikator weiterhin zum Multiplizierender Frequenz des ersten Referenztaktsignals mit einer ganzen Zahlgestaltet ist.WLAN communication device according to one of claims 1 to5, wherein the frequency multiplier continues to multiplythe frequency of the first reference clock signal with an integeris designed.
    [7]
    WLAN-Kommunikationsgerät nach einem der Ansprüche 1 bis6, wobei der Frequenzmultiplikator weiterhin zum Verdoppeln derFrequenz des ersten Referenztaktsignals gestaltet ist.WLAN communication device according to one of claims 1 to6, wherein the frequency multiplier continues to double theFrequency of the first reference clock signal is designed.
    [8]
    WLAN-Kommunikationsgerät nach einem der Ansprüche 1 bis7, wobei der Referenzoszillator einen Quarzoszillator umfasst.WLAN communication device according to one of claims 1 to7, wherein the reference oscillator comprises a quartz oscillator.
    [9]
    WLAN-Kommunikationsgerät nach Anspruch 8, wobei derQuarzoszillator ein ungesteuerter Quarzoszillator ist.WLAN communication device according to claim 8, wherein theQuartz oscillator is an uncontrolled quartz oscillator.
    [10]
    WLAN-Kommunikationsgerät nach einem der Ansprüche 1 bis9, wobei die gebrochen-N-PLL-Einheit einen VCO-(Voltage ControlledOscillator, spannungsgesteuerten Oszillator) Oszillator (160)umfasst, der zum Ausgeben des Synthesizersignals gestaltet ist.WLAN communication device according to one of claims 1 to 9, wherein the fractional-N PLL unit comprises a VCO (Voltage Controlled Oscillator) oscillator ( 160 ) designed to output the synthesizer signal.
    [11]
    WLAN-Kommunikationsgerät nach Anspruch 10, wobei diegebrochen-N-PLL-Einheitweiterhin einen Schleifenfilter (150) umfasst, der zumErzeugen einer Steuerungsspannung zum Steuern des Betriebs des VCO-Oszillatorsgestaltet ist.A WLAN communication device according to claim 10, wherein said fractional-N PLL unit further comprises a loop filter ( 150 ) configured to generate a control voltage for controlling the operation of the VCO oscillator.
    [12]
    WLAN-Kommunikationsgerät nach Anspruch 11, wobei derSchleifenfilter weiterhin zum Betrieb bei einer Schleifenfilterbandbreitegestaltet ist, die schmaler als oder gleich einem Prozent der Frequenz desersten Referenztaktsignals ist.WLAN communication device according to claim 11, wherein theLoop filter continues to operate on a loop filter bandwidthis designed to be narrower than or equal to one percent of the frequency of thefirst reference clock signal.
    [13]
    WLAN-Kommunikationsgerät nach Anspruch 11, wobei derSchleifenfilter zum Betrieb bei einer Schleifenfilterbandbreitegestaltet ist, die schmaler als oder gleich einem Prozent der Frequenzdes zweiten Referenztaktsignals ist.WLAN communication device according to claim 11, wherein theLoop filter for operation with a loop filter bandwidthis designed to be narrower than or equal to one percent of the frequencyof the second reference clock signal.
    [14]
    WLAN-Kommunikationsgerät nach einem der Ansprüche 11 bis13, wobei die gebrochen-N-PLL-Einheit weiterhin einen Frequenzteiler (170)umfasst, der zum Konvertieren des Synthesizersignals in ein Teilersignalgestaltet ist, indem er die Frequenz des Synthesizersignals durcheinen Divisionsfaktor teilt.WLAN communication device according to one of claims 11 to 13, wherein the fractional-N PLL unit further comprises a frequency divider ( 170 ) designed to convert the synthesizer signal into a divider signal by dividing the frequency of the synthesizer signal by a division factor.
    [15]
    WLAN-Kommunikationsgerät nach Anspruch 14, wobei diegebrochen-N-PLL-Einheitweiterhin einen Controller (180) umfasst, der zum Spezifizieren desDivisionsfaktors gestaltet ist.A WLAN communication device according to claim 14, wherein the fractional-N PLL unit further comprises a controller ( 180 ) designed to specify the division factor.
    [16]
    WLAN-Kommunikationsgerät nach Anspruch 14 oder 15,wobei die gebrochen-N-PLL-Einheit weiterhin einen Komparator (130)umfasst, der zum Vergleichen des Teilersignals mit dem zweiten Referenztaktsignalund zum Erzeugen eines Fehlersignals, das kennzeichnend für die Differenzzwischen dem Teilersignal und dem zweiten Referenztaktsignal ist, gestaltetist.WLAN communication device according to claim 14 or 15, wherein the fractional-N PLL unit further comprises a comparator ( 130 ) configured to compare the divider signal with the second reference clock signal and generate an error signal indicative of the difference between the divider signal and the second reference clock signal.
    [17]
    WLAN-Kommunikationsgerät nach Anspruch 16, wobei diegebrochen-N-PLL-Einheitweiterhin eine Ladungspumpe 140 umfasst, die zum Bereitstelleneines Ladungspulses, der kennzeichnend für das Fehlersignal ist, anden Schleifenfilter gestaltet ist.The WLAN communication device of claim 16, wherein the fractional-N PLL unit further comprises a charge pump 140 which is designed to provide a charge pulse indicative of the error signal to the loop filter.
    [18]
    WLAN-Kommunikationsgerät nach Anspruch 17, wobei derSchleifenfilter weiterhin zum Erzeugen der Steuerungsspannung basierendauf dem Ladungspuls, der von der Ladungspumpe bereitgestellt wird,gestaltet ist.The WLAN communication device of claim 17, wherein the loop filter further comprises generating the control voltage based on the La training pulse, which is provided by the charge pump is designed.
    [19]
    Integrierter Schaltkreischip, der einen WLAN- (WirelessLocal Area Network, drahtloses lokales Netz) Frequenzsynthesizerschaltkreiszum Erzeugen eines Synthesizersignals, das zum Modulieren eines Übertragungssignalsund/oder Demodulieren eines Empfangssignals geeignet ist, umfasst,wobei der WLAN-Frequenzsynthesizerschaltkreis umfasst: einenReferenzoszillatorschaltkreis (110) zum Erzeugen einesersten Referenztaktsignals; einen gebrochen-N-PLL-(Phase-LockedLoop, phasenarretierte Schleife) Schaltkreis (120) zumEmpfangen eines zweiten Referenztaktsignals und zum Konvertierendes zweiten Referenztaktsignals in das Synthesizersignal; und einenFrequenzmultiplikatorschaltkreis (210) zum Empfangen desersten Referenztaktsignals und zum Konvertieren des ersten Referenztaktsignalsin das zweite Referenztaktsignal, das an den gebrochen-N-PLL-Schaltkreisweitergeleitet werden soll, indem er die Frequenz des ersten Referenztaktsignalsmit einem Multiplikationsfaktor multipliziert.An integrated circuit chip comprising a WLAN (Wireless Local Area Network) frequency synthesizer circuit for generating a synthesizer signal suitable for modulating a transmission signal and / or demodulating a reception signal, the WLAN frequency synthesizer circuit comprising: a reference oscillator circuit ( 110 ) for generating a first reference clock signal; a broken-N PLL (phase-locked loop) circuit ( 120 ) for receiving a second reference clock signal and for converting the second reference clock signal into the synthesizer signal; and a frequency multiplier circuit ( 210 ) for receiving the first reference clock signal and for converting the first reference clock signal into the second reference clock signal to be forwarded to the fractional-N PLL circuit by multiplying the frequency of the first reference clock signal by a multiplication factor.
    [20]
    Integrierter Schaltkreischip nach Anspruch 19, wobeider Frequenzmultiplikatorschaltkreis einen DLL-(Delay-Locked Loop,verzögerungsarretierte Schleife)Schaltkreis (510) zum Multiplizieren der Frequenz des erstenReferenztaktsignals mit dem Multiplikationsfaktor umfasst.The integrated circuit chip of claim 19, wherein the frequency multiplier circuit comprises a DLL (delay-locked loop) circuit ( 510 ) for multiplying the frequency of the first reference clock signal by the multiplication factor.
    [21]
    Integrierter Schaltkreischip nach Anspruch 19, wobeider Frequenzmultiplikatorschaltkreis einen Mischerschaltkreis (310)zum Selbstmischen des ersten Referenztaktsignals umfasst.The integrated circuit chip of claim 19, wherein the frequency multiplier circuit comprises a mixer circuit ( 310 ) for self-mixing the first reference clock signal.
    [22]
    Integrierter Schaltkreischip nach Anspruch 19, wobeider Frequenzmultiplikatorschaltkreis einen Oberschwingungsgeneratorschaltkreis(410) zum Konvertieren des ersten Referenztaktsignals inein Oberschwingungssignal umfasst, das mindestens eine Komponentebei einer Frequenz eines ganzzahligen Vielfachen der Frequenz desersten Referenztaktsignals umfasst.The integrated circuit chip of claim 19, wherein the frequency multiplier circuit comprises a harmonic generator circuit (10). 410 ) for converting the first reference clock signal into a harmonic signal comprising at least one component at a frequency of an integer multiple of the frequency of the first reference clock signal.
    [23]
    Integrierter Schaltkreischip nach Anspruch 22, wobeider Frequenzmultiplikatorschaltkreis weiterhin einen Filterschaltkreis(420) zum Auswählen einerder mindestens einen Komponente des Oberschwingungssignals als daszweite Referenztaktsignal umfasst.The integrated circuit chip of claim 22, wherein the frequency multiplier circuit further comprises a filter circuit (12). 420 ) for selecting one of the at least one component of the harmonic signal as the second reference clock signal.
    [24]
    Integrierter Schaltkreischip nach einem der Ansprüche 19 bis23, wobei der Referenzoszillatorschaltkreis einen Quarztaktoszillatorschaltkreisumfasst.Integrated circuit chip according to one of claims 19 to23, wherein the reference oscillator circuit comprises a quartz clock oscillator circuitincludes.
    [25]
    Integrierter Schaltkreischip nach einem der Ansprüche 19 bis24, wobei der gebrochen-N-PLL-Schaltkreis einen VCO- (Voltage ControlledOscillator, spannungsgesteuerter Oszillator) Schaltkreis (160)zum Ausgeben des Synthesizersignals umfasst.An integrated circuit chip according to any one of claims 19 to 24, wherein the fractional-N PLL circuit comprises a VCO (Voltage Controlled Oscillator) circuit ( 160 ) for outputting the synthesizer signal.
    [26]
    Integrierter Schaltkreischip nach Anspruch 25, wobeider gebrochen-N-PLL-Schaltkreisweiterhin einen Schleifenfilterschaltkreis (150) zum Erzeugeneiner Steuerungsspannung zum Steuern des Betriebs des VCO-Schaltkreises umfasst.The integrated circuit chip of claim 25, wherein the fractional-N PLL circuit further comprises a loop filter circuit ( 150 ) for generating a control voltage for controlling the operation of the VCO circuit.
    [27]
    Integrierter Schaltkreischip nach Anspruch 26, wobeider Schleifenfilterschaltkreis zum Betrieb bei einer Schleifenfilterbandbreitegestaltet ist, die schmaler als oder gleich einem Prozent der Frequenz desersten Referenztaktsignals ist.An integrated circuit chip according to claim 26, whereinthe loop filter circuit for operation at a loop filter bandwidthis designed to be narrower than or equal to one percent of the frequency of thefirst reference clock signal.
    [28]
    Verfahren zum Betrieb eines WLAN- (Wireless LocalArea Network, drahtloses lokales Netz) Kommunikationsgerätes umfassendein Erzeugen eines Synthesizersignals, das zum Modulieren eines Übertragungssignalsund/oder Demodulieren eines Empfangssignals geeignet ist, durcheinen WLAN-Frequenzsynthesizer, wobei das Erzeugen des Synthesizersignalsumfasst: Erzeugen eines ersten Referenztaktsignals durch Betreibeneines Referenzoszillators (110); Empfangen eines zweitenReferenztaktsignals und Konvertieren des zweiten Referenztaktsignalsin das Synthesizersignal durch eine gebrochen-N-PLL- (Phase-Locked Loop, phasenarretierteSchleife) Einheit (120); und Konvertieren des erstenReferenztaktsignals in das zweite Referenztaktsignal, das an diegebrochen-N-PLL-Einheit weitergeleitet werden soll, durch Multiplizierender Frequenz des ersten Referenztaktsignals mit einem Multiplikationsfaktordurch einen Frequenzmultiplikator (210).A method of operating a WLAN (Wireless Local Area Network) communication device comprising generating a synthesizer signal suitable for modulating a transmission signal and / or demodulating a received signal by a WLAN frequency synthesizer, wherein generating the synthesizer signal comprises: Generating a first reference clock signal by operating a reference oscillator ( 110 ); Receiving a second reference clock signal and converting the second reference clock signal into the synthesizer signal through a fractional-N PLL (phase-locked loop) unit ( 120 ); and converting the first reference clock signal into the second reference clock signal to be forwarded to the fractional-N PLL unit by multiplying the frequency of the first reference clock signal by a multiplication factor by a frequency multiplier ( 210 ).
    [29]
    Verfahren nach Anspruch 28, wobei das Konvertierendes ersten Referenztaktsignals in das zweite Referenztaktsignaldurch den Frequenzmultiplikator ein Betreiben einer DLL- (Delay-LockedLoop, verzögerungsarretierteSchleife) Einheit (510) zum Multiplizieren der Frequenzdes ersten Referenztaktsignals mit dem Multiplikationsfaktor umfasst.The method of claim 28, wherein converting the first reference clock signal into the second reference clock signal by the frequency multiplier means operating a DLL (delay-locked loop) unit ( 510 ) for multiplying the frequency of the first reference clock signal by the multiplication factor.
    [30]
    Verfahren nach Anspruch 28, wobei das Konvertierendes ersten Referenztaktsignals in das zweite Referenztaktsignaldurch den Frequenzmultiplikator ein Selbstmischen des ersten Referenztaktsignals durcheinen Mischer (310) umfasst.The method of claim 28, wherein converting the first reference clock signal into the second reference clock signal by the frequency multiplier means self-mixing the first reference clock signal by a mixer. 310 ).
    [31]
    Verfahren nach Anspruch 28, wobei das Konvertierendes ersten Referenztaktsignals in das zweite Referenztaktsignaldurch den Frequenzmultiplikator ein Konvertieren des ersten Referenztaktsignals inein Oberschwingungssignal, das mindestens eine Komponente bei einerFrequenz eines ganzzahligen Vielfachen der Frequenz des ersten Referenztaktsignalsumfasst, durch einen Oberschwingungsgenerator (410) umfasst.The method of claim 28, wherein converting the first reference clock signal into the second reference clock signal by the frequency multiplier comprises converting the first reference clock signal into a harmonic signal, the at least one component at a frequency of an integer multiple of the frequency of the first reference clock nals by a harmonic generator ( 410 ).
    [32]
    Verfahren nach Anspruch 31, wobei das Konvertierendes ersten Referenztaktsignals in das zweite Referenztaktsignaldurch den Frequenzmultiplikator weiterhin ein Auswählen einerder mindestens einen Komponente des Oberschwingungssignals als daszweite Referenztaktsignal durch einen Filter (420) umfasst.The method of claim 31, wherein converting the first reference clock signal into the second reference clock signal by the frequency multiplier further comprises selecting one of the at least one component of the harmonic signal as the second reference clock signal through a filter. 420 ).
    [33]
    Verfahren nach einem der Ansprüche 28 bis 32, wobei das Erzeugendes ersten Referenztaktsignals durch Betreiben eines Referenzoszillatorsein Betreiben eines Quarzoszillators umfasst.The method of any one of claims 28 to 32, wherein said generatingof the first reference clock signal by operating a reference oscillatoroperating a quartz oscillator.
    [34]
    Verfahren nach einem der Ansprüche 28 bis 33, wobei das Konvertierendes zweiten Referenztaktsignals in das Synthesizersignal durch diegebrochen-N-PLL-Einheit ein Ausgeben des Synthesizersignals durcheinen VCO- (Voltage-Controlled Oscillator, spannungsgesteuertenOszillator) Oszillator (160) innerhalb der gebrochen-N-PLL-Einheitumfasst.A method according to any one of claims 28 to 33, wherein converting the second reference clock signal into the synthesizer signal by the fractional-N PLL unit outputs outputting the synthesizer signal by a VCO (Voltage Controlled Oscillator) oscillator (Voltage Controlled Oscillator). 160 ) within the fractional-N PLL unit.
    [35]
    Verfahren nach Anspruch 34, wobei das Konvertierendes zweiten Referenztaktsignals in das Synthesizersignal durch diegebrochen-N-PLL-Einheit weiterhin ein Erzeugen einer Steuerungsspannungdurch einen Schleifenfilter (150) innerhalb der gebrochen-N-PLL-Einheitzum Steuern des Betriebs des VCO-Oszillators umfasst.The method of claim 34, wherein converting the second reference clock signal into the synthesizer signal by the fractional-N PLL unit further comprises generating a control voltage through a loop filter. 150 ) within the fractional-N PLL unit for controlling the operation of the VCO oscillator.
    [36]
    Verfahren nach Anspruch 35, wobei das Erzeugen derSteuerungsspannung einen Betrieb des Schleifenfilters bei einerSchleifenfilterbandbreite schmaler als oder gleich einem Prozentder Frequenz des ersten Referenztaktsignals umfasst.The method of claim 35, wherein generating theControl voltage operation of the loop filter in aLoop filter bandwidth narrower than or equal to one percentthe frequency of the first reference clock signal comprises.
    [37]
    Verfahren nach einem der Ansprüche 28 bis 36, angepasst zumBetrieb des WLAN-Kommunikationsgerätes nach einem der Ansprüche 1 bis18.Method according to one of claims 28 to 36, adapted toOperation of the WLAN communication device according to one of claims 1 to18th
    类似技术:
    公开号 | 公开日 | 专利标题
    US6621356B2|2003-09-16|Phase-locked loop with short transient recovery duration and small interference signal component
    US5631587A|1997-05-20|Frequency synthesizer with adaptive loop bandwidth
    US4590602A|1986-05-20|Wide range clock recovery circuit
    US5266907A|1993-11-30|Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis
    US5034703A|1991-07-23|Frequency synthesizer
    DE60020742T2|2006-03-16|FREQUENCY DISTRIBUTION / MULTIPLICATION WITH MINIMIZATION OF THE JITTER
    DE10257185B3|2004-02-05|Phase locked loop with sigma-delta modulator
    DE69434994T2|2008-03-06|Clock generator with spectral dispersion and associated method
    US6980060B2|2005-12-27|Adaptive method and apparatus to control loop bandwidth of a phase lock loop
    DE60024393T2|2006-08-24|PLL circuit with reduced phase offset without increasing the operating voltage
    AT402247B|1997-03-25|BREAKAGE-N-SYNTHESIS WITH SEVERAL LOCKED STORAGE WORKS
    EP0644657B1|1999-08-25|Phasenregelschwingschaltung
    US7019571B2|2006-03-28|Frequency synthesizer for a wireless communication system
    Chenakin2007|Frequency synthesis: current solutions and new trends
    US6005443A|1999-12-21|Phase locked loop frequency synthesizer for multi-band application
    US6759838B2|2004-07-06|Phase-locked loop with dual-mode phase/frequency detection
    US6594330B1|2003-07-15|Phase-locked loop with digitally controlled, frequency-multiplying oscillator
    AT402246B|1997-03-25|BREAKAGE-N-SYNTHESIS WITH LOCKED STORAGE WORKS AND WITH REDUCTION OF THE RESIDUAL ERROR
    DE102006052873B4|2013-07-11|Filter circuitry
    KR20070009749A|2007-01-19|주파수 합성기의 적응 주파수 조정장치
    EP1434352B1|2008-08-27|Frequenzsynthesizer mit gebrochenem Teilverhältnis und kompensierter Verzögerung
    EP1304805B1|2006-06-28|Verfahren und Anordnung zur Reduzierung von Intermodulation in integrierten Transceivern
    US7701299B2|2010-04-20|Low phase noise PLL synthesizer
    US8026769B2|2011-09-27|Frequency-locked clock generator
    CN101682296B|2012-05-02|扩展频谱控制锁相环电路及其启动方法
    同族专利:
    公开号 | 公开日
    US20050245200A1|2005-11-03|
    US7295824B2|2007-11-13|
    DE102004021224B4|2006-11-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-11-24| OP8| Request for examination as to paragraph 44 patent law|
    2007-05-10| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004021224A|DE102004021224B4|2004-04-30|2004-04-30|Frequency multiplier pre-stage for N-phase locked loops|DE102004021224A| DE102004021224B4|2004-04-30|2004-04-30|Frequency multiplier pre-stage for N-phase locked loops|
    US10/964,865| US7295824B2|2004-04-30|2004-10-14|Frequency multiplier pre-stage for fractional-N phase-locked loops|
    [返回顶部]