• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ausführungsbeispieleder vorliegenden Erfindung stellen im allgemeinen Verfahren und Vorrichtungenzum Testen von Speichergerätenbereit, die normale Speicherelmente und redundante Speicherelementeaufweisen. Währendeiner Eingangstestprozedur werden normale Speicherelemente, dieals fehlerhaft befunden werden, durch redundante Speicherelementeersetzt. Währenddes Eingangstests könnenredundante Speicherelemente, die als fehlerhaft befunden werden, durchein Durchbrennen von zugeordneten Maskenschmelzstellen als fehlerhaftmarkiert werden. Währendeiner Ausgangstestprozedur könnendie Ergebnisse eines Testens eines normalen Speicherelements maskiertwerden (z. B. zu einem Bestehen-Ergebnis gezwungen werden), fallsdas normale Speicherelement durch ein redundantes Speicherelementersetzt wurde. Auf eine ähnliche Weisekönnendie Ergebnisse eines Testens eines redundanten Speicherelementsmaskiert werden, falls das redundante Speicherelement vorhergehendals fehlerhaft befunden wurde, wie es durch eine zugeordnete Markierungsschmelzstelleangegeben ist. Durch ein Maskieren der Testergebnisse für Speicherelemente(normal und redundant), die vorhergehend als fehlerhaft befundenwurden, können dieSpeicherelemente währendeines Eingangs- und eines Ausgangstestens auf die gleiche Weisegetestet werden.
    公开号:DE102004020875A1
    申请号:DE200410020875
    申请日:2004-04-28
    公开日:2004-12-09
    发明作者:Peter Beer；Jochen Hoffmann；Carsten Ohlhoff
    申请人:Infineon Technologies Richmond LP；
    IPC主号:G11C29-24
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich allgemein auf ein Speichertestenund insbesondere auf ein Maskieren der Ergebnisse eines Nach-Ersetzung-Testensvon Speicherelementen, die als fehlerhaft bekannt sind.
    [0002] Speicherchipswerden unter Verwendung von Technologien des Stands der Technikmit minimalen Merkmalsgrößen hergestellt,die auf den Speicherchips, wo immer es möglich ist, implementiert sind.Speicherchips sind entworfen, um die Speicherung einer großen Mengevon Informationen auf einem Chip zu ermöglichen (aktuell 512 Mbitsoder mehr bei einem DRAM-Chip (DRAM = Dynamic Random Access Memory)).Eine der Hauptdeterminanten der Kosten zum Herstellen von Speicherchipsist eine Waferausbeute, die als das Verhältnis von nichtfehlerhaftenChips gegenüberden gesamten auf einem gegebenen Wafer hergestellten Chips definiert ist.Je höherim allgemeinen die Integrationsdichte eines Speicherchips ist, destohöher istdie Wahrscheinlichkeit, daß eineoder mehrere Speicherzellen des Speicherchips fehlerhaft sein werden.Je höher somitdie Integrationsdichte der auf einem gegebenen Wafer hergestelltenChips ist, desto niedriger ist die Waferausbeute. Folglich ist esnotwendig, Defekte zu korrigieren, um eine Waferausbeute zu verbessern,besonders bei der Einführungvon Speicherchips mit hoher Dichte.
    [0003] Einwirksames Verfahren zum Korrigieren von Speicherzelldefekten ineinem Speichergerätbesteht darin, ein redundantes Speicherzellarray zusätzlich zudem normalen Speicherzellarray des Speichergeräts bereitzustellen. Das redundante Speicherzellarrayweist einen oder mehrere redundante Blöcke von Speicherzellen auf,die verwendet werden, um einen oder mehrere normale Blöcke von Speicherzellendes normalen Speicherzellarrays zu ersetzen, die fehlerhafte Speicherzellenenthalten, die währendeines Testens gefunden werden. Wenn ein normaler Block von Speicherzelleneine oder mehrere fehlerhafte Speicherzellen enthält, wirdder gesamte Block als fehlerhaft betrachtet und muß durcheinen nichtfehlerhaften redundanten Block ersetzt werden.
    [0004] Typischerweiseweist das redundante Speicherzellarray eine oder mehrere programmierbare Redundanzbestimmungseinheitenauf, die an demselben angebracht sind, eine für jeden redundanten Block.Währendeines Testens des Speicherchips ist, falls ein normaler Block desnormalen Speicherzellarrays als fehlerhaft befunden wird, die Redundanzbestimmungseinheitprogrammiert, einen nichtfehlerhaften redundanten Block auszuwählen, fallsdie Adresse des fehlerhaften normalen Blocks an das Speichergerät angelegtist.
    [0005] DieRedundanzbestimmungseinheit wird typischerweise durch ein Durchbrenneneiner oder mehrerer schmelzbarer Verbindungen, d. h. einer Adreßschmelzstelle,für jedenAdreßbiteingangdes Speichergerätsprogrammiert. Die AdreßschmelzstellenkönnenherkömmlicheSchmelzstellen sein, die ein externes Gerät, wie beispielsweise einenLaser, zu einem Durchbrennen erfordern. Alternativ können dieAdreßschmelzstellenelektrisch programmierbare Schmelzstellen sein und das Speichergerät kann eineinterne Schaltung zum Durchbrennen der Schmelzstellen umfassen.Dessenungeachtet werden die Adreßschmelzstellen der programmierbaren Redundanzbestimmungseinheitselektiv abhängig vonder Adresse des fehlerhaften normalen Blocks durchgebrannt, dieder zugeordnete redundante Block ersetzen soll. Zum Beispiel können dieAdreßschmelzstellenextern (z. B. durch einen Laser) oder intern selektiv durchgebranntwerden, wobei z. B. eine chipinterne Spannungs- oder Stromquelleund eine Mehrzahl von Auswahlschaltungen verwendet werden, um eindeutigeSchmelzstellen von existierenden Sätzen von Schmelzstellen basierendauf bestimmten Eingangskriterien (z. B. ein Satz von Adreßbits, Freigabebitsetc.) auszuwählen.
    [0006] Fallsein Speicherzugriff auf den fehlerhaften normalen Block eingeleitetwird (d. h. ein Redundanztreffer), wählt herkömmlicherweise die programmierteRedundanzbestimmungseinheit, die dem ersetzenden Block zugeordnetist, den ersetzenden redundanten Block aus und stoppt die Auswahldes fehlerhaften normalen Blocks, nachdem die Ersetzung freigegebenist (z. B. Nach-Fusing).
    [0007] Umordnungsgemäß hinsichtlichfehlerhafter Speicherzellen zu testen, ist ein Testen der gegenseitigenAbhängigkeitzwischen benachbarten Zellen von besonderer Bedeutung. Eine Speicherzelle könnte beisehr einfachen Tests funktionsfähigsein, aber könnteausfallen, falls benachbarte Zellen sich auf eine bestimmte Weiseverhalten. Als ein Beispiel kann eine Zeile von Speicherzellen einenTest bestehen, wenn eine benachbarte Zeile von Speicherzellen einerstes Testmuster enthält,aber besteht eventuell den gleichen Test nicht, wenn eine anderebenachbarte Zeile von Speicherzellen ein zweites Testmuster enthält. Folglichmuß diegegenseitige Abhängigkeitzwischen benachbarten Zellen getestet werden, um sicherzustellen,daß dasSpeichergerät beiBenutzeranwendungen nicht ausfallen wird.
    [0008] Herkömmlicherweisemuß einTesten der gegenseitigen Abhängigkeitzwischen benachbarten Zellen vor einem Ersetzen fehlerhafter Speicherzellenmit redundanten Speicherzellen durchgeführt werden. Dies ist so, weilvor einer jeglichen Ersetzung auf die normalen Blöcke unddie redundanten Blöckein den eigenen Adreßräumen derselbenzugegriffen werden kann. Folglich kann ein Testen einer gegenseitigenAbhängigkeitzwischen benachbarten Zellen ohne weiteres durch ein Zugreifen aufbenachbarte Blöckedurchgeführtwerden. Nach einer Ersetzung ist jedoch der ersetzende redundanteBlock von dem redundanten Adreßraumin den normalen Adreßraumbei der Position des ersetzten normalen Blocks gespiegelt (oderabgebildet). Folglich kann ein Testen der gegenseitigen Abhängigkeitzwischen benachbarten Zeilen, die eine ersetzte normale Zeile betreffen,nicht ordnungsgemäß durchgeführt werden.
    [0009] Nacheinem Eingangstesten und einer Ersetzung von fehlerhaften Schmelzstellenwird typischerweise ein beschleunigter Alterungs- (Einbrenn-) Test durchgeführt. Nachden Einbrenntests werden die Speichergeräte typischerweise gehäust undein Ausgangstest wird durchgeführt,um zu überprüfen, ob dieSpeichergeräteimmer noch konform zu einem Satz von Spezifikationen sind. Da einVerhalten des Chips sich währendder Einbrenntests verschlechtern kann, werden Eingangstests typischerweisezu Spezifikationen betrieben, die etwas stringenter als die Ausgangstestssind. Da herkömmlicheTechniken kein Testen von gegenseitigen Abhängigkeiten zwischen benachbartenSpeicherzellen währendeinem Ausgangstesten ermöglichen,werden diese Tests in den Eingangstest bewegt. Folglich werden diese Testsgegen die stringenteren Eingangsspezifikationen durchgeführt, wasin einer höherenMenge von nichtbestehenden Chips und unnötigen Ausbeuteverlusten resultiert.
    [0010] Folglichbesteht ein Bedarf nach einer Vorrichtung und einem Verfahren zumDurchführeneines Nach-Ersetzung(Ausgangs-) Testens von Speichergeräten, die/dasim Stand der Technik existierende Mängel überwindet.
    [0011] Esist die Aufgabe der vorliegenden Erfindung, ein Speichergerät, ein Verfahrenzum Testen eines Halbleiterspeichergeräts oder ein Verfahren zum Testeneines Speicherelements eines Halbleiterspeichergeräts mit verbessertenCharakteristika zu schaffen.
    [0012] DieseAufgabe wird durch ein Speichergerät gemäß Anspruch 1 oder Anspruch6 oder ein Verfahren gemäß Anspruch11, Anspruch 15 oder Anspruch 23 gelöst.
    [0013] Beieinem Ausführungsbeispielist ein Verfahren zum Durchführeneines Nach-Ersetzung-Testens eines Speichergeräts beschrieben. Das Verfahrenweist in Reihenfolge (a) ein Schreiben eines Testmusters in einenSpeicherblock des Speichergeräts, (b)ein Speichern des Testmusters durch das Speichergerät unabhängig vondem Speicherblock, (c) ein Wiedererlangen eines Inhalts des Speicherblocks durchdas Speichergerät,(d) ein Vergleichen des gespeicherten Testmusters und des wiedererlangtenInhalts des Speicherblocks mit dem Speichergerät, um ein Testergebnis für den Speicherblockzu erzeugen, und (e) ein Maskieren des Testergebnisses mit einem Bestehen-Testergebnisdurch das Speichergerätauf, falls vorhergehend währendeines Vor-Ersetzung-Testensherausgefunden wurde, daß der Speicherblockfehlerhaft ist.
    [0014] Beieinem anderen Ausführungsbeispielist ein Speichergerätbeschrieben, das ein eigenes Nach-Ersetzung-Testen desselben ermöglicht.Das Speichergerätweist zumindest einen Speicherblock auf, wobei das Speichergerät konfiguriertist, um in Reihenfolge (a) ein Testmuster in den Speicherblock zuschreiben, (b) das Testmuster unabhängig von dem Speicherblockzu speichern, (c) einen Inhalt von dem Speicherblock wiederzuerlangen,(d) das gespeicherte Testmuster und den wiedererlangten Inhalt desSpeicherblocks zu vergleichen, um ein Testergebnis für den Speicherblockzu erzeugen, und (e) das Testergebnis mit einem Bestehen-Testergebnis zu maskieren,falls vorhergehend währendeinem Vor-Ersetzung-Testen herausgefunden wurde, daß der Speicherblockfehlerhaft ist.
    [0015] Damitdie Weise, auf die die oben angeführten Merkmale, Vorteile undAufgaben der vorliegenden Erfindung erzielt werden, detailliertverstanden werden können,kann eine speziellere Beschreibung der Erfindung, die oben kurzzusammengefaßtist, durch Bezugnahme auf die Ausführungsbeispiele derselben erhaltenwerden, die in den beigefügten Zeichnungendargestellt sind.
    [0016] Esist jedoch zu bemerken, daß diebeigefügtenZeichnungen lediglich typische Ausführungsbeispiele dieser Erfindungdarstellen und daher nicht als den Schutzbereich derselben begrenzendbetrachtet werden sollen, da die Erfindung andere gleich wirksameAuführungsbeispielezulassen kann.
    [0017] BevorzugteAusführungsbeispieleder vorliegenden Erfindung werden nachfolgend bezugnehmend auf diebeiliegenden Zeichnungen nähererläutert.Es zeigen:
    [0018] 1 ein Testsystem 100 gemäß einem Ausführungsbeispielder vorliegenden Erfindung;
    [0019] 2 ein Ausführungsbeispieldes Speichergeräts 120 von 1;
    [0020] 3 ein Ausführungsbeispielder Redundanzbestimmungseinheit 210.0 von 2;
    [0021] 4 ein Ausführungsbeispielder Steuerlogikschaltung 220.0 von 2;
    [0022] 5 ein Ausführungsbeispielder Maskenbestimmungsschaltung 280 von 2; und
    [0023] 6 ein Ausführungsbeispielder Testergebniserzeugungsschaltung 290 von 2.
    [0024] Essind Ausführungsbeispielebereitgestellt, bei denen ein Verfahren und eine Vorrichtung zum Verhinderndes Berichtens von Defekten von Speicherblöcken, die vorhergehend während eines Vor-Ersetzung-Testensgefunden wurden, während einesNach-Ersetzung-Testens geschaffen werden. Die vorhergehend gefundenenDefekte werden durch ein Bewirken maskiert, daß eine Testergebniserzeugungsschaltungein Bestehen-Test-Signal zu dem Tester erzeugt, wann immer diesefehlerhaften Blöckewährendeines Nach-Ersetzung-Testensgetestet werden. Folglich werden diese Defekte während eines Nach-Ersetzung-Testensnicht erneut berichtet. Wie derselbe hierin verwendet wird, beziehtsich der Ausdruck „Speicherelement" allgemein auf eineoder mehrere Speicherzellen. Daher kann ein Speicherelement eineeinzige Speicherzelle sein oder ein Satz von Speicherzellen, dieeine gemeinsame Wortleitung (WL; WL = wordline) oder eine Spaltenauswahlleitung(CSL; CSL = column-select-line) gemeinschaftlich verwenden. Fernerkann ein Speicherelement als fehlerhaft bezeichnet werden, fallseine einzige Speicherzelle ausfällt.Folglich kann ein Ausfall einer einzigen Speicherzelle in einerErsetzung eines gesamten Speicherelements (einer ganzen WL/CSL, diedie Zelle enthält)durch ein Durchbrennen eines Satzes von Adreßschmelzstellen resultieren,um ein redundantes Speicherelement auszuwählen. Um ein Verständnis zuerleichtern, könnenAusführungsbeispieleder vorliegenden Erfindung mit Bezug auf eine spezifische Schaltungsanordnung(z. B. eine Testschaltungsanordnung, eine Maskierungsschaltungsanordnungetc.) beschrieben werden. Ausführungsbeispieleder vorliegenden Erfindung könnenjedoch allgemein angewendet werden, um bekannte Ausfälle während einerTestauslesung ungeachtet des spezifischen Typs eines Testalgorithmus,eines Maskierungsalgorithmus, einer Testschaltungsanordnung odereiner Maskierungsschaltungsanordnung zu maskieren, die benutzt werden.
    [0025] 1 ist ein Testsystem 100 gemäß einem Ausführungsbeispielder vorliegenden Erfindung. Das Testsystem 100 weist darstellungsmäßig einen Tester 110 undein Speichergerät 120 auf.Der Tester 110 kann ein jeglicher Prozessor oder eine Zustandsmaschinesein, der/die zu einem Erzeugen von Adressen, Testdaten und Steuersignalenund einem Empfangen von Testergebnissen in der Lage ist. Das Speichergerät 120 weistdarstellungsmäßig ein schmalesSpeicherzellarray 130N von acht normalen Zellen 0 – 7 undein redundantes Speicherzellarray 130R von vier redundantenZeilen 0 – 3auf. Eine jegliche der redundanten Zeilen 0 – 3 kann, falls dieselbe nichtfehlerhaftist, verwendet werden, um eine jegliche fehlerhafte (falls es einegibt) der normalen Zeilen 0 – 7zu ersetzen.
    [0026] Beieinem Ausführungsbeispielsind der Tester 110 und das Speichergerät 120 über einenAdreßbus 135,einen Datenbus 145 und Verbindungen 155, 165 und 175 miteinandergekoppelt. Zur Darstellung weist der Adreßbus 135 drei physischeLeitungen auf, die AdreßbitsA<2:0> darstellen. Der Datenbus 145 weistdarstellungsmäßig achtphysische Leitungen auf, die Datenbits D<7:0> darstellen.Die Verbindung 155 sendet ein Redundant/Normal-Signal RED/NORM#(„#" gibt aktiv niedrigan) von dem Tester 110 zu dem Speichergerät 120.Die Verbindung 165 sendet ein Testmodus/Normalmodus-Signal TM/NM# vondem Tester 110 zu dem Speichergerät 120. Die Verbindung 175 sendetein Testergebnissignal PASS/FAIL# von dem Speichergerät 120 zudem Tester 110. Bei anderen Ausführungsbeispielen können Bestehen/Nichtbestehen-Testergebnisse auf demDatenbus 145 gesendet werden. Zum Beispiel kann die Auflösung vonBestehen/Nichtbestehen-Informationendurch ein Bereitstellen eines Bestehen/Nichtbestehen-Ergebnissesfür jedesBit eines Arrays erhöhtwerden (z. B. eine 0 an einem Datenstift kann ein Bestehen bedeuten,währendeine 1 ein Nichtbestehen bedeuten kann), was nützlich sein kann, wo Bits einesArrays durch unterschiedliche redundante Elemente ersetzt werdenkönnen.
    [0027] RED/NORM#gibt dem Speichergerät 120 an,auf welches Array (das normale Array 130N oder das redundanteArray 130R) der Tester 110 zugreift. Falls RED/NORM#niedrig ist, greift der Tester 110 auf eine normale Zeiledes normalen Arrays 130N zu. Falls RED/NORM# hoch ist,greift der Tester 110 auf eine redundante Zeile des redundantenArrays 130R zu. In anderen Worten definiert RED/NORM# zwei getrennteAdreßräume: einennormalen Adreßraum (RED/NORM#ist niedrig), in dem alle normalen Zeilen positioniert sind, undeinen redundanten Adreßraum(RED/NORM# ist hoch), in dem alle redundanten Zeilen positioniertsind.
    [0028] WennRED/NORM# niedrig ist (d. h. der Tester 110 greift aufeine normale Zeile zu), gibt TM/NM# dem Speichergerät 120 an,ob Ersetzungen, falls es welche gibt, gesperrt sind. Falls TM/NM#niedrig ist (was einen normalen Modus angibt), sind alle Ersetzungen,falls es welche gibt, freigegeben. Falls durch ein Benutzerprogrammauf eine normale Zeile zugegriffen wird, wird in anderen Wortenauf die normale Zeile selbst zugegriffen, falls die normale Zeilenicht ersetzt ist. Falls aber die normale Zeile ersetzt wurde, wirdauf die ersetzende redundante Zeile zugegriffen. Wenn daher dasSpeichergerät 120 beiBenutzeranwendungen verwendet wird, muß dasselbe in einem normalenModus wirksam sein. Vor einem Versand des Speicherchips 120 werdenRED/NORM# und TM/NM# auf niedrig festverdrahtet, so daß Benutzeranwendungenlediglich auf nichtfehlerhafte normale Zeilen und ersetzende redundanteZeilen (falls es welche gibt) zugreifen können.
    [0029] FallsTM/NM# hoch ist (was einen Testmodus angibt), während RED/NORM# niedrig ist,sind alle Ersetzungen gesperrt. Falls folglich der Tester 110 aufeine normale Zeile zugreift, wird auf die normale Zeile selbst zugegriffen,ob die normale Zeile vorhergehend durch eine redundante Zeile ersetzt wurdeoder nicht. Ob vor oder nach Ersetzungen, kann daher der Tester 110 aufeine jegliche normale Zeile (ersetzt oder nicht) durch ein Niedrigziehenvon RED/NORM# (d. h. ein Zugreifen auf das normale Array 130N)und ein Hochziehen von TM/NM# (d. h. bei einem Testmodus, wobeialle Ersetzungen, falls es welche gibt, gesperrt sind) zugreifen.Ob vor oder nach Ersetzungen, kann der Tester 110 ebenfallsauf eine jegliche redundante Zeile (fehlerhaft oder nicht) durchein Hochziehen von RED/NORM# (d. h. ein Zugreifen auf das redundanteArray 130R) zugreifen.
    [0030] Einjeglicher geeigneter Algorithmus kann durch den Tester 110 unddas Speichergerät 120 implementiertwerden, um die Speicherzellarrays zu testen. Ein geeigneter Testalgorithmus(und eine entsprechende Testschaltung) ist z. B. in dem US-Patent Nr.6,357,027 der gleichen Anmelderin mit dem Titel „On Chip Data Comparator WithVariable Data And Compare Result Compression" beschrieben, das hierin durch Bezugnahmeaufgenommen ist. Wie es in dem angegebenen Patent beschrieben ist,kann bei einigen Ausführungsbeispielender Tester 110 eine Zeile (normal oder redundant) in demSpeichergerät 120 durchein Schreiben eines Testmusters in die Zeile testen. Ansprechendgibt das Speichergerät 120 dasTestmuster in die Zeile und speichert das Testmuster ferner unabhängig vonder Zeile, zu der geschrieben wird. Wenn der Tester 110 später ein Testergebnisausliest, das der Zeile entspricht, erlangt das Speichergerät 120 denInhalt der Zeile wieder und vergleicht denselben mit dem gespeicherten Testmuster.Falls dieselben übereinstimmen(eine Übereinstimmunggenannt), zieht das Speichergerät 120 PASS/FAIL#an der Verbindung 175 hoch, wobei dem Tester 110 angegebenwird, daß dieZeile die korrekten Daten hält(d. h. die Zeile besteht den Test). Falls dieselben nicht übereinstimmen(eine Fehlübereinstimmung),zieht das Speichergerät 120 PASS/FAIL#an der Verbindung 175 niedrig, was dem Tester 110 angibt,daß dieZeile die falschen Daten hält(d. h. die Zeile besteht den Test nicht).
    [0031] Wannimmer der Tester 110 bei einem Ausführungsbeispiel eine ersetztenormale Zeile währendeines Nach-Ersetzung-Testenstestet, kann der Tester 110 auf die ersetzte normale Zeiledurch ein Niedrigziehen von RED/NORM# und ein Hochziehen von TM/NM#zugreifen. Ansprechend maskiert das Speichergerät 120 das Ergebnisdes Testens der ersetzten normalen Zeile durch ein Hochziehen von PASS/FAIL#ungeachtet dessen, ob der Inhalt der ersetzten normalen Zeile mitdem entsprechenden gespeicherten Testmuster übereinstimmt. Folglich wird einNicht-Bestehen-Testergebnis fürdie ersetzte normale Zeile nicht berichtet. Weil ohne dieses Maskierendie ersetzte normale Zeile fehlerhaft ist, wird der Inhalt der ersetztennormalen Zeile nicht mit dem entsprechenden gespeicherten Testmuster übereinstimmenund das Speichergerät 120 würde PASS/FAIL# niedrigziehen,was dem Tester 110 angibt, daß die ersetzte normale Zeileden Test nicht bestanden hat. Bei einem Maskieren jedoch muß, fallsein Nicht-Bestehen-Testergebnis (PASS/FAIL# ist niedrig) während einemNach-Ersetzung-Testen angetroffen wird, die normale Zeile, die getestetwird, ein neuer Defekt sein, der während einem Vor-Ersetzung-Testennicht gefunden wurde. Folglich kann das Speichergerät 120 alsden Test nicht bestehend betrachtet werden, falls dem Tester 110 zumindestein neuer Defekt berichtet wird.
    [0032] Mannehme z. B. an, daß während eines Vor-Ersetzung-Testensherausgefunden wird, daß dienormale Zeile 2 fehlerhaft ist und die redundante Zeile 0 nichtfehlerhaftist. Man nehme ferner an, daß eineReparaturlösungberechnet wird und folglich die redundante Zeile 0 gewählt wird,um die normale Zeile 2 zu ersetzen. Wenn später während eines Nach-Ersetzung-Testens,wobei alle Ersetzungen gesperrt sind, der Tester 100 diefehlerhafte normale Zeile 2 testet, maskiert das Speichergerät 120 das Testergebnis(durch ein Hochziehen von PASS/FAIL# ungeachtet dessen, ob der wiedererlangteInhalt der fehlerhaften normalen Zeile 2 mit dem entsprechendengespeicherten Testmuster übereinstimmt),so daß derDefekt der normalen Zeile 2, der durch eine Ersetzung korrigiertwurde, nicht zu dem Tester 110 berichtet wird.
    [0033] Beieinem Ausführungsbeispielder vorliegenden Erfindung kann das Speichergerät 120 konfiguriertsein, um fehlerhafte redundante Zeilen zu markieren, die während einesVor-Ersetzung-Testens gefundenwerden. Wenn späterwährendeines Nach-Ersetzung-Testens der Tester 110 eine der markiertenfehlerhaften redundanten Zeilen testet, maskiert das Speichergerät 120 dasTestergebnis (durch ein Hochziehen von PASS/FAIL# ungeachtet dessen,ob der Inhalt der fehlerhaften redundanten Zeile mit dem entsprechendengespeicherten Testmuster übereinstimmt),so daß derDefekt der redundanten Zeile nicht zu dem Tester 110 berichtet wird. Fallsfolglich ein Nicht-Bestehen-Testergebnis (PASS/FAIL# ist niedrig)währendeines Nach-Ersetzung-Testensangetroffen wird, muß dieredundante Zeile, die getestet wird, ein neuer Defekt sein, der während einesVor-Ersetzung-Testens nicht gefunden wurde. Folglich kann das Speichergerät 120 als nicht-bestehendbetrachtet werden, falls einer oder mehrere Defekte von redundantenZeilen zu dem Tester 110 berichtet werden. Dies ist so,weil unter der(n) neu gefundenen defekten Zeile(n) eine oder mehrereersetzende redundante Zeilen sein können, auf die durch Benutzeranwendungenzugegriffen wird. Es kann sicherer und billiger sein, das Speichergerät 120 basierendauf dieser (diesen) neu gefundenen fehlerhafte Zeile(n) auszusondern,gegenüber einemDurchführeneines weiteren Testens des Speichergeräts 120, um sicherzustellen,daß dieseneu gefundene(n) fehlerhafte(n) Zeile(n) keine ersetzenden redundantenZeilen sind.
    [0034] Beidem Beispiel oben nehme man ferner an, daß während eines Vor-Ersetzung-Testensherausgefunden wird, daß dieredundante Zeile 1 fehlerhaft ist. Das Speichergerät 120 kannkonfiguriert sein, um die redundante Zeile 1 als fehlerhaft zu markieren. Wennspäterwährendeines Nach-Ersetzung-Testensder Tester 110 die redundante Zeile 1 testet, maskiertdas Speichergerät 120 dasTestergebnis für dieredundante Zeile 1 (durch ein Hochziehen von PASS/FAIL# ungeachtetdessen, ob der Inhalt der fehlerhaften redundanten Zeile 1 mit dementsprechenden gespeicherten Testmuster übereinstimmt), so daß der Defektder redundanten Zeile 1 nicht zu dem Tester 110 berichtetwird.
    [0035] 2 ist ein Ausführungsbeispieldes Speichergeräts 120 von 1. Darstellungsmäßig weist dasSpeichergerät 120 vierRedundanzbestimmungseinheiten 210.0, 210.1, 210.2 und 210.3,vier Steuerlogikschaltungen 220.0, 220.1, 220.2 und 220.3,ein UND-Gatter 230, einen Normale-Zeile-Decodierer 240,einen Normale-Zeile-Treiber 250, das normale Zellarray 130N vonacht normalen Zeilen 0 – 7,das redundante Spei cherzellarray 130R von vier redundantenZeilen 0 – 3,vier Redundante-Zeile-Decodierer 270.0, 270.1, 270.2 und 270.3,eine Maskenbestimmungsschaltung 280 und eine Testergebniserzeugungsschaltung 290 auf.Die Redundanzbestimmungseinheiten 210.0, 210.1, 210.2 und 210.3, dieSteuerlogikschaltungen 220.0, 220.1, 220.2 und 220.3 unddie Redundante-Zeile-Decodierer 270.0, 270.1, 270.2 und 270.3 sindden redundanten Zeilen 0, 1, 2 bzw. 3 zugeordnet.
    [0036] Beieinem Ausführungsbeispielder vorliegenden Erfindung empfängtder Normale-Zeile-Decodierer 240 eine Adresse A<2:0> von dem Adreßbus 135 (1) und wählt eine der normalen Zeilen 0 – 7 aus.Der Normale-Zeile-Treiber 250 treibt die durch den Normale-Zeile-Decodierer 240 ausgewählte normaleZeile, falls ein Normale-Zeile-Treiber-Freigabesignal NDD# (das durch das UND-Gatter 230 erzeugtwird) deaktiviert (hoch) ist.
    [0037] Beieinem Ausführungsbeispielist die Redundanzbestimmungseinheit 210.0 der redundanten Zeile0 zugeordnet und ist mit dem Adreßbus 135, der Steuerlogikschaltung 220.0 undder Maskenbestimmungsschaltung 280 gekoppelt. Die Redundanzbestimmungseinheit 210 empfängt eineAdresse A<2:0> von dem Adreßbus 135 underzeugt ein Redundanztreffersignal REDHIT0# zu der zugeordneten Steuerlogikschaltung 220 undder Maskenbestimmungsschaltung 280.
    [0038] DieRedundanzbestimmungseinheit 210.0 kann basierend auf derAdresse einer fehlerhaften normalen Zeile programmiert sein, sodaß diefehlerhafte normale Zeile durch eine zugeordnete redundante Zeile0 ersetzt wird. Falls dieselbe so programmiert ist, aktiviert dieRedundanzbestimmungsschaltung 210.0, wann immer die Adresseder fehlerhaften normalen Zeile an die Redundanzbestimmungsschaltung 210.0 angelegtist, REDHIT0# zu der zugeordneten Steuerlogikschaltung 220.0 undder Maskenbestimmungsschaltung 280.
    [0039] Fallsdas Speichergerät 120 indem normalen Modus betrieben wird und auf eine normale Zeile zugegriffenwird (d. h. TM/NM# und RED/NORM# beide niedrig sind), bedeutet einaktiviertes REDHIT0#, daß dienormale Zeile durch die redundante Zeile 0 ersetzt wurde. Ein aktiviertes REDHIT0#bewirkt, daß dieSteuerlogikschaltung 220.0 ein Redundante-Zeile-Auswahlsignal REDSEL0#aktiviert, das die redundante Zeile 0 auswählt. Ein aktiviertes REDSEL0#bewirkt ferner, daß dasUND-Gatter 230 NDD# aktiviert, was den Normale-Zeile-Treiber 250 sperrt.In anderen Worten ist die Auswahl der fehlerhaften normalen Zeiledurch den Normale-Zeile-Decodierer 240 dadurchgestoppt, daß NDD#aktiviert wird. Falls kurz gesagt auf das Normale-Zeile-Array 130N ineinem normalen Modus zugegriffen wird, wird die fehlerhafte normaleZeile tatsächlichdurch die redundante Zeile 0 ersetzt.
    [0040] Fallsbei einem Ausführungsbeispielwährendeines Vor-Ersetzung-Testensherausgefunden wird, daß dieredundante Zeile 0 nichtfehlerhaft ist, aber nicht gewählt wird,um eine jegliche normale Zeile zu ersetzen, ist die zugeordneteRedundanzbestimmungseinheit 210.0 nicht programmiert. Falls demso ist, aktiviert die Redundanzbestimmungseinheit 210.0 REDHIT0#nicht, ungeachtet dessen, welche Adresse A<2:0> andem Adreßbus 135 erscheint.
    [0041] Beidem Beispiel oben wird währendeines Vor-Ersetzung-Testensherausgefunden, daß die normaleZeile 2 fehlerhaft ist, und die redundante Zeile 0 wird gewählt, umdie normale Zeile 2 zu ersetzen. Folglich ist die Redundanzbestimmungseinheit 210.0 basierendauf der Adresse der normalen Zeile 2 (A<2:0> =010b) programmiert, um die Ersetzung auszuführen. Wann immer nach der Ersetzungauf das Normale-Zeile-Array 130N ineinem normalen Modus zugegriffen wird, wird die fehlerhafte normale Zeile2 tatsächlichdurch die redundante Zeile 0 ersetzt. Wann immer genauer gesagtnach der Ersetzung die Adresse der fehlerhaften normalen Zeile 2 (A<2:0> = 010b) an das Speichergerät 120 andem Adreßbus 135 angelegtist, aktiviert die Redundanzbestimmungseinheit 210.0 dasRedundanztreffersignal REDHIT0# zu der zugeordneten Steuerlogikschaltung 220.0.Man nehme ferner an, daß das Speichergerät 120 indem normalen Modus betrieben wird und auf eine normale Zeile zugegriffenwird (d. h. TM/NM# und RED/NORM# sind beide niedrig), bewirkt dasaktivierte REDHIT0#, daß dieSteuerlogikschaltung 220.0 das Redundante-Zeile-AuswahlsignalREDSEL0# aktiviert, das die redundante Zeile 0 auswählt. Dasaktivierte REDSEL0# bewirkt ferner, daß das UND-Gatter 230 NDD#aktiviert, wobei der Normale-Zeile-Treiber 250 gesperrtwird. In anderen Worten ist die Auswahl der normalen Zeile 2 durch denNormale-Zeile-Decodierer 240 ansprechendauf die Adresse A<2:0> = 010b durch das aktivierte NDD#gestoppt. Falls kurz gesagt auf das Normale-Zeile-Array 130N ineinem normalen Modus durch ein Benutzerprogramm zugegriffen wird,wird die fehlerhafte normale Zeile 2 tatsächlich durch die normale Zeile0 ersetzt.
    [0042] DieRedundanzbestimmungseinheiten 210.1, 210.2 und 210.3 weisenStrukturen, Funktionen und Verbindungen auf, die denselben der Redundanzbestimmungseinheit 210.0 ähnlich sind.Genauer gesagt kann jede der Redundanzbestimmungseinheiten 210.1, 210.2 und 210.3 mitder Adresse einer fehlerhaften normalen Zeile programmiert sein,so daß diezugeordnete redundante Zeile die fehlerhafte normale Zeile ersetzt,wenn das Speichergerät 120 indem normalen Modus betrieben wird und auf eine normale Zeile zugegriffenwird (d. h. TM/NM# und RED/NORM# beide niedrig sind).
    [0043] Beieinem Ausführungsbeispielist der Redundante-Zeile-Decodierer 270.0 derredundanten Zeile 0 zugeordnet und ist mit dem Adreßbus 135, derSteuerlogikschaltung 220.0 und der Maskenbestimmungsschaltung 280 gekoppelt.Der Redundante-Zeile-Decodierer 270.0 decodiert die zweiniederstwertigen AdreßbitsA<1:0> von dem Adreßbus 135 (1), um die redundante Zeile0 auszuwählen,falls der Tester 110 auf die redundante Zeile 0 zugreift(RED/NORM# hoch ist). Wann immer genauer gesagt A<2:0> = X00b (X = bedeutungslos),aktiviert der Redundante-Zeile-Decodierer 270.0 ein anfänglichesredundantes Auswahlsignal IREDSEL0# zu der zugeordneten Steuerlogikschaltung 220.0 undder Maskenbestimmungsschaltung 280.
    [0044] AndereRedundante-Zeile-Decodierer 270.1, 270.2 und 270.3 weisenStrukturen, Funktionen und Verbindungen auf, die denselben des Redundante-Zeile-Decodierers 270.0 ähnlich sind.Genauer gesagt sind die Redundante-Zeile-Decodierer 270.1, 270.2 und 270.3 derredundanten Zeile 1, 2 bzw. 3 zugeordnet. Jeder der Redundante-Zeile-Decodierer 270.1, 270.2 und 270.3 decodiertdie zwei niederstwertigen AdreßbitsA<1:0> von dem Adreßbus 135 (1), um die zugeordnete redundanteZeile auszuwählen,falls der Tester 110 auf die redundanten Zeilen zugreift(RED/NORM# hoch ist). Die redundanten Zeilen 1, 2 und 3 sind beieiner Adresse A<2:0> = X01b, X10b bzw.X11b positioniert. Folglich kann der Tester 110 eine jeglicheredundante Zeile selbst nach Ersetzungen durch ein Plazieren der Adresseder redundanten Zeile an dem Adreßbus 135 und ein Hochziehenvon RED/NORM# testen.
    [0045] Beieinem Ausführungsbeispielist die Steuerlogikschaltung 220.0 der redundanten Zeile0 zugeordnet und mit der Redundanzbestimmungseinheit 210.0,dem Redundante-Zeile-Decodierer 270.0, demUND-Gatter 230, der redundanten Zeile 0 und dem Tester 110 gekoppelt.Die Steuerlogikschaltung 220.0 empfängt Signale REDHIT0# von derRedundanzbestimmungseinheit 210.0, IREDSEL0# von dem Redundante-Zeile-Decodierer 270.0, RED/NORM#und TM/NM# von dem Tester 110. Die Steuerlogikschaltung 220.0 erzeugtSignale REDSEL0# zu der redundanten Zeile 0 und dem UND-Gatter 230.
    [0046] Fallsbei einem Ausführungsbeispiel RED/NORM#hoch ist (d. h. der Tester 110 auf eine redundante Zeilezugreift), hängtder Zustand des Signals REDSEL0# von IREDSEL0# ab. Falls IREDSEL0#niedrig ist (d. h. A<2:0> = X00b), akti viertdie Steuerlogikschaltung 220.0 REDSEL0#. Das aktivierteREDSEL0# wähltdie redundante Zeile 0 aus und bewirkt, daß das UND-Gatter 230 NDD#aktiviert, wobei der Normale-Zeile-Treiber 250 gesperrt ist.Folglich wird lediglich die redundante Zeile 0 ausgewählt undder Inhalt derselben wird zu der Testergebniserzeugungsschaltung 290 ausgesendet,falls der Tester 110 einen Testergebnis-Lesevorgang durchführt. Falls der Tester 110 einenSchreibvorgang durchführt,werden die Schreibdaten auf dem Datenbus 145 in die redundanteZeile 0 geschrieben.
    [0047] FallsRED/NORM# niedrig ist und TM/NM# niedrig ist (d. h. auf eine normaleZeile zugegriffen wird und das Speichergerät 120 in einem normalen Betriebsmodusist), hängtder Zustand des Signals REDSEL0# von REDHIT0# ab. Falls RED-HIT0# niedrig ist(ein Redundanztreffer), was angibt, daß auf eine fehlerhafte normaleZeile zugegriffen wird, die durch die redundante Zeile 0 ersetztist, aktiviert die Steuerlogikschaltung 220.0 REDSEL0#.Das aktivierte RED-SEL0#wählt dieredundante Zeile 0 aus und bewirkt, daß das UND-Gatter 230 NDD#aktiviert, wobei der Normale-Zeile-Treiber 230 gesperrt wird.Tatsächlichwird nun auf die redundante Zeile 0 anstelle der ersetzten normalenZeile zugegriffen. Falls folglich das Speichergerät 120 alleTests besteht und zu einem Häusenbereit ist, werden RED/NORM# und TM/NM# auf niedrig festverdrahtet,so daß Benutzeranwendungenlediglich auf nichtfehlerhafte normale Zeilen und die ersetzendenredundanten Zeilen zugreifen können,falls es welche gibt (d. h. alle Ersetzungen freigegeben sind).
    [0048] Beidem Beispiel oben ist die Redundanzbestimmungsschaltung 210.0 mitder Adresse der fehlerhaften normalen Zeile 2 programmiert, so daß die normaleZeile 2 durch die redundante Zeile 0 ersetzt wird, wenn in einemnormalen Modus auf das Normale-Zeile-Array 130N zugegriffenwird. Falls folglich eine Adresse A<2:0> =010b an dem Adreßbus 135 plaziertist, aktiviert die Redundanzbestimmungseinheit 210.0 REDHIT0#(niedrig). Falls RED/NORM# niedrig ist und TM/NM# niedrig ist, bewirktdas aktivierte REDHIT0#, daß dieSteuerlogikschaltung 220.0 REDSEL0# aktiviert. Das aktivierte REDSEL0#wählt dieredundante Zeile 0 aus und bewirkt, daß das UND-Gatter 230 NDD#aktiviert, wobei der Normale-Zeile-Treiber 250 gesperrtwird. Tatsächlichwird auf die redundante Zeile 0 anstelle der ersetzten normalenZeile 2 zugegriffen.
    [0049] FallsRED/NORM# niedrig ist und TM/NM# hoch ist (d. h. der Tester 110 aufeine normale Zeile zugreift und das Speichergerät 120 in einem Testmodusist), deaktiviert die Steuerlogikschaltung 220.0 REDSEL0#(zieht dasselbe hoch). Folglich wählt die Steuerlogikschaltung 220.0 dieredundante Zeile 0 nicht aus und bewirkt nicht, daß das UND-Gatter 230 denNormale-Zeile-Treiber 250 sperrt.
    [0050] AndereSteuerlogikschaltungen 220.1, 220.2 und 220.3 weisenStrukturen, Funktionen und Verbindungen auf, die denselben der Steuerlogikschaltung 220.0 ähnlich sind.Falls folglich RED/NORM# niedrig ist und TM/NM# hoch ist (d. h.der Tester 110 auf eine normale Zeile zugreift und dasSpeichergerät 120 ineinem Testmodus ist), deaktivieren die Steuerlogikschaltungen 220.0, 220.1, 220.2 und 220.3 REDSEL0#,REDSEL1#, REDSEL2# bzw. REDSEL3#. Daher wird keine redundante Zeileausgewählt.Ferner bewirken die deaktivierten REDSEL0#, REDSEL1#, REDSEL2# und REDSEL3#,daß dasUND-Gatter NDD# deaktiviert, wobei der Normale-Zeile-Treiber 250 freigegeben wird.Folglich wird durch den Tester 110 lediglich auf die normaleZeile zugegriffen, deren Adresse an dem Adreßbus 135 ist. Tatsächlich sindalle Ersetzungen, falls es welche gibt, gesperrt (oder umgekehrt).Daher kann der Tester 110 eine jegliche normale Zeile, einschließlich einerjeglichen ersetzten normalen Zeile, mit den benachbarten Zeilenderselben durch ein Niedrigziehen von RED/NORM# und ein Hochziehen vonTM/NM# und ein Plazieren der Adresse der normalen Zeile an dem Adreßbus 135 aufeine gegenseitige Abhängigkeittesten. Falls bei dem Beispiel oben RED/NORM# niedrig ist und TM/NM#hoch ist und der Tester 110 eine Adresse A<2:0> = 010b an den Adreßbus 135 anlegt,um auf die ersetzte normale Zeile 2 zuzugreifen, wird auf die normaleZeile 2 selbst, nicht auf die ersetzende redundante Zeile 0, zugegriffen.
    [0051] Beieinem Ausführungsbeispielist die Maskenbestimmungsschaltung 280 mit den Redundanzbestimmungseinheiten 210.0, 210.1, 210.2 und 210.3,den Redundante-Zeile-Decodierern 270.0, 270.1, 270.2 und 270.3,der Testergebniserzeugungsschaltung 290 und der Verbindung 150 gekoppelt.Die Maskenbestimmungsschaltung 280 empfängt Signale IREDSELi# (i =0 – 3)von den Redundante-Zeile-Decodierern 270.0, 270.1, 270.2 bzw. 270.3.Die Maskenbestimmungsschaltung 280 empfängt ferner Signale REDHITi#(i = 0 – 3)von den Redundanzbestimmungseinheiten 210.0, 210.1, 210.2 bzw. 210.3.Die Maskenbestimmungsschaltung 280 empfängt ferner ein Signal RED/NORM#von dem Tester 110 überdie Verbindung 155. Die Maskenbestimmungsschaltung 280 erzeugtein Maskierungssignal MASK# zu der Testergebniserzeugungsschaltung 290.MASK#, falls aktiviert, bewirkt, daß die Testergebniserzeugungsschaltung 290 PASS/FAIL#an der Verbindung 175 hochzieht. Während es nicht gezeigt ist,kann die Maskenbestimmungsschaltung 280 bei einigen Ausführungsbeispielenferner einen Eingang fürdas TM/NM# umfassen, was ermöglicht, daß das MASK#-Signalwährendeines normalen Betriebs (wenn TM/NM# niedrig ist) deaktiviert wird.
    [0052] Fallswährendeines Vor-Ersetzung-Testens herausgefunden wird, daß eine odermehrere redundante Zeilen fehlerhaft sind, kann für jede derfehlerhaften redundanten Zeilen die Maskenbestimmungsschaltung 280 programmiertwerden, um MASK# zu aktivieren, wann immer der Tester 110 aufdie fehlerhafte redundante Zeile während eines Nach-Ersetzung-Testens zugreift(d. h. wann immer RED/NORM# hoch ist und IREDSELi#, das der fehlerhaftenredundanten Zeile zugeordnet ist, niedrig ist).
    [0053] Beidem Beispiel oben wird währendeines Vor-Ersetzung-Testensherausgefunden, daß dieredundante Zeile 1 fehlerhaft ist. Folglich kann die Maskenbestimmungsschaltung 280 programmiertwerden, um MASK# zu aktivieren, wann immer der Tester 110 aufdie fehlerhafte redundante Zeile 1 während eines Nach-Ersetzung-Testenszugreift (d. h. wann immer RED/NORM# hoch ist und IREDSEL1# niedrigist).
    [0054] Fallsbei einem Ausführungsbeispielder Tester 110 währendeines Nach-Ersetzung-Testens auf eine normale Zeile zugreift (RED/NORM#ist niedrig und TM/NM# ist hoch), aktiviert die Maskenbestimmungsschaltung 280 MASK#,falls vorhergehend herausgefunden wurde, daß die zugegriffene normale Zeilefehlerhaft ist und durch eine redundante Zeile ersetzt wurde (d.h. REDHITi#, das der ersetzenden redundanten Zeile zugeordnet ist,niedrig ist). Bei dem Beispiel oben wird während eines Vor-Ersetzung-Testensherausgefunden, daß dienormale Zeile 2 fehlerhaft ist, und dieselbe wird durch die redundanteZeile 0 ersetzt. Wann immer folglich der Tester 110 während einesNach-Ersetzung-Testensauf die fehlerhafte normale Zeile 2 zugreift (d. h. RED/NORM# istniedrig, TM/NM# ist hoch und REDHIT0# ist niedrig), aktiviert dieMaskenbestimmungsschaltung 280 MASK#, was bewirkt, daß die Testergebniserzeugungsschaltung 290 PASS/FAIL# ander Verbindung 175 hochzieht. Folglich wird der Defektder normalen Zeile 2, der durch eine Ersetzung korrigiert wurde,währendeines Nach-Ersetzung-Testens nicht zu dem Tester 110 berichtet.
    [0055] Beieinem Ausführungsbeispielist die Testergebniserzeugungsschaltung 290 mit der Maskenbestimmungsschaltung 280,dem Adreßbus 135,dem Datenbus 145, dem Speicherarray 130N, 130R und derVerbindung 175 gekoppelt. Die Testergebniserzeugungsschaltung 290 empfängt dasMaskierungssignal MASK# von der Maskenbestimmungsschaltung 280 undein AdreßbitA0 von dem Adreßbus 135.Die Testergebniserzeugungsschaltung 290 empfängt fernerDaten von dem Datenbus 145 und von dem Speicherarray 130N, 130R über Verbindungen 205 bzw. 215.
    [0056] DieTestergebniserzeugungsschaltung 290 erzeugt das SignalPASS/FAIL# zu dem Tester 110 über die Verbindung 175.
    [0057] Beieinem Ausführungsbeispieltestet der Tester 110 eine Zeile (normal oder redundant)durch ein Schreiben eines Testmusters in die Zeile über den Datenbus 145.Genauer gesagt plaziert der Tester 110 die Adresse derZeile an dem Adreßbus 135 und dasTestmuster an dem Datenbus 145. Dann wird das Testmustervon dem Datenbus 145 in die Zeile plaziert. Das Testmusterwird ferner überdie Verbindung 205 zu der Testergebniserzeugungsschaltung 290 gesendetund in derselben gespeichert. Später liestder Tester das Testergebnis, das der Zeile entspricht, durch einPlazieren der Adresse der Zeile an dem Adreßbus 135. Ansprechendgibt das Speicherarray 130N, 130R den Inhalt derZeile überdie Verbindung 215 zu der Testergebniserzeugungsschaltung 290 aus.Die Testergebniserzeugungsschaltung 290 vergleicht denInhalt der Zeile, der von dem Speicherarray 130N, 130R empfangenwird, und das gespeicherte Testmuster.
    [0058] FallsMASK# deaktiviert ist (was bedeutet, daß während eines Vor-Ersetzung-Testensnicht herausgefunden wird, daß dieZeile, auf die zugegriffen wird, fehlerhaft ist) und die zwei Werte übereinstimmen,zieht die Testergebniserzeugungsschaltung 290 PASS/FAIL#auf der Verbindung 175 hoch, was angibt, daß die Zeileals den Test bestehend betrachtet werden sollte. Falls MASK# deaktiviertist und die zwei Werte nicht übereinstimmen,zieht die Testergebniserzeugungsschaltung 290 PASS/FAIL#auf der Verbindung 175 niedrig, was angibt, daß die Zeile nichtdie Daten hält,die zu derselben geschrieben sind. Dies gibt ferner an, daß die Zeileein neuer Defekt ist, der währendeines Vor-Ersetzung-Testens nichtgefunden wurde.
    [0059] FallsMASK# aktiviert ist (was bedeutet, daß während eines Vor-Ersetzung-Testensherausgefunden wird, daß dieZeile, auf die zugegriffen wird, fehlerhaft ist), zieht die Testergebniserzeugungsschaltung 290 PASS/FAIL#auf der Verbin dung 175 hoch, was angibt, daß die Zeileals zufriedenstellend betrachtet werden sollte, ungeachtet dessen,ob das Ergebnis des Vergleichs eine Übereinstimmung oder eine Nicht-Übereinstimmungist. Dies ist so, weil das aktivierte MASK# bedeutet, daß der Tester 110 das Testergebnisentweder füreine fehlerhafte normale Zeile liest, die durch eine redundanteZeile ersetzt wurde, oder eine fehlerhafte redundante Zeile, die während einesVor-Ersetzung-Testens identifiziert wurde. In beiden dieser Fälle sollteeine Nicht-Übereinstimmung(die sicherlich auftreten wird, weil vorhergehend herausgefundenwurde, daß diegetestete Zeile fehlerhaft ist) nicht als ein neuer Defekt zu dem Tester 110 berichtetwerden, was darin resultieren kann, daß das Speichergerät 120 fälschlicherweise alsGanzes als fehlerhaft betrachtet wird. Eine Nicht-Übereinstimmung,die aus einer ersetzten normalen Zeile resultiert, sollte nichtals ein neuer Defekt zu dem Tester 110 berichtet werden,weil der Defekt übereine Ersetzung korrigiert wurde. Eine Nicht-Übereinstimmung, die aus einerfehlerhaften redundanten Zeile resultiert, die während eines Vor-Ersetzung-Testens identifiziertwird, sollte nicht als ein neuer Defekt zu dem Tester 110 berichtetwerden, weil auf die fehlerhafte redundante Zeile nicht durch Benutzerprogrammezugegriffen wird.
    [0060] Fallsbei dem Beispiel oben der Tester 110 während eines Nach-Ersetzung-Testensdie fehlerhafte normale Zeile 2 durch ein Schreiben eines Testmustersin die normale Zeile 2 und späterein Lesen von Testergebnissen fürdie normale Zeile 2 an der Verbindung 175 testet, aktiviertdie Maskenbestimmungsschaltung 280 MASK#, was bewirkt,daß die Testergebniserzeugungsschaltung 290 PASS/FAIL# ander Verbindung 175 hochzieht. Folglich wird die resultierendeNicht-Übereinstimmungnicht zu dem Tester 110 als ein neuer Defekt berichtet.Falls auf eine ähnlicheWeise der Tester 110 währendeines Nach-Ersetzung-Testens die fehlerhafte redundante Zeile 1durch ein Schreiben eines Testmusters in die redundante Zeile 1und späterein Lesen von Testergeb nissen fürdie redundante Zeile 1 testet, aktiviert die Maskenbestimmungsschaltung 280 MASK#,was bewirkt, daß dieTestergebniserzeugungsschaltung 290 PASS/FAIL# an der Verbindung 175 hochzieht. Folglichwird die resultierende Nicht-Übereinstimmungnicht als ein neuer Defekt zu dem Tester 110 berichtet.
    [0061] 3 ist ein Ausführungsbeispielder Redundanzbestimmungseinheit 210.0 von 2. Die Redundanzbestimmungseinheit 210.0 weistdarstellungsmäßig Exklusiv-NOR-Gatter 310.2, 310.1 und 310.0,Adreßschmelzstellen(Adress Fuses) 320.2, 320.1 und 320.0,Widerstände 350.0, 350.1 und 350.2,eine Hauptschmelzstelle (Master-Fuse) 330 und ein NAND-Gatter 340 auf.Die Adreßschmelzstellen 320.2, 320.1 und 320.0 sind über dieWiderstände 350.0, 350.1 bzw. 350.2 miteiner Masse und mit Vcc gekoppelt. Das NAND-Gatter 340 weisteinen Eingang auf, der überdie Hauptschmelzstelle 330 mit einer Masse und über einenWiderstand 360 mit Vcc gekoppelt ist.
    [0062] DasExklusiv-NOR-Gatter 310.0 umfaßt einen ersten Eingang, der über dieAdreßschmelzstelle 320.0 miteiner Masse und überden Widerstand 350.0 mit Vcc gekoppelt ist. Ein zweiterEingang des Exklusiv-NOR-Gatters 310.0 ist mit einem zugeordnetenAdreßbitA<0> des Adreßbus 135 (1) gekoppelt. Das Exklusiv-NOR-Gatter 310.0 weisteinen Ausgang auf, der mit einem Eingang des NAND-Gatters 314 verbundenist. Die anderen Exklusiv-NOR-Gatter 320.2 und 320.1 weisenVerbindungen auf, die denselben des Exklusiv-NOR-Gatters 310.0 ähnlich sind.Jedes der Exklusiv-NOR-Gatter 310.2, 310.1 und 310.0 gibtlediglich einen logisch hohen Zustand aus, falls die zwei Eingänge desGatters zu dem gleichen logischen Pegel (entweder hoch oder niedrig)gezogen sind.
    [0063] Umdie Redundanzbestimmungseinheit 210.0 basierend auf einerAdresse A<2:0> zu programmieren,werden die Adreßschmelzstellen 320.2, 320.1 und 320.0 selektivgemäß der Adressedurchgebrannt. Dann wird die Hauptschmelzstelle 360 durchgebrannt,um zu ermöglichen,daß dasProgrammieren wirkt (d. h. um die Redundanzbestimmungseinheit 210.0 freizugeben).
    [0064] Beidem Beispiel oben wird währendeines Vor-Ersetzung-Testensherausgefunden, daß die normaleZeile 2 fehlerhaft ist. Nachdem ein Vor-Ersetzung-Testen beendetist, wird eine Reparaturlösungdemgemäß berechnet,welche nichtfehlerhafte redundante Zeile 0 gewählt wird, um die fehlerhafte normaleZeile 2 zu ersetzen. Um die Ersetzung auszuführen, wird die Redundanzbestimmungseinheit 210.0,die der redundanten Zeile 0 zugeordnet ist, basierend auf der Adresseder normalen Zeile 2 (A<2:0> = 010b) programmiert.Genauer gesagt wird die Adreßschmelzstelle 320.1 durchgebranntund die Adreßschmelzstellen 320.0 und 320.2 werdenintakt gelassen. Folglich werden die ersten Eingänge der Exklusiv-NOR-Gatter 310.2, 310.1 und 310.0 zueinem logisch niedrigen, einem hohen bzw. einem niedrigen Zustandgezogen.
    [0065] Fallsjedoch die Hauptschmelzstelle 330 nicht durchgebrannt wird,ist der zugeordnete Eingang des NAND-Gatters 340 über dieHauptschmelzstelle 330 geerdet. Folglich kann die Redundanzbestimmungseinheit 210.0 dasRedundanztreffersignal REDHIT0# ungeachtet der Adresse A<2:0> nicht aktivieren (niedrigziehen), die an die zweiten Eingänge derExklusiv-NOR-Gatter 310.2, 310.1 und 310.0 angelegtwird.
    [0066] Fallsdie Hauptschmelzstelle 330 durchgebrannt wird, ist dieRedundanzbestimmungseinheit 210.0 freigegeben, ebenso wiedie Ersetzung der fehlerhaften normalen Zeile 2 mit der redundanten Zeile0. Wann immer die Adresse der normalen Zeile 2 (d. h. 010b, diedas gleiche Muster wie die Zustände(intakt oder durchgebrannt) der Adreßschmelzstellen 320.2, 320.1 und 320.0 aufweist)an dem Adreßbus 135 erscheint,empfängtjedes der Exklusiv-NOR-Gatter 310.2, 310.1 und 310.0 dengleichen logischen Pegel an dem ersten und dem zweiten Eingang desselbenund gibt daher einen logisch hohen Zustand zu dem NAND-Gatter 340 aus.Wenn alle vier Eingängedes NAND-Gatters 340 hoch sind, wird bewirkt, daß das NAND-Gatter 340 REDHIT0#aktiviert, was der zugeordneten Steuerlogikschaltung 270.0 angibt,daß aufdie normale Zeile, die die zugeordnete redundante Zeile 0 ersetzt(d. h. die normale Zeile 2), zugegriffen wird.
    [0067] 4 ist ein Ausführungsbeispielder Steuerlogikschaltung 220.0 von 2. Die Steuerlogikschaltung 220.0 weistdarstellungsmäßig NAND-Gatter 310, 320, 330 und 340 auf.Das NAND-Gatter 310 empfängt TM/NM# und eine Inversevon RED/NORM# und erzeugt ein Ausgangssignal zu dem NAND-Gatter 340 über eineVerbindung 315. Das NAND-Gatter 320 empfängt REDHIT#von der Redundanzbestimmungseinheit 210.0 und eine Inversevon RED/NORM# und erzeugt ein Ausgangssignal zu dem NAND-Gatter 340 über eineVerbindung 325. Das NAND-Gatter 330 empfängt IREDSEL0# vondem Redundante-Zeile-Decodierer 270.0 und RED/NORM# underzeugt ein Ausgangssignal zu dem NAND-Gatter 340 über eineVerbindung 335. Das NAND-Gatter 340 empfängt dieAusgangssignale von den NAND-Gattern 310, 320 und 330 underzeugt REDSEL0# zu der redundanten Zeile 0 und zu dem UND-Gatter 230 (2).
    [0068] Fallsbei einem Ausführungsbeispiel RED/NORM#hoch ist (d. h. der Tester 110 auf eine redundante Zeilezugreift), hängtder Zustand des Signals REDSEL0# von dem Zustand des Signals IREDSEL0#ab. Genauer gesagt bewirkt RED/NORM#, das hoch ist, daß die beiden NAND-Gatter 310 und 320 logischhohe Zuständean den Verbindungen 315 bzw. 325 ausgeben. Folglich hängt derZustand des Signals REDSEL0# von dem logischen Pegel an der Verbindung 335 ab,der wiederum von IREDSEL0# abhängt.Falls IREDSEL0# niedrig ist (als ein Ergebnis von A<2:0> = X00b), aktiviertdie Steuerlogikschaltung 220.0 REDSEL0#. Falls REDSEL0#hoch ist (als ein Ergebnis von A<2:0> ≠ X00b), deaktiviert die Steuerlogikschaltung 220.0 REDSEL0#(Hochziehen).
    [0069] FallsRED/NORM# niedrig ist und TM/NM# niedrig ist (d. h. auf eine normaleZeile zugegriffen wird und das Speichergerät 120 in einem normalen Betriebsmodusist), hängtder Zustand des Signals REDSEL0# von REDHIT0# ab. Genauer gesagtwird, wenn sowohl RED/NORM# als auch TM/NM# niedrig sind, bewirkt,daß dieNRND-Gatter 310 und 330 an den Verbindungen 315 bzw. 335 hochziehen.Folglich hängtder Zustand des Signals REDSEL0# von dem logischen Pegel an derVerbindung 325 ab, der wiederum von REDHIT0# abhängt. FallsREDHIT0# niedrig ist (ein Redundanztreffer), was angibt, daß auf diefehlerhafte normale Zeile zugegriffen wird, die durch die redundanteZeile 0 ersetzt ist, aktiviert die Steuerlogikschaltung 220.0 REDSEL0#(zieht dasselbe niedrig). Falls REDHIT0# hoch ist (ein Redundanzfehltreffer),deaktiviert die Steuerlogikschaltung 220.0 REDSEL0# (Hochziehen).
    [0070] FallsRED/NORM# niedrig ist und TM/NM# hoch ist (d. h. der Tester 110 aufeine normale Zeile zugreift und das Speichergerät 120 in einem Testmodusist), deaktiviert die Steuerlogikschaltung 220.0 REDSEL0#(zieht dasselbe hoch). Wenn genauer gesagt RED/NORM# niedrig istund TM/NM# hoch ist, wird bewirkt, daß das NAND-Gatter 310 ander Verbindung 315 niedrigzieht, was wiederum bewirkt, daß das NAND-Gatter 340 REDSEL0#deaktiviert. Folglich wird die zugeordnete redundante Zeile 0 deaktiviert.Wenn RED/NORM# niedrig ist und TM/NM# hoch ist, werden tatsächlich REDSELi#(i = 0 – 3)alle deaktiviert. Folglich wird keine redundante Zeile ausgewählt undder Normale-Zeile-Treiber 250 ist durch das deaktivierteNDD# freigegeben, so daß aufnormale Zeilen (ob ersetzt oder nicht) einzeln zugegriffen werdenkann.
    [0071] 5 ist ein Ausführungsbeispielder Maskenbestimmungsschaltung 280 von 2. Natürlich ist die Maskenbestimmungsschaltung 280 lediglich einBeispiel einer geeigneten Maskenbestimmungsschaltung und die spezielleMaskenbestimmungsschaltung kann durch die spezielle Testergebniserzeugungsschaltung 290,die benutzt wird, bestimmt sein. Die Maskenbestimmungsschaltung 280 weist darstellungsmäßig einUND-Gatter 590 und vier identische Teilschaltungen 570.0, 570.1, 570.2, 570.3 auf,die den redundanten Zeilen 0, 1, 2 bzw. 3 zugeordnet sind, was einMaskensignal MASK0#, MASK1#, MASK2# bzw. MASK3# erzeugt. Zu einer leichtenBeschreibung sind lediglich die zwei Teilschaltungen 570.0 und 570.3,die den redundanten Zeilen 0 bzw. 3 zugeordnet sind, in 5 detailliert gezeigt undlediglich die Teilschaltung 570.0, die der redundantenZeile 0 zugeordnet ist, ist beschrieben. Die anderen Teilschaltungen 570.1, 570.2, 570.3 weisendie gleichen Funktionen wie dieselben der Teilschaltung 570.0 auf.
    [0072] Beieinem Ausführungsbeispielweist die Teilschaltung 570.0 NOR-Gatter 510.0, 520.0 und 530.0,eine Maskenschmelzstelle 540.0 und einen Widerstand 550.0 auf.Ein erster Eingang des NOR-Gatters 510.0 empfängt IREDSEL0#und ein zweiter Eingang des NOR-Gatters 510.0 empfängt eineInverse von RED/NORM#. Ein dritter Eingang des NOR-Gatters 510.0,der ein Maskenschmelzstellensignal MASKFUSEOUT0# empfängt, ist über die Markierungsschmelzstelle 540.0 mitVcc und über denWiderstand 550.0 mit einer Masse gekoppelt. Das NOR-Gatter 510.0 weisteinen Ausgang auf, der übereine Verbindung 515.0 mit einem Eingang des NOR-Gatters 530.0 verbundenist.
    [0073] DasNOR-Gatter 520.0 empfängtREDHIT0# und RED/NORM# als Eingängeund weist einen Ausgang auf, der mit einem anderen Eingang des NOR-Gatters 530.0 über eineVerbindung 525.0 verbunden ist. Das NOR-Gatter 530.0 empfängt Ausgangssignalevon den NOR-Gattern 510.0 und 520.0 über Verbindungen 515.0 bzw. 525.0 underzeugt MASK0# zu dem UND-Gatter 590 über eine Verbindung 535.0.
    [0074] Fallswährendeines Vor-Ersetzung-Testens herausgefunden wird, daß die redundanteZeile 0 fehlerhaft ist (im Gegensatz zu dem Beispiel oben), kanndie Maskenbestimmungsschaltung 280 programmiert werden,um die redundante Zeile 0 durch ein Durchbrennen (Schneiden) derzugeordneten Markierungsschmelzstelle 540.0 als fehlerhaftzu markieren. Folglich wird MASKFUSEOUT0# aktiviert (niedrig). Fallsspäterder Tester 110 währendeines Nach-Ersetzung-Testens (d. h. wann immer RED/NORM# hoch istund IREDSEL0# niedrig ist) auf die fehlerhafte redundante Zeile0 zugreift, sind alle drei Eingängedes NOR-Gatters 510.0 niedrig, was bewirkt, daß das NOR-Gatter 510.0 ander Verbindung 515.0 hochzieht, was wiederum bewirkt, daß das NOR-Gatter 530.0 ander Verbindung 535.0 niedrigzieht. Dies bewirkt wiederum,daß dasUND-Gatter 590 MASK# aktiviert, was wiederum bewirkt, daß die Testergebniserzeugungsschaltung 290 (2) PASS/FAIL# an der Verbindung 175 hochzieht,um ein Bestehen-Testergebnis anzugeben. Folglich wird der Defektder redundanten Zeile 0 nicht zu dem Tester 110 berichtet.
    [0075] Fallsbei einem Ausführungsbeispielder Tester 110 währendeines Nach-Ersetzung-Testens auf eine normale Zeile zugreift, dievorhergehend währendeines Vor-Ersetzung-Testensals fehlerhaft befunden und durch die redundante Zeile 0 ersetztwurde, ist RED/NORM# niedrig und ist REDHIT0# niedrig. Wenn sowohlRED/NORM# als auch REDHIT0# niedrig sind, wird bewirkt, daß das NOR-Gatter 520.0 ander Verbindung 525.0 hochzieht, was wiederum bewirkt, daß das NOR-Gatter 530.0 eineVerbindung 535.0 niedrigzieht. Dies bewirkt wiederum, daß das UND-Gatter 590 MASK#aktiviert, was wiederum bewirkt, daß die Testergebniserzeugungsschaltung 290 (2) PASS/FAIL# an der Verbindung 175 hochzieht,um ein Bestehen-Testergebnis anzugeben. Folglich wird der Defektder ersetzen normalen Zeile nicht zu dem Tester 110 berichtet.
    [0076] Beidem Beispiel oben wird die normale Zeile 2 während eines Vor-Ersetzung-Testensals fehlerhaft befunden und dann durch die redundante Zeile 0 ersetzt.Wann immer folglich der Tester 110 während eines Nach-Ersetzung-Testens auf die fehlerhafte normaleZeile 2 zugreift (d. h. RED/NORM# ist niedrig und REDHIT0# ist niedrig),zieht das NOR-Gatter 520.0 an der Verbindung 525.0 hoch,was wiederum bewirkt, daß dasNOR-Gatter 530.0 an der Verbindung 535.0 niedrigzieht.Dies bewirkt wiederum, daß dasUND-Gatter 590 MASK# aktiviert, was wiederum bewirkt, daß die Testergebniserzeugungsschaltung 590 (2) PASS/FAIL# an der Verbindung 175 hochzieht,um ein Bestehen-Testergebnis anzugeben. Folglich wird der Defektder ersetzten normalen Zeile 2 nicht zu dem Tester 110 berichtet.
    [0077] Wiees vorhergehend beschrieben ist, kann eine jegliche geeignete Testschaltungbenutzt werden und 6 stelltlediglich ein Ausführungsbeispiel derTestergebniserzeugungsschaltung 290 von 2 dar. Wie es vorhergehend beschriebenist, kann die Testergebniserzeugungsschaltung 290 in einemBetrieb der Testschaltung ähnlichsein, die in dem vorhergehend angegebenen US-Patent Nr. 6,357,027beschrieben ist. Die Testergebniserzeugungsschaltung 290 weistdarstellungsmäßig Testmusterregister 620a und 620b,eine Registerauswahlschaltung 650, eine Vergleichsschaltung 630,einen Inverter 660 und ein ODER-Gatter 640 auf.
    [0078] Jedesder Register 620a und 620b ist über eineVerbindung 205 mit dem Datenbus 145 gekoppeltund ist zu einem Empfangen von Testmustern von dem Datenbus über dieVerbindung 205 in der Lage. Jedes der Testmusterregister 620a und 620b ist über eineVerbindung 225 mit der Vergleichsschaltung 630 gekoppeltund ist zu einem Senden der Inhalte desselben zu der Vergleichsschaltung 630 über dieVerbindung 225 in der Lage.
    [0079] Beieinem Ausführungsbeispielempfängtdie Registerauswahlschaltung 650 ein Adreßbit A0(oder A<0>) und wählt basierendauf dem Wert von A0 eines der Testmusterregister 620a und 620b aus,um das Testmuster von dem Datenbus 145 für eine zugegriffeneZeile zu halten. Bei einem Ausführungsbeispielist das Testmusterregister 620a ausgewählt, um ein erstes Testmustervon dem Datenbus 145 zu halten, falls die Adresse der zugegriffenenZeile gerade ist (A0 = 0), und das Testmusterregister 620b istausgewählt,um ein zweites Testmuster (das das gleiche wie das oder unterschiedlichvon dem ersten Testmuster sein kann) von dem Datenbus 145 zuhalten, falls die Adresse der zugegriffenen Zeile ungerade ist (A0= 1).
    [0080] DieVergleichsschaltung 630 ist mit den Testmusterregistern 620a und 620b über dieVerbindung 225 gekoppelt und ist zu einem Empfangen derInhalte der Testmusterregister 620a und 620b inder Lage. Die Vergleichsschaltung 630 ist ferner mit demSpeicherarray 130N, 130R über eine Verbindung 215 gekoppeltund ist zu einem Empfangen der Inhalte einer zugegriffenen Zeiledes Speicherarrays 130N, 130R über die Verbindung 215 inder Lage. Die Vergleichsschaltung 630 ist zu einem Vergleichendes Werts, den dieselbe von einem der Testmusterregister 620a und 620b über dieVerbindung 225 empfängt,und des Werts in der Lage, den dieselbe von dem Speicherarray 130N, 130R über dieVerbindung 215 empfängt.Falls die zwei Werte übereinstimmen(d. h. eine Übereinstimmung),gibt die Vergleichsschaltung 630 einen logisch hohen Zustandan einer Verbindung 235 aus, die mit einem Eingang des ODER-Gatters 640 verbundenist. Falls die zwei Werte nicht übereinstimmen(d. h. eine Nicht-Übereinstimmung),gibt die Vergleichsschaltung 630 einen logisch niedrigenZustand an der Verbindung 235 aus.
    [0081] FallsMASK#, das an einen anderen Eingang des ODER-Gatters 640 angelegtist, deaktiviert (hoch) ist, ist das Signal an der Verbindung 245 niedrigund daher bewirkt eine Übereinstimmung,daß dasODER-Gatter 640 PASS/FAIL# an der Verbindung 175 hochzieht,was angibt, daß diezugegriffene Zeile den Test besteht. Eine Nicht-Übereinstimmung, während MASK#deaktiviert (d. h. hoch) ist, bewirkt, daß das ODER-Gatter 640 PASS/FAIL#an der Verbindung 175 niedrigzieht, was angibt, daß die Zeile Datennicht halten kann, die vorhergehend zu derselben geschrieben wurden.Falls MASK# aktiviert (niedrig) ist, ist das Signal an der Verbindung 245 hoch,was bewirkt, daß dasODER-Gatter 640 PASS/FAIL# an der Verbindung hochzieht,ob eine Übereinstimmungoder eine Nicht-Übereinstimmung auftrat.PASS/FAIL#, das hoch ist, gibt an, daß die Zeile, deren Testergebnisdurch den Tester 110 gelesen wird, als den Test bestehendbetrachtet werden sollte. MASK#, das aktiviert ist, bedeutet, daß die Zeile,deren Testergebnis gelesen wird, vorhergehend tatsächlich während einesVor-Ersetzung-Testens als fehlerhaft befunden wurde. Daher wirdeine Nicht-Übereinstimmungauftreten und ein Nicht-Bestehen-Testergebnis wird als ein logischniedriger Zustand an der Verbindung 235 erscheinen. Dieses Nicht-Bestehen-Testergebnisan der Verbindung 235 wird jedoch mit einem Bestehen-Testergebnis (PASS/FAIL#ist hoch) an der Verbindung 175 maskiert.
    [0082] Mannehme bei dem Beispiel oben an, daß der Tester 110 während einesNach-Ersetzung-Testens die fehlerhafte normale Zeile 2 durch einSchreiben eines ersten Testmusters in die fehlerhafte normale Zeile2 testet, wobei RED/NORM# niedrig ist und TM/NM# hoch ist. Das ersteTestmuster wird in die normale Zeile 2 und ferner in das Testmusterregister 620a geschrieben,das durch die Registerauswahlschaltung 650 ausgewählt ist(weil die normale Zeile 2 bei einer geraden Adresse 010b positioniert ist).Folglich speichert die Testergebniserzeugungsschaltung 290 daserste Testmuster unabhängigvon der normalen Zeile 2. Man nehme an, daß der Tester 110 später einzweites Testmuster in die fehlerhafte redundante Zeile 1 schreibt,wobei RED/NORM# hoch ist. Das zweite Testmuster wird in die redundanteZeile 1 und ferner in das Testmusterregister 620b geschrieben,das durch die Registerauswahlschaltung 650 ausgewählt ist(weil die redundante Zeile 1 bei einer ungeraden Adresse X01b positioniertist). Folglich speichert die Testergebniserzeugungsschaltung 290 daszweite Testmuster unabhängigvon der redundanten Zeile 1.
    [0083] Wennspäterder Tester 110 Testergebnisse für die normale Zeile 2 liest,wählt dieRegisterauswahlschaltung 650 das Testmusterregister 620a aus, umdas erste Testmuster über dieVerbindung 225 zu der Vergleichsschaltung 630 zuleiten. Die Vergleichsschaltung 630 empfängt fernerdie Inhalte der normalen Zeile 2 über die Verbindung 215.Eine Nicht-Übereinstimmungresultiert aus dem Vergleich des ersten Testmusters aus dem Testmusterregister 620a undden Inhalten der normalen Zeile 2, weil die normale Zeile 2 fehlerhaftist. Weil jedoch MASK# aktiviert ist (aufgrund dessen, daß sowohlREDHIT0# als auch RED/NORM# niedrig sind, was darin resultiert,daß MASK0#niedrig ist, was darin resultiert, daß MASK# niedrig ist. 5), zieht das ODER-Gatter 640 PASS/FAIL#an der Verbindung 175 hoch, was angibt, daß die normaleZeile 2 als den Test bestehend betrachtet wird, obwohl eine Nicht-Übereinstimmungauftritt. Tatsächlichist ein Nicht-Bestehen-Testergebnis für die normale Zeile 2 mit einem Bestehen-Testergebnisan der Verbindung 175 maskiert.
    [0084] Wennspäterder Tester 110 Testergebnisse für die redundante Zeile 1 liest,wählt dieRegisterauswahlschaltung 650 das Testmusterregister 620b aus,um das zweite Testmuster überdie Verbindung 225 zu der Vergleichsschaltung 630 zuleiten. Die Vergleichsschaltung 630 empfängt fernerdie Inhalte von der redundanten Zeile 1 über die Verbindung 215.Eine Nicht-Übereinstimmungresultiert aus dem Vergleich des zweiten Testmusters von dem Testmusterregister 620b undden Inhalten der redundanten Zeile 1, weil die redundante Zeile1 fehlerhaft ist. Weil jedoch MASK# aktiviert ist (aufgrund dessen, daß IREDSEL1#niedrig ist, RED/NORM# hoch ist und MASKFUSEOUT1# niedrig ist, wasdarin resultiert, daß MASK1#niedrig ist, was darin resultiert, daß MASK# aktiviert ist. 5), zieht das ODER-Gatter 640 PASS/FAIL#an der Verbindung 175 hoch, was angibt, daß die redundanteZeile 1 als den Test bestehend betrachtet wird, obwohl eine Nicht-Übereinstimmungauftritt. Ein Nicht-Bestehen-Testergebnisfür dieredundante Zeile 1 ist tatsächlichmit einem Bestehen-Testergebnis an der Verbindung 175 maskiert.
    [0085] Zusammenfassendkann währendeines Nach-Ersetzung-Testens der Tester 110 RED/NORM# niedrigund TM/NM# hochziehen, so daß derTester 110 auf jede und eine jegliche normale Zeile (durchein Plazieren der Adresse der normalen Zeile an dem Adreßbus 135)zugreifen kann, wobei alle Ersetzungen gesperrt sind. Falls derTester 110 eine ersetzte normale Zeile durch ein Schreibeneines Testmusters in dieselbe und später ein Lesen des Testergebnisses(PASS/FAIL#-Signal) fürdieselbe an der Verbindung 175 testet, wird der Tester 110 einBestehen-Signal (PASS/FAIL# ist hoch) empfangen, weil das Nicht-Bestehen-Testergebnisan der Verbindung 235 mit einem Bestehen-Testergebnis an derVerbindung 175 durch ein aktiviertes MASK# von der Maskenbestimmungsschaltung 280 maskiertist. Folglich wird der Defekt der ersetzten normalen Zeile nichtzu dem Tester 110 berichtet.
    [0086] Während einesNach-Ersetzung-Testens kann der Tester 110 RED/NORM# hochziehen,so daß derTester 110 auf jede und eine jegliche redundante Zeile(durch ein Plazieren der Adresse der redundanten Zeile auf dem Adreßbus 135)zugreifen kann. Falls der Tester 110 eine markierte redundante Zeiledurch ein Schreiben eines Testmusters in dieselbe und später einLesen des Testergebnisses (d. h. des PASS/FAIL#-Signals) für dieselbe an der Verbindung 175 testet,wird der Tester 110 ein Bestehen-Ergebnis (PASS/FAIL# isthoch) empfangen, weil das Nicht-Bestehen-Testergebnis an der Verbindung 235 miteinem Bestehen-Testergebnis an der Verbindung 175 durchdas aktivierte MASK# von der Maskenbestimmungsschaltung 280 maskiertist. Folglich wird der Defekt der markierten redundanten Zeile nichtzu dem Tester 110 berichtet.
    [0087] Dieoben beschriebenen Ausführungsbeispieleweisen eine Mehrzahl von Vorteilen gegenüber herkömmlichen Speichergeräten auf.Zunächst ermöglicht dieVerwendung der Maskenbestimmungsschaltung 280 in Verbindungist der Testergebniserzeugungsschaltung 290 ein Testendes Speichergeräts 120 mitden gleichen Testmustern und Testprogrammen sowohl bei einem Vor-als auch einem Nach-Ersetzung-Testen ohne ein Verlieren der programmiertenReparaturersetzungen. Dies vereinfacht die Testprogrammentwicklungerheblich. Außerdemist es nicht erforderlich, eine Testausrüstung hochzurüsten (eswird keine Bit-Ausfall-Abbildung-Fähigkeit zu einem Nach-Ersetzung-Testenbenötigt).
    [0088] Zusätzlich kannsogar nach Ersetzungen auf gegenseitige Abhängigkeiten zwischen benachbartenBlöckenhin geprüftwerden. Währendeines Nach-Ersetzung-Testens werden lediglich neue Defekte berichtet.Bekannte Defekte, die vorhergehend während eines Vor-Ersetzung-Testensherausgefunden wurden, werden maskiert. Dies vereinfacht eine Datensammlungwährendeines Herstellungstestflusses erheblich, da dasselbe unterschiedlicheTestmuster entkoppelt und es möglichmacht, Defekte zu identifizieren, die für einen Test eindeutig sind.
    [0089] Zusätzlich kannein Vor-Ersetzung-Testen verkürztwerden, da gegenseitige Abhängigkeiten zwischenbenachbarten Blöckenspäter(so spätwie Tests von gehäustenChips im Nachfeld) überprüft werdenkönnen.Dies kann Testkosten reduzieren, da es möglich ist, nicht-reparierbareChips früherauszusortieren.
    [0090] DieMaskenschmelzstellen 540 (5)machen es leichter, eine Ausgangsreparatur vorzunehmen. Da die Maskenschmelzstellen 540 (5) und die Hauptschmelzstellen 330 (3) an dem Speichergerät 120 sind,ob die redundanten Zeilen zu einer Ersetzung verwendet werden (d.h. die Hauptschmelzstellen 330 sind durchgebrannt) oderdie redundanten Zeilen fehlerhaft sind (die Maskenschmelzstellen 540 sinddurchgebrannt), kann ein Testprogramm entwickelt werden, das dieSchmelzstellen 330 und 540 liest und bestimmt,welche redundanten Zeilen immer noch zu einem weiteren Ersetzenvon fehlerhaften normalen Zeilen bei einer Ausgangsreparatur verfügbar sind.Es ist nicht notwendig, alle Schmelzstelleninformationen von dem Eingangstestortzu dem Ausgangstestort zu übertragen,und daher ist eine Logistik erheblich vereinfacht.
    [0091] Beieinigen Ausführungsbeispielenkann anstelle eines Identifizierens von Maskierungsbits mit Maskenschmelzstellenein Speichergerät 110 eine Schaltungsanordnungumfassen, die ermöglicht,daß Maskierungsbitsweich gesetzt sind (z. B. die Maskierungsbits können gesetzt und rückgesetztwerden). Zum Beispiel kann die Schaltungsanordnung ein weiches Setzenvon Maskierungsbits durch einen externen Testerbefehl oder intern über eineLogikschaltungsanordnung (nicht gezeigt) ermöglichen, die mit der Testergebniserzeugungsschaltung 290 enthalten ist.In dem Fall, daß lediglichSchmelzstellen verfügbarsind, muß derWafer von einem Tester zu einem Laserschneider bewegt werden, umdie Schmelzstellen zu programmieren. Ungeachtet dessen, ob Maskierungsbitsweich setzbar sind oder durch Schmelzstellen identifiziert sind,ist ein Vorteil der oben beschriebenen Maskierungsfunktion, daß dieselbedie Reparatur (z. B. die Ersetzung von fehlerhaften Arrays mit redundantenArrays) an unterschiedlichen Punkten während eines Testflusses ermöglicht und lediglichneue (inkrementale) Ausfällebei jedem Punkt erfaßtwerden können.Daher ist es erwünscht, dieOption aufzuweisen, um die Schmelzstellen weich zu setzen oder Schmelzstellendirekt an dem Tester durchzubrennen (elektrische Schmelzstellen).
    [0092] Beiden oben beschriebenen Ausführungsbeispielensind Details, wie beispielsweise die Anzahl von normalen Zeilen(8) und redundanten Zeilen (4) lediglich zu einer Darstellung. Natürlich isteine jegliche beliebige Anzahl von normalen Zeilen und redundantenZeilen möglich.Ferner kann ein jeglicher Typ eines Adressierungsschemas verwendet werdenund ein binärerAdreßraumist nicht erforderlich (obwohl der Typ eines Adressierungsschemas für eine Testprogrammentwicklungbekannt sein sollte). Weiterhin hängt die Anzahl von benötigten Adreßschmelzstellenvon einer Anzahl von Variablen ab, wie beispielsweise der Größe von redundanten Blöcken (z.B. 1 Zeile, 2 Zeilen, 4 Zeilen, die durch jeden Block ersetzt sind),und ob jede redundante Zeile verwendet werden kann, um jede normaleZeile zu ersetzen. WährendAusführungsbeispieleder vorliegenden Erfindung mit Bezug auf normale und redundanteZeilen beschrieben wurden, sind die Konzepte natürlich gleichermaßen aufnormale und redundante Spalten anwendbar.
    [0093] Während dasVorhergehende auf Ausführungsbeispieleder vorliegenden Erfindung gerichtet ist, können andere und weitere Ausführungsbeispiele derErfindung entwickelt werden, ohne von dem grundlegenden Schutzbereichderselben abzuweichen, und der Schutzbereich derselben ist durchdie folgenden Ansprüchenbestimmt.
    权利要求:
    Claims (26)
    [1] Speichergerät,das folgende Merkmale aufweist: eine Mehrzahl von Speicherelementen,die getestet werden sollen; eine Maskenbestimmungsschaltung,die konfiguriert ist, um ein Maskensignal zu aktivieren, falls einTestspeicherelement vorhergehend als fehlerhaft befunden wurde;und eine Testschaltung, um ein Nicht-Bestehen- oder ein Bestehen-Testergebnisfür dasTestspeicherelement zu erzeugen, wobei die Testschaltung konfiguriertist, um: Referenzdaten zu dem Testspeicherelement zu schreiben, gespeicherteDaten von dem Testspeicherelement zu lesen, die gespeichertenDaten mit den Referenzdaten zu vergleichen; falls das Maskensignalaktiviert ist, ein Bestehen-Ergebnis ungeachtet der Ergebnisse desVergleichs zu erzeugen, und falls das Maskensignal nicht aktiviertist, ein Bestehen-Ergebnis zu erzeugen, lediglich falls die gespeichertenDaten mit den Referenzdaten übereinstimmen.
    [2] Speichergerätgemäß Anspruch1, bei dem die Mehrzahl von Speicherelementen, die getestet werdensollen, normale Speicherelemente und redundante Speicherelementeaufweisen.
    [3] Speichergerätgemäß Anspruch2, bei dem die Maskenbestimmungsschaltung konfiguriert ist, um dasMaskensignal zu aktivieren, falls das Testspeicherelement ein normalesSpeicherelement ist, das mit einem redundanten Speicherelement ersetztwurde.
    [4] Speichergerätgemäß Anspruch2 oder 3, wobei das Speichergerätferner eine Mehrzahl von Maskenschmelzstellen aufweist, wobei jedeangeben soll, daß einzugeordnetes der redundanten Speicherelemente fehlerhaft ist.
    [5] Speichergerätgemäß Anspruch4, bei dem die Maskenbestimmungsschaltung konfiguriert ist, um dasMaskensignal zu aktivieren, falls das Testspeicherelement ein redundantesSpeicherelement ist und die zugeordnete Maskenschmelzstelle angibt, daß das redundanteSpeicherelement fehlerhaft ist.
    [6] Speichergerät,das folgende Merkmale aufweist: ein Array von normalen Speicherelementen; eineMehrzahl von redundanten Speicherelementen; eine Redundant-Auswahlschaltung,die programmierbar ist, um ansprechend auf ein Erfassen einer Adresseeines fehlerhaften normalen Speicherelements ein nichtfehlerhaftesredundantes Speicherelement auszuwählen; und eine Mehrzahlvon Maskenschmelzstellen, die jeweils angeben sollen, daß ein zugeordnetesder redundanten Speicherelemente fehlerhaft ist.
    [7] Speichergerätgemäß Anspruch6, bei dem die Redundant-Auswahlschaltungkonfiguriert ist, um fehlerhafte normale Speicherelemente auszuwählen, wennein Maskensignal aktiviert ist.
    [8] Speichergerätgemäß Anspruch6 oder 7, wobei das Speichergerätferner einen Erweiterte-Adresse-Decodiereraufweist, der ermöglicht,daß redundanteSpeicherelemente unter Verwendung erweiterter Adressen ungeachteteines Zustands der zugeordneten Maskenschmelzstellen ausgewählt werden.
    [9] Speichergerätgemäß einemder Ansprüche6 bis 8, bei dem die Maskenschmelzstellen elektrisch programmierbarsind und wobei das Speichergerät fernereine Schmelzstellenprogrammierungsschaltung aufweist.
    [10] Speichergerätgemäß einemder Ansprüche6 bis 9, das ferner eine Schnittstelle aufweist, die ermöglicht,daß derZustand der Maskenschmelzstellen durch ein externes Gerät gelesenwird.
    [11] Verfahren zum Testen eines Halbleiterspeichergeräts, daseine Mehrzahl von normalen Speicherelementen und eine Mehrzahl vonredundanten Speicherelementen aufweist und folgende Schritte aufweist: Bestimmen,welche der redundanten Speicherelemente fehlerhaft sind; und Speichernvon Informationen auf dem Speichergerät, die angeben, welche derredundanten Speicherelemente fehlerhaft sind.
    [12] Verfahren gemäß Anspruch11, bei dem das Speichern von Informationen, die angeben, welche derredundanten Elemente fehlerhaft sind, ein Durchbrennen von Schmelzstellenaufweist, die den fehlerhaften redundanten Elementen zugeordnetsind.
    [13] Verfahren gemäß Anspruch12, bei dem die Schmelzstellen elektrisch programmierbare Schmelzstellensind.
    [14] Verfahren gemäß einemder Ansprüche11 bis 13, das ferner folgende Schritte aufweist: Bestimmen,welche der normalen Speicherelemente fehlerhaft sind; und Ersetzenvon fehlerhaften normalen Speicherelementen mit nichtfehlerhaftenredundanten Speicherelementen.
    [15] Verfahren zum Testen eines Speicherelements einesHalbleiterspeichergeräts,das folgende Schritte aufweist: (a) Schreiben von Referenzdatenzu einem Speicherelement; (b) Lesen von gespeicherten Datenvon dem Speicherelement; (c) Vergleichen der gespeichertenDaten mit den Referenzdaten; (d) Bestimmen, ob das Speicherelementvorhergehend als fehlerhaft befunden wurde; (e) Erzeugen einesBestehen-Ergebnisses ungeachtet der Ergebnisse des Vergleichs ansprechendauf das Bestimmen, daß dasSpeicherelement vorhergehend als fehlerhaft befunden wurde; und (f)Erzeugen eines Bestehen-Ergebnisses, lediglich falls die gespeichertenDaten mit den Referenzda ten übereinstimmen,ansprechend auf das Bestimmen, daß das Speichergerät vorhergehendnicht als fehlerhaft befunden wurde.
    [16] Verfahren gemäß Anspruch15, bei dem das Bestimmen, ob das Speicherelement vorhergehend alsfehlerhaft befunden wurde, bei (d) ein Erfassen des Zustands einerSchmelzstelle aufweist.
    [17] Verfahren gemäß Anspruch15 oder 16, bei dem das Halbleiterspeichergerät eine Mehrzahl von normalenSpeicherelementen und eine Mehrzahl von redundanten Speicherelementenaufweist.
    [18] Verfahren gemäß Anspruch17, das ferner ein Wiederholen der Schritte (a) – (f) für jedes der normalen Speicherelementeaufweist.
    [19] Verfahren gemäß Anspruch18, das ferner ein Reparieren des Speichergeräts durch ein Ersetzen von normalenSpeicherelementen, die bei (e) oder (f) ein Bestehen-Ergebnis nicht erreichten,mit nichtfehlerhaften redundanten Speicherelementen aufweist.
    [20] Verfahren gemäß Anspruch19, das ferner ein Bestimmen aufweist, welche der redundanten Speicherelementenichtfehlerhaft sind.
    [21] Verfahren gemäß Anspruch20, bei dem das Bestimmen, welche der redundanten Speicherelementenichtfehlerhaft sind, ein Lesen von Schmelzstelleninformationenvon dem Speichergerätaufweist.
    [22] Verfahren gemäß einemder Ansprüche18 bis 21, das ferner ein Wiederholen der Schritte (a) – (f) für jedesder redundanten Speicherelemente aufweist.
    [23] Verfahren zum Testen eines Halbleiterspeichergeräts, daseine Mehrzahl von normalen Speicherelementen und eine Mehrzahl vonredundanten Speicherelementen aufweist und folgende Schritte aufweist: Durchführen einesEingangstests, der folgende Schritte aufweist: Bestimmen, welcheder normalen Speicherelemente und der redundanten Speicherelementefehlerhaft sind; Ersetzen von fehlerhaften normalen Speicherelementenmit nichtfehlerhaften redundanten Speicherelementen; und Durchbrennenvon Maskenschmelzstellen, um anzugeben, welche der redundanten Elementefehlerhaft sind; und Durchführeneines Ausgangstests, der fürjedes normale Speicherelement folgende Schritte aufweist: Schreibenvon Referenzdaten zu dem normalen Speicherelement; Lesen vongespeicherten Daten von dem normalen Speicherelement; Vergleichender gespeicherten Daten, die von dem normalen Speicherelement gelesenwerden, mit den Referenzdaten; Erzeugen eines Bestehen-Ergebnissesungeachtet der Ergebnisse des Vergleichs, falls das normale Speicherelementdurch ein redundantes Element ersetzt wurde; und Erzeugen einesBestehen-Ergebnisses, lediglich falls die gespeicherten Daten mitden Referenzdaten übereinstimmen,falls das normale Speichergerät nichtdurch ein redundantes Element ersetzt wurde.
    [24] Verfahren gemäß Anspruch23, bei dem der Ausgangstest ferner für jedes redundante Speicherelementfolgende Schritte aufweist: Schreiben von Referenzdaten zudem redundanten Speicherelement; Lesen von gespeicherten Datenvon dem redundanten Speicherelement; Vergleichen der gespeichertenDaten, die von dem redundanten Speicherelement gelesen werden, mit denReferenzdaten; Erzeugen eines Bestehen-Ergebnisses ungeachtet derErgebnisse des Vergleichs, falls eine Maskenschmelzstelle angibt,daß dasredundante Speicherelement fehlerhaft ist; und Erzeugen einesBestehen-Ergebnisses, lediglich falls die gespeicherten Daten mitden Referenzdaten übereinstimmen,ansprechend auf das Bestimmen, daß das Speichergerät vorhergehendnicht als fehlerhaft befunden wurde.
    [25] Verfahren gemäß Anspruch23 oder 24, bei dem die Referenzdaten und eine Reihenfolge, in der dienormalen Speicherelemente währenddes Ausgangstests getestet werden, gewählt sind, um gegenseitige Abhängigkeitenzwischen benachbarten normalen Speicherelementen zu testen.
    [26] Verfahren gemäß einemder Ansprüche23 bis 25, das ferner folgende Schritte aufweist: Bestimmen,welche der redundanten Speicherelemente nichtfehlerhaft sind, basierendauf dem Zustand der Maskenschmelzstellen; und Ersetzen vonnormalen Speicherelementen, die ein Bestehen-Ergebnis nicht erreichten,mit redundanten Speicherelementen, die als nichtfehlerhaft bestimmt sind.
    类似技术:
    公开号 | 公开日 | 专利标题
    CN106257595B|2020-10-30|自修复器件及其方法
    Kim et al.1998|Built in self repair for embedded high density SRAM
    JP3006303B2|2000-02-07|アレイビルトインセルフテスト（ａｂｉｓｔ）システム
    US5153880A|1992-10-06|Field-programmable redundancy apparatus for memory arrays
    US6691264B2|2004-02-10|Built-in self-repair wrapper methodology, design flow and design architecture
    US6651202B1|2003-11-18|Built-in self repair circuitry utilizing permanent record of defects
    US6977855B2|2005-12-20|Apparatus and method for dynamically repairing a semiconductor memory
    US7237154B1|2007-06-26|Apparatus and method to generate a repair signature
    JP3866588B2|2007-01-10|半導体集積回路装置
    US6757204B2|2004-06-29|Circuit device having a fuse
    US5917764A|1999-06-29|Semiconductor memory device
    EP1408516B1|2006-06-21|Interface zum Durchbrennen von Schmelzsicherungen für ein Speicherchip
    US6590816B2|2003-07-08|Integrated memory and method for testing and repairing the integrated memory
    JP3588246B2|2004-11-10|プロセッサ・ベースの組込み自己検査マクロ及び集積回路チップ
    KR100648281B1|2006-11-23|보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
    US6996017B2|2006-02-07|Redundant memory structure using bad bit pointers
    KR100227058B1|1999-10-15|반도체 기억장치 및 그 결함 검사방법
    KR100432791B1|2004-05-24|메모리 시험방법 및 메모리 시험장치
    US6728910B1|2004-04-27|Memory testing for built-in self-repair system
    US8289790B2|2012-10-16|Memory repair systems and methods for a memory having redundant memory
    US6438044B2|2002-08-20|Semiconductor memory device and method of testing the same
    JP2922060B2|1999-07-19|半導体記憶装置
    US5987632A|1999-11-16|Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations
    US5313424A|1994-05-17|Module level electronic redundancy
    US6940781B2|2005-09-06|Semiconductor memory, method of testing semiconductor memory and method of manufacturing semiconductor memory
    同族专利:
    公开号 | 公开日
    US20060242492A1|2006-10-26|
    US7490274B2|2009-02-10|
    US20040221210A1|2004-11-04|
    DE102004020875B4|2014-07-31|
    US7137049B2|2006-11-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-12-09| OP8| Request for examination as to paragraph 44 patent law|
    2007-11-22| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2012-05-11| R016| Response to examination communication|
    2013-05-15| R016| Response to examination communication|
    2014-04-10| R018| Grant decision by examination section/examining division|
    2015-05-01| R020| Patent grant now final|
    2015-06-05| R082| Change of representative|
    2015-06-05| R081| Change of applicant/patentee|Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2016-11-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]