• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Esist ein Verfahren zum Löschen eineslogischen Datenblocks eines MRAM gemäß einem Ausführungsbeispielder vorliegenden Erfindung offenbart. Das Verfahren weist ein Bereitstelleneines MRAM, der einen logischen Datenblock aufweist, der für eine Verteilung vonFeldschwellen fürausgewähltesund nicht-ausgewähltesSchreiben konfiguriert ist, wenn von einem logischen Eins-Zustandzu einem logischen Null-Zustand geschaltet wird, wobei die Feldschwellefür ausgewähltes Schreiben vonder Feldschwelle fürnicht-ausgewähltesSchreiben durch eine vorgewählteGröße getrenntist, und ein Schreiben aller Bits des logischen Datenblocks in denlogischen Null-Zustand auf.
    公开号:DE102004015575A1
    申请号:DE102004015575
    申请日:2004-03-30
    公开日:2005-03-17
    发明作者:Richard L. Hilton；Frederick A. Palo Alto Perner；Kenneth K. Smith
    申请人:Hewlett Packard Development Co LP；
    IPC主号:G11C11-15
    专利说明:
    [0001] DiesePatentanmeldung ist auf die gleichzeitig eingereichten Patentanmeldungenmit dem Titel LOGISCHER DATENBLOCK, MAGNETISCHER DIREKTZUGRIFFSSPEICHER,SPEICHERMODUL, COMPU-TERSYSTEMUND VERFAHREN und VERFAHREN ZUM ADAPTIVEN SCHREI-BEN EINES MAGNETISCHEN DIREKTZUGRIFFSSPEICHERSbezogen, die beide ebenfalls anhängigsind.
    [0002] Einmagnetischer Speicher, wie beispielsweise ein MRAM, umfaßt typischerweiseein Array von magnetischen Speicherzellen. Eine typische magnetischeSpeicherzelle umfaßteine Schicht eines magnetischen Films, bei dem eine Magnetisierung veränderbarist, und eine Schicht eines magnetischen Films bei dem eine Magnetisierungin eine spezielle Richtung fest oder „festgenagelt" (pinned) ist. Dermagnetische Film, der eine veränderbareMagnetisierung aufweist, kann als eine Datenspeicherungsschichtbezeichnet werden. Der magnetische Film, der festgenagelt ist, kannals eine Referenzschicht bezeichnet werden.
    [0003] DieAusrichtung der Magnetisierung jeder magnetischen Speicherzellekann eine von zwei stabilen Ausrichtungen zu einer Zeit annehmen.Die zwei stabilen Ausrichtungen werden als „parallel" und „antiparallel" bezeichnet und stellenlogische Zuständevon „1" bzw. „0" dar. 1A und 1B stellen die Grundstruktur einer herkömmlichenmagnetischen Speicherzelle 100 dar, die eine Referenzschicht 102 miteiner gleichen Achsenausrichtung der Magnetisierung mit Bezug aufdie Leichtachse der Datenspeicherungsschicht 104 aufweist.Die magnetische Speicherzelle 100 umfaßt eine Tunnelsperrschicht oderTunnelbarriere 106 zwischen der Datenspeicherungsschicht 104 undder Referenzschicht 102. Diese Struktur der magnetischenSpeicherzelle 100 kann als ein Spintunnelelement (STD =spin tunneling device) bezeichnet werden, bei dem eine elektrischeLadung währendLese-Operationen durch die Tunnelsperrschicht 106 wandert.Diese elektrische Ladungswanderung durch die Tunnelsperrschicht 106 isteinem Phänomenzuzuschreiben, das als ein Spintunneln bekannt ist und auftritt,wenn eine Lesespannung an die magnetische Speicherzelle 100 angelegtist.
    [0004] 1A stellt eine magnetischeSpeicherzelle 100 dar, die eine Datenspeicherungsschicht 104 miteiner parallelen magnetischen Ausrichtung relativ zu der Referenzschicht 102 aufweist.Ein Vektor M1 stellt die gesamte oder resultierende Ausrichtungeiner Magnetisierung in der Datenspeicherungsschicht 104 dar.Der Vektor M1 umfaßtBeiträgevon Magnetisierungen entlang der Leichtachse und in den Kantenbereichender Datenspeicherungsschicht 104. Die Ausrichtung einerMagnetisierung in der Referenzschicht 102 ist durch einenVektor M2 dargestellt, der in eine Richtung parallel zu der Leichtachseder Datenspeicherungsschicht 104 fest ist. Somit stellt 1A eine magnetische Speicherzelledar, die einen logischen „1"-Zustand speichert.
    [0005] DerVektor M1 kann abhängigvon dem logischen Zustand der magnetischen Speicherzelle 100 verändert werden.Der Vektor M1 wird durch die Anlegung von Magnetfeldern unter Verwendungvon Leitern manipuliert, die der magnetischen Speicherzelle 100 zugeordnetsind. Diese Magnetfelder werden angelegt, um die Richtungen derMagnetisierungen, Vektor M1, in der Datenspeicherungsschicht 104 zudrehen oder umzukehren, einschließlich der Leichtachsenmagnetisierungund der Kantenbereiche. 1B stellteine magnetische Speicherzelle 100 dar, die eine Referenzschicht 102 miteiner antiparallelen magnetischen Ausrichtung relativ zu der Referenzschicht 102 aufweist.Somit stellt 1B einemagnetische Speicherzelle dar, die einen logischen „0"-Zustand speichert.
    [0006] Derlogische Zustand einer magnetischen Speicherzelle kann durch denWiderstand derselben angegeben sein, der von den Relativausrichtungen einerMagnetisierung in der Datenspeicherungs- und Referenzschicht derselbenabhängt.Eine derartige magnetische Speicherzelle befindet sich typischerweisein einem Niedrigwiderstandszustand, falls die Ausrichtung einerMagnetisierung in der Datenspeicherungsschicht derselben im wesentlichenparallel zu der Ausrichtung einer Magnetisierung in der Referenzschichtderselben ist. Im Gegensatz dazu befindet sich eine magnetischeSpeicherzelle typischerweise in einem Hochwiderstandszustand, fallsdie Ausrichtung einer Magnetisierung in der Datenspeicherungsschichtderselben im wesentlichen antiparallel zu der Ausrichtung einerMagnetisierung in der Referenzschicht derselben ist.
    [0007] Einemagnetische Speicherzelle kann durch ein Anlegen von Magnetfeldern,die die Ausrichtung einer Magnetisierung in der Datenspeicherungsschichtderselben drehen, in einen erwünschtenlogischen Zustand geschrieben werden. Typischerweise richtet sichdie Ausrichtung einer Magnetisierung in der Datenspeicherungsschichtentlang einer Achse der Datenspeicherungsschicht aus, die allgemeinals eine „Leichtachse" (easy axis) bezeichnetwird. Die Magnetfelder könnenangelegt werden, um die Ausrichtung einer Magnetisierung in derDatenspeicherungsschicht entlang der Leichtachse derselben entwederzu einer parallelen oder einer antiparallelen Ausrichtung mit Bezugauf die Ausrichtung einer Magnetisierung in der Referenzschichtabhängigvon dem erwünschtenlogischen Zustand zu drehen.
    [0008] Bekanntemagnetische Speicher umfassen typischerweise ein Array von Wortleitungenund Bitleitungen, die verwendet werden, um Magnetfelder während einemSchreiben an die magnetischen Speicherzellen anzulegen. Die magnetischenSpeicherzellen sind gewöhnlicherweisean Schnittpunkten der Wortleitungen und Bitleitungen positioniert. Eineausgewähltemagnetische Speicherzelle kann durch ein Anlegen von elektrischenStrömenan die spezielle Wort- und Bitleitung geschrieben werden, die sichan der ausgewähltenmagnetischen Speicherzelle schneiden. Typischerweise erzeugt einan die spezielle Bitleitung angelegter elektrischer Strom ein Magnetfeld,das im wesentlichen entlang der Leichtachse der ausgewählten magnetischenSpeicherzellen ausgerichtet ist. Das Magnetfeld, das mit der Leichtachseausgerichtet ist, kann als ein longitudinales Schreibfeld bezeichnetwerden. Ein an die spezielle Wortleitung angelegter elektrischereStrom erzeugt gewöhnlicherweiseein Magnetfeld, das im wesentlichen senkrecht zu der Leichtachseder ausgewähltenmagnetischen Speicherzelle ist.
    [0009] Typischerweiseempfängtlediglich die ausgewähltemagnetische Speicherzelle sowohl das longitudinale als auch dassenkrechte Schreibfeld. Andere magnetische Speicherzellen, die mitder speziellen Wortleitung gekoppelt sind, empfangen gewöhnlicherweiselediglich das senkrechte Schreibfeld. Andere magnetische Speicherzellen,die mit der speziellen Bitleitung gekoppelt sind, empfangen gewöhnlicherweiselediglich das longitudinale Schreibfeld.
    [0010] DieBeträgedes longitudinalen und des senkrechten Schreibfelds sind gewöhnlicherweise gewählt, umhoch genug zu sein, so daß dieausgewähltemagnetische Speicherzelle ihren logischen Zustand schaltet, aberum niedrig genug zu sein, so daß dieanderen magnetischen Speicherzellen, die entweder dem longitudinalenoder dem senkrechten Schreibfeld ausgesetzt sind, nicht schalten.Ein unerwünschtesSchalten einer magnetischen Speicherzelle, die lediglich das longitudinaleoder das senkrechte Schreibfeld empfängt, wird allgemein als ein „Halbauswahl"-Wechseln (half-selectswitching) bezeichnet.
    [0011] EineHerstellungsvariation unter den magnetischen Speicherzellen kanndie Wahrscheinlichkeit eines Halbauswahlwechselns erhöhen. ZumBeispiel kann eine Herstellungsvariation bei den longitudinalenoder senkrechten Abmessungen oder Formen der magnetischen Speicherzellendie Wahrscheinlichkeit eines Halbauswahlwechselns erhöhen. Zusätzlich kanneine Variation bei den Dicken oder der kristallinen Anisotropievon Datenspeicherungsschichten die Wahrscheinlichkeit eines Halbauswahlwechselnserhöhen.Leider verringert eine derartige Herstellungsvariation die Ausbeutebei Herstellungsprozessen fürmagnetische Speicher und reduziert die Zuverlässigkeit von bekannten magnetischen Speichern.
    [0012] DieReferenzschicht einer magnetischen Speicherzelle ist gewöhnlicherweiseeine Schicht eines magnetischen Materials, bei der eine Magnetisierungin eine spezielle Richtung fest oder „festgenagelt" ist. Bei einer herkömmlichenmagnetischen Speicherzelle kann die Referenzschicht gebildet sein,wobei die Magnetisierung derselben in eine Richtung festgenageltist, die parallel zu der Leichtachse der Datenspeicherungsschichtist. Folglich ist die Ausrichtung einer Magnetisierung in der Referenzschichtder herkömmlichenmagnetischen Speicherzelle typischerweise parallel zu der Leichtachseder Datenspeicherungsschicht.
    [0013] Eineherkömmlichemagnetische Speicherzelle kann durch ein Anlegen von Magnetfelderngeschrieben werden, die die Ausrichtung einer Magnetisierung inder Datenspeichenspeicherungsschicht von einer Richtung zu der anderenentlang der Leichtachse derselben umkehren. Diese Umkehrung bewirkt,daß diemagnetische Speicherzelle zwischen dem Hoch- und dem Niedrigwiderstandszustand derselbenschaltet. Der logische Zustand der magnetischen Speicherzelle kannwährendeiner Lese-Operation durch ein Messen des Widerstands derselbenbestimmt werden.
    [0014] Typischerweiseist die Datenspeicherungsschicht als ein Rechteck oder Oval miteiner länglichenAbmessung entlang der Leichtachse derselben hergestellt. Diese Konfigurationenminimieren die negativen Wirkungen von Kantenbereichen. Eine derartigeStruktur erhöhtgewöhnlicherweiseeinen Leichtachsenbeitrag zu der resultierenden Ausrichtung einerMagnetisierung in der Datenspeicherungsschicht im Vergleich zu Beiträgen vonden Kantenbereichen. Die rechteckige oder ovale Konfiguration legtdie Form-Anisotropie fürdie Bitzelle fest und liefert eine bistabile Struktur. Der paralleleZustand erfordert mehr Energie, um die Ausrichtung einer Magnetisierungin der Datenspeicherungsschicht während Schreib-Operationen zudrehen.
    [0015] Fernersind die Speicherzellen ausgerichtet, so daß die Leichtachsen parallelmit den jeweiligen Wortleitungen derselben sind. Ein Problem beidieser Konfiguration ist, daß während einerSchreib-Operation die Speicherzellen nicht tatsächlich geschrieben werden,sondern sich dieselben, die die gleiche Bitleitung gemeinschaftlichverwenden, in einem Halbauswahlmodus befinden. Während einer Halbauswahl kannein Schreibstrom ein Magnetfeld erzeugen, das ausreichend genugist, damit bestimmte empfindliche Bits bewirken, daß sich diemagnetische Ausrichtung der Datenspeicherungsschicht von einer parallelenAusrichtung zu einer Niedrigenergiezustand- oder antiparallelenAusrichtung umkehrt. Falls die Ausrichtung ursprünglich in einer parallelen Ausrichtungwar und dann gedreht ist, um antiparallel zu sein, wird ein Fehleraufgetreten sein. Fehlerkorrekturtechniken können einige dieser Auftretensfälle korrigieren,aber wenn die Auftretensfälledie Fähigkeitder Fehlerkorrekturtechniken überschreiten,resultieren unkorrigierbare Fehler. Diese gleiche Form eines Halbauswahlfehlerskann währendeiner Lese-Operation auftreten, bei der die Wortleitung zu einemgegebenen Potentialwert, typischerweise einer Masse, gehalten wirdund ein Erfassungs- oder Lesepotential an alle der Säulen angelegtwird. Während dererzeugte Lesestrom fürein gegebenes Bit typischerweise klein ist (auf der Größenordnungvon 1 μAoder weniger) und alle Bits an einer ausgewählten Zeile diesen gleichenStromfluß ausder Zeile aufweisen, kann der Nettostrom genug sein, um diese Speicherzellen,die die Wortleitung gemeinschaftlich verwenden, halb zu wählen, fallsdie Wortleitung ausgerichtet ist, um ein Leichtachsenfeld zu erzeugen, selbstwenn dieselben gegenwärtignicht gelesen werden.
    [0016] Daferner die Abmessungen der Speicherzellen sich weiter verringern,erhöhtsich die Empfindlichkeit derselben für Halbauswahl-bewirkte Fehler. Folglichexistiert ein Bedürfnisauf dem Gebiet fürein Verfahren, eine Vorrichtung und ein System zum Reduzieren vonHalbauswahlfehlern.
    [0017] Esist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Löschen eineslogischen Datenblocks eines magnetischen Direktzugriffsspeichers(MRAM), ein Verfahren zum Schreiben eines logischen Datenblockseines magnetischen Direktzugriffsspeichers (MRAM), einen magnetischenDirektzugriffsspeicher (MRAM), ein magnetisches Speichermodul oderein Computersystem mit verbesserten Charakteristika zu schaffen.
    [0018] DieseAufgabe wird durch ein Verfahren gemäß Anspruch 1 oder Anspruch7, einen magnetischen Direktzugriffsspeicher (MRAM) gemäß Anspruch10, ein magnetisches Speichermodul gemäß Anspruch 17 oder ein Computersystemgemäß Anspruch19 gelöst.
    [0019] EinVerfahren zum Löscheneines logischen Datenblocks eines MRAM gemäß einem Ausführungsbeispielder vorliegenden Erfindung ist offenbart. Das Verfahren weist einBereitstellen eines MRAM, der einen logischen Datenblock aufweist,der zu einer Verteilung von Feldschwellen für ausgewähltes und nicht-ausgewähltes Schreibenkonfiguriert ist, wenn von einem logischen Eins-Zustand zu einemlogischen Null-Zustand geschaltet wird, wobei die Feldschwelle für ausgewähltes Schreibenvon der Feldschwelle fürnicht-ausgewähltes Schreiben durcheine vorgewählteGröße getrenntist, und ein Schreiben aller Bits des logischen Datenblocks in denlogischen Null-Zustand auf.
    [0020] ZusätzlicheMerkmale und Vorteile der Erfindung werden aus der detailliertenfolgenden Beschreibung in Verbindung mit den zugehörigen Zeichnungenersichtlich, die zusammen durch ein Bespiel Merkmale von Ausführungsbeispielender vorliegenden Erfindung darstellen.
    [0021] Diefolgenden Zeichnungen stellen exemplarische Ausführungsbeispiele zum Ausführen derErfindung dar. Gleiche Bezugszeichen beziehen sich auf gleiche Teilein unterschiedlichen Ansichten oder Ausführungsbeispielen der vorliegendenErfindung in den Zeichnungen.
    [0022] BevorzugteAusführungsbeispieleder vorliegenden Erfindung werden nachfolgend bezugnehmend auf diebeiliegenden Zeichnungen nähererläutert.Es zeigen:
    [0023] 1A – 1B dieGrundstruktur einer herkömmlichenmagnetischen Speicherzelle, wobei sowohl die parallele bzw. dieantiparallele magnetische Ausrichtung gezeigt sind;
    [0024] 2 ein schematisches Blockdiagrammeines Ausführungsbeispielseines MRAM gemäß der vorliegendenErfindung;
    [0025] 3 eine auseinandergezogeneperspektivische Ansicht eines anderen Ausführungsbeispiels eines MRAMgemäß der vorliegendenErfindung;
    [0026] 4 ein Flußdiagrammeines Ausführungsbeispielseines Verfahrens zum Reduzieren von Halbauswahlschreibfehlern innerhalbeines MRAM gemäß der vorliegendenErfindung;
    [0027] 5 ein Flußdiagrammeines Ausführungsbeispielseines Verfahrens zum Löscheneines logischen Datenblocks eines MRAM gemäß der vorliegenden Erfindung;
    [0028] 6 einen Graph von Wahrscheinlichkeitsverteilungenfür gewählte undungewählteBits für eineSchreib-Operation, bei der eine magnetische Speicherzelle von einem „0"- zu einem „1"-Zustand umgeschaltetwird, gemäß einemAusführungsbeispielder vorliegenden Erfindung;
    [0029] 7 ein Flußdiagrammeines Verfahrensausführungsbeispielszum Schreiben eines logischen Datenblocks eines MRAM gemäß der vorliegenden Erfindung;
    [0030] 8 ein Blockdiagramm einesmagnetischen Speichermoduls gemäß einemAusführungsbeispielder vorliegenden Erfindung;
    [0031] 9 ein Blockdiagramm einesComputersystems gemäß einemAusführungsbeispielder vorliegenden Erfindung;
    [0032] 10 ein Flußdiagrammeines Verfahrens zum adaptiven Schreiben von magnetischen Speicherzelleneines MRAM gemäß einemanderen Ausführungsbeispielder vorliegenden Erfindung;
    [0033] 11 ein Flußdiagrammeines Ausführungsbeispielseines Verfahrens zum adaptiven Bestimmen einer Schreibstromschwellezum Schreiben von magnetischen Speicherzellen eines logischen Datenblockseines MRAM gemäß der vorliegenden Erfindung;und
    [0034] 12 ein Flußdiagrammeines anderen Verfahrens zum adaptiven Schreiben von magnetischenSpeicherzellen eines MRAM gemäß einemanderen Ausführungsbeispielder vorliegenden Erfindung.
    [0035] Nunwird auf die exemplarischen Ausführungsbeispiele,die in den Zeichnungen dargestellt sind, Bezug genommen und es wirdhierin eine spezifische Sprache verwendet, um dieselben zu beschreiben. 2 ist ein schematischesBlockdiagramm eines Ausführungsbeispielseines MRAM 200 gemäß der vorliegendenErfindung. Der MRAM 200 kann eine Mehrzahl von Leichtachsenerzeugungsleitern 208 (diedurch die Zahl n dargestellte Mehrzahl, wie es in 2 gezeigt ist) und einer Mehrzahl von Schwerachsenerzeugungsleitern 210 (diedurch die Zahl m dargestellte Mehrzahl, wie es in 2 gezeigt ist) umfassen. Der MRAM 200 kanneinen oder mehrere Logikdatenblöcke 202 umfassen(zu einer Klarheit lediglich einer in einer gepunkteten Linie gezeigt),wobei jeder logische Datenblock 202 eine Mehrzahl von magnetischenSpeicherzellen 100 in Kommunikation mit einem einzigenLeichtachsenleiter 204 umfaßt. Die magnetischen Speicherzellen 100 sindan den Schnittpunkten eines einzigen Leichtachsenleiters 204 undjedes schneidenden Schwerachsenleiters 206 gebildet. Einlogischer Datenblock 202 gemäß einem Ausführungsbeispielder vorliegenden Erfindung ist gemäß einem vorgewählten blockbasiertenFehlerkorrekturcode (ECC = error correction Code) proportioniert,der verwendet wird, um Daten innerhalb des logischen Datenblocks 202 zucodieren.
    [0036] EinFehlerkorrekturcodieren betrifft ein Empfangen von ursprünglichenDaten zu einer Speicherung in den magnetischen Speicherzellen 100 und einBilden von ECC-codierten Daten, die es ermöglichen, daß Fehler identifiziert undkorrigiert werden. Die ECC-codierten Daten umfassen die ursprünglichenDaten und ECC-Paritätsdaten.Währendeiner Lese-Operation könnendie ursprünglichenDaten durch ein ECC-Decodieren der verfälschten ECC-codierten Datenaus verfälschenECC-codierten Daten wieder gewonnen werden. Vorgewählte blockbasierteFehlerkorrekturschemata, die zu einer Verwendung bei Ausführungsbeispielender vorliegenden Erfindung geeignet sind, können zumindest einen von einemBose-Chaudhuri-Hochquenghem- (BCH-) Code, einem Reed- Solomon-Code undeinem lauflängenbegrenztenCode (RLL = run length limited) umfassen. Zum Beispiel erzeugt gemäß einemAusführungsbeispielder vorliegenden Erfindung ein [160, 128, 32] Reed-Solomon-CodeCodewörtervon 160, 8-Bit-Symbolen,die 128 ursprünglichenDatenbytes (8-Bits) entsprechen, und ist in der Lage, bis zu 16 Zufallsfehlerin den 160, 8-Bit-Symbolen zu korrigieren. Gemäß einem anderen Ausführungsbeispielder vorliegenden Erfindung erzeugt ein [132, 128, 4] Reed-Solomon-CodeCodewörtervon 132, 8-Bit-Symbolen,die 132 ursprünglichenDatenbytes (8-Bits) entsprechen, und ist in der Lage, bis zu zwei Zufallsfehlerin den 132, 8-Bit-Symbolen zu korrigieren. Andere ECC-Schemata können auchbei Ausführungsbeispielender vorliegenden Erfindung benutzt werden.
    [0037] ZusätzlicheHintergrundinformationen zu Fehlerkorrekturschemata sind zu findenin W.W. Peterson und E.J. Weldon, Jr., „Error-Correcting Codes", 2. Ausgabe, 12.Auflage, 1994, MIT Press, Cambridge, MA. Zusätzliche Hintergrundinformationenzu Reed-Solomon-Codes sind zu finden in „Reed-Solomon Codes And Their Applications", Hrsg. S.B. Wickerund V.K. Bhargava, IEEE Press, New York, 1994.
    [0038] Einlogischer Datenblock 202 gemäß einem Ausführungsbeispielder vorliegenden Erfindung kann eine Mehrzahl von magnetischen Speicherzellen 100 aufweisen,die an Schnittpunkten von Schwerachsenerzeugungsleitern 210 undeines Leichtachsenerzeugungsleiters 204 gebildet sind, wobeider logische Datenblock 202 eine Anzahl m von magnetischenSpeicherzellen 100 in Kommunikation mit einem Leichtachsenerzeugungsleiter 204 umfaßt. Durchein Plazieren aller m magnetischen Speicherzellen 100 entlangeinem Leichtachsenleiter 204 in einem einzigen logischenDatenblock 202 sind Halbauswahlfehler reduziert oder eliminiert,weil gewählteDatenbits unter Verwendung von Schwerachsenerzeugungsleitern geschriebenwerden können. DerLeichtachsenerzeugungsleiter 204 kann gemäß anderenAusführungsbeispielender vorliegenden Erfindung entweder ein Zeilenleiter oder ein Spaltenleitersein.
    [0039] AlternativeAusführungsbeispielegemäß der vorliegendenErfindung könnenSpeicherzellen 100 umfassen, die entweder weiche oder festgenagelte Referenzschichten 102 aufweisen.Bei einer weichen Referenzschicht 102 ist die Richtungder Magnetisierung durch ein angelegtes Magnetfeld lediglich während Lese-Operationengesteuert. Bei einer festgenagelten Referenzschicht 102 istdie Richtung einer Magnetisierung fest. Lese- und Schreib-Operationen einerSpeicherzelle 100, die eine weiche Referenzschicht 102 umfaßt, sindeiner Speicherzelle mit einer festgenagelten Referenzschicht 102 ähnlich.Eine festgenagelte Referenzschicht 102 kann auch als eine „harteReferenzschicht" 102 bezeichnetwerden.
    [0040] 3 stellt eine auseinandergezogeneperspektivische Ansicht eines MRAM 300 gemäß einem anderenAusführungsbeispielder vorliegenden Erfindung dar. Der MRAM 300 kann einesoder mehrere MRAM-Arrays 302 umfassen, wobei jedes MRAM-Array 302 eineMehrzahl von MRAM-Subarrays 304 umfassen kann. Gemäß einemanderen Ausführungsbeispielder vorliegenden Erfindung kann ein Leichtachsenerzeugungsleiter(zu einer Klarheit nicht gezeigt) eine Mehrzahl von MRAM-Subarrays 304 und/oderMRAM-Arrays 302 überspannen.Der MRAM 300 kann ferner einen Stapel 306 vonMRAM-Arrays 302 umfassen, die parallel aufeinander plaziertsind. Der Stapel 306 kann Verbindungen zwischen MRAM-Arrays 302 für entsprechendeZeilen- und Spaltenleiter unter Verwendung einer Einrichtung umfassen,die einem Fachmann auf dem Gebiet bekannt ist. Die Anzahl von MRAM-Subarrays 304 ineinem MRAM-Array 302 kann für die Speichergröße einerspeziellen Anwendung oder gemäß Herstellungsprozeßbegrenzungen ausgewählt sein.Entsprechend kann auch die Anzahl von MRAM-Arrays 302 ineinem Stapel 306 gemäß der erwünschtenSpeichergröße einergegebenen Anwendung ausgewählt sein,lediglich Prozeß- oderHäusungsbegrenzungenunterworfen.
    [0041] Einanderes Ausführungsbeispieleines MRAM gemäß der vorliegendenErfindung kann eine Mehrzahl von Logikdatenblöcken umfassen, wobei jederlogische Datenblock einen Leichtachsenerzeugungsleiter, eine Mehrzahlvon Schwerachsenerzeugungsleitern und eine Mehrzahl von magnetischen Speicherzellenumfaßt,die an Schnittpunkten des Leichtachsenleiters und der Mehrzahl vonSchwerachsenleitern gebildet sind. Der logische Datenblock kannferner in einer Größe durcheinen vorgewählten blockbasiertenECC konfiguriert sein. Gemäß Ausführungsbeispielender vorliegenden Erfindung kann der vorgewählte blockbasierte ECC zumindesteinen von einem BCH-Code, einem Reed-Solomon-Code und einem RLL-Code umfassen, wiees oben beschrieben ist.
    [0042] Gemäß Ausführungsbeispielender vorliegenden Erfindung kann ein Leichtachsenleiter ein Zeilen-oder Spaltenleiter sein. Gemäß anderenAusführungsbeispielender vorliegenden Erfindung kann ein Leichtachsenleiter eine Schreibleitungoder eine Bitleitung sein. Entsprechend kann gemäß anderen Ausführungsbeispielender vorliegenden Erfindung ein Schwerachsenleiter ein Zeilen- oderSpaltenleiter sein. Gemäß weiterenAusführungsbeispielender vorliegenden Erfindung kann ein Schwerachsenleiter eine Schreibleitungoder eine Bitleitung sein.
    [0043] Ausführungsbeispielevon magnetischen Speicherzellen können Riesen-Magnetowiderstand- (GMR= giant magnetoresistance) Elemente, einen Tunnel-Magnetowiderstand(TMR = tunneling magnetoresistance) mit Magnetischer-Tunnelübergang- (MTJ= magnetic tunnel junction) Elementen, diodengetrennte MTJ-Elemente, transistorgetrennte MTJ-Elemente,Hall-Effekt-Speicherelemente,ballistische Tunnelelemente und eine jegliche andere geeignete Formeiner magnetischen Speicherzelle gemäß Ausführungsbeispielen der vorliegendenErfindung umfassen.
    [0044] EinAusführungsbeispieleines magnetischen Speichermoduls gemäß der vorliegenden Erfindungist offenbart. Das magnetische Speichermodul kann zumindest einenMRAM umfassen. Der MRAM kann zumindest einen logischen Datenblock umfassen,der eine Mehrzahl von magnetischen Speicherzellen umfaßt. Derzumindest eine logische Datenblock kann ferner einen Leichtachsenleiterumfassen, der zu einem Erzeugen eines Leichtachsenmagnetfelds konfiguriertist, das wirksam zu einer ersten Seite jeder der Mehrzahl der magnetischen Speicherzellengekoppelt wird. Der zumindest eine logische Datenblock kann fernereine Mehrzahl von Schwerachsenleitern umfassen, die zu einem Erzeugeneines Schwerachsenmagnetfelds konfiguriert sind, das wirksam zueiner zweiten Seite jeder der Mehrzahl von magnetischen Speicherzellengekoppelt wird.
    [0045] Gemäß weiterenAusführungsbeispieleneines magnetischen Speichermoduls kann der Leichtachsenleiter einZeilenleiter, ein Spaltenleiter, eine Schreibleitung oder eine Bitleitungsein. Gemäß anderenAusführungsbeispieleneines magnetischen Speichermoduls können die Mehrzahl von SchwerachsenleiternZeilenleiter, Spaltenleiter, Schreibleitungen oder Bitleitungensein.
    [0046] 4 ist ein Flußdiagrammeines Ausführungsbeispielseines Verfahrens 400 zum Reduzieren von Halbauswahlschreibfehlerninnerhalb eines MRAM gemäß der vorliegendenErfindung. Das Verfahren 400 kann ein Bereitstellen 402 einesMRAM umfassen, der zumindest einen logischen Datenblock aufweist,wobei jeder logische Datenblock einen Leichtachsenerzeugungsleiter,eine Mehrzahl von Schwerachsenerzeugungsleitern und eine Mehrzahlvon magnetischen Speicherzellen umfaßt, die an Schnittpunkten desLeichtachsenleiters und der Mehrzahl von Schwerachsenleitern gebildetsind. Das Verfahren 400 kann ferner ein Konfigurieren 404 deszumindest einen logischen Datenblocks in einer Größe durcheinen vorgewähltenblockbasierten Fehlerkorrekturcode umfassen. Gemäß einem anderen Ausführungsbeispieldes Verfahrens 400 kann das Konfigurieren des zumindesteinen logischen Datenblocks in einer Größe durch einen vorgewählten blockbasiertenFehlerkorrekturcode ein Vorwählenzumindest eines von einem Bose-Chaudhuri-Hochquenghem- (BCH-) Code,einem Reed-Solomon-Code und einem lauflängenbegrenzten Code (RLL =run length limited) umfassen.
    [0047] 5 ist ein Flußdiagrammeines Ausführungsbeispielseines Verfahrens 500 zum Löschen eines logischen Datenblockseines MRAM gemäß der vorliegendenErfindung. Das Verfahren 500 kann ein Bereitstellen 502 einesMRAM, der einen logischen Datenblock aufweist, der zu einer Verteilung vonFeldschwellen fürausgewähltesund nicht-ausgewähltes Schreibenkonfiguriert ist, wenn von einem logischen Eins-Zustand zu einemlogischen Null-Zustand geschaltet wird, wobei die Feldschwelle für ausgewähltes Schreibenvon der Feldschwelle für nicht-ausgewähltes Schreibendurch eine vorgewählteGröße getrenntist, und ein Schreiben 504 aller Bits des logischen Datenblocksin den logischen Eins-Zustand umfassen. Der logische Datenblockgemäß einemanderen Ausführungsbeispieldes Verfahrens 500 kann ferner eine Mehrzahl von magnetischen Speicherzellenumfassen. Der logische Datenblock kann ferner einen Leichtachsenleiterumfassen, der zu einem Erzeugen eines Leichtachsenmagnetfelds konfiguriertist, das wirksam zu einer ersten Seite jeder der Mehrzahl von magnetischenSpeicherzellen gekoppelt wird. Der logische Datenblock kann ferner eineMehrzahl von Schwerachsenleitern umfassen, die zu einem Erzeugeneines Schwerachsenmagnetfelds konfiguriert sind, das wirksam zueiner zweiten Seite jeder der Mehrzahl von magnetischen Speicherzellengekoppelt wird. Das Schreiben 504 aller Bits des logischenDatenblocks in den logischen Eins-Zustand kann unter Verwendunglediglich eines Leichtachsenstroms gemäß einem anderen Ausführungsbeispieldes Verfahrens 500 erreicht werden.
    [0048] DievorgewählteGröße kannweniger Bitfehler als die maximale Anzahl von Bitfehlern liefern,die durch einen vorge wähltenblockbasierten Fehlerkorrekturcode gemäß einem anderen Ausführungsbeispielgemäß der vorliegendenErfindung korrigierbar ist. Der vorgewählte Fehlerkorrekturcode kannein Bose-Chaudhuri-Hochquenghem- (BCH-) Code, ein Reed-Solomon-Code,ein lauflängenbegrenzter Code(RLL = run length limited) oder ein jeglicher anderer geeigneterFehlerkorrekturcode sein. Die vorgewählte Größe kann eine vorbestimmte Anzahlvon Standardabweichen der Differenz von einem Mittelwert der Feldverteilungfür nicht-ausgewähltes Schreibenzu einem maximalen Schaltfeld in einem Leichtachsenmagnetfeld sein.
    [0049] UmHalbauswahlfehler zu vermeiden, sind die Wahrscheinlichkeitsverteilungender Kurven der gewähltenBits oder Speicherzellen (d. h. eine feste Größe eines Schwerachsenfeldesist angelegt) und der ungewähltenBits oder Speicherzellen (d. h. ein Schwerachsenfeld ist auf Nullgesetzt) vorzugsweise durch eine große statistische Differenz oder „vorgewählte Größe" getrennt. Das folgendeBeispiel wird verwendet, um ein Beispiel einer vorgewählten Größe darzustellen,die einer großenstatistischen Differenz entspricht. Es wird angenommen, daß die Verteilungender gewähltenBits und der ungewählten BitsnäherungsweiseNormalverteilungen sind, die eine Standardabweichung, σ, aufweisen.Man nehme an, ein magnetischer Speichersektor weist 2048 Leichtachsenerzeugungszeilenleiterund 5120 Schwerachsenerzeugungsspaltenleiter auf. Bei dieser Konfigurationsind 2048 × 5120= 10,5 × 106 Bits einer Halbauswahl bei jedem Sektorzugriffausgesetzt. Falls ein vorgewählterFehlerkorrekturcode in der Lage war, bis zu 105 unbeabsichtigt gedrehteBits unter den 10,5 × 106 Bits zu korrigieren, muß die vorgewählte Größe einerTrennung von einem Mittelwert der Feldverteilung für nicht-ausgewähltes Schreiben zueinem maximalen Schaltfeld in einem Leichtachsenmagnetfeld etwa4,2 Standardabweichungen oder größer sein.Natürlichkann bei einem anderen Fehlerkorrekturcode und/oder einer anderenGröße einesmagnetischen Speichersektors die vorgewählte Größe eine andere Anzahl von Standardabweichungensein. Ein Fachmann Ein Fachmann auf dem Gebiet kann die ordnungsgemäße vorgewählte Größe bestimmenund somit wird hierin nicht weiter darauf eingegangen.
    [0050] 6 stellt einen Graph vonWahrscheinlichkeitsverteilungen für gewählte und ungewählte Bits für eine Schreib-Operation dar, beider eine magnetische Speicherzelle von einem „0"- zu einem „1"-Zustand geschaltet wird, gemäß einemAusführungsbeispielder vorliegenden Erfindung. 6 stelltferner ein maximales Schaltfeld, HWTX, max, dar, das einem Maximalschreibstrom entlangeinem Leichtachsenmagnetfeld, HX, zugeordnetist. 6 stellt ferner eineTrennung zwischen dem Mittelwert der Feldschwelle für nicht-ausgewähltes Schreibenund dem maximalen Schaltfeld, HWTX, max, dar. Die vorgewählte Größe kann durch eine jeglichegeeignete Einrichtung gemessen werden, zum Beispiel und nicht durch eineEinschränkungeine vorbestimmte Anzahl von Standardabweichungen.
    [0051] 7 stellt ein Flußdiagrammeines Ausführungsbeispielseines Verfahrens 700 zum Schreiben eines logischen Datenblockseines MRAM gemäß der vorliegendenErfindung dar. Unter Bezugnahme auf 6 und 7 kann das Verfahren 700 einBereitstellen 702 eines MRAM umfassen, der einen logischenDatenblock aufweist, der zu einer Verteilung von Feldschwellen für ausgewähltes undnicht-ausgewähltesSchreiben konfiguriert ist, wenn von einem logischen Eins-Zustand zu einemlogischen Null-Zustand geschaltet wird, wobei die Feldschwelle für ausgewähltes Schreibenvon der Feldschwelle für nicht-ausgewähltes Schreibendurch eine vorgewählteGröße getrenntist. Die vorgewählteGröße kann wenigerBitfehler liefern, als die maximale Anzahl von Bitfehlern, die durcheinen vorgewähltenFehlerkorrekturcode gemäß einemanderen Ausführungsbeispielgemäß der vorliegendenErfindung korrigierbar ist. Die vorgewählte Größe kann eine vorbestimmte Anzahleiner Standardabweichungsdifferenz von einem Mittelwert der Feldverteilungfür nicht- ausgewähltes Schreibenzu einem maximalen Schaltfeld in einem Leichtachsenmagnetfeld sein.
    [0052] DasVerfahren 700 kann ferner ein Schreiben 704 allerBits des logischen Datenblocks in den logischen Eins-Zustand undein Schreiben 706 des logischen Null-Zustands in gewählte Zielbitsdes logischen Datenblocks umfassen. Gemäß einem anderen Ausführungsbeispieldes Verfahrens 700 kann der logische Datenblock fernereine Mehrzahl von magnetischen Speicherzellen umfassen. Der logischeDatenblock kann ferner einen Leichtachsenleiter umfassen, der zueinem Erzeugen eines Leichtachsenmagnetfelds konfiguriert ist, daswirksam zu einer ersten Seite jeder der Mehrzahl von magnetischenSpeicherzellen gekoppelt wird. Der logische Datenblock kann fernereine Mehrzahl von Schwerachsenleitern umfassen, die zu einem Erzeugeneines Schwerachsenmagnetfelds konfiguriert sind, das wirksam zueiner zweiten Seite jeder der Mehrzahl von magnetischen Speicherzellengekoppelt wird. Ein exemplarisches Ausführungsbeispiel des Verfahrens 700 kannein Schreiben 704 eines logischen Eins-Zustands in alle Bits des logischenDatenblocks und ein Schreiben 706 des logischen Null-Zustandsin gewählteZielbits umfassen, wobei jede Operation 2μs dauert. Somit würde zumBeispiel und nicht durch eine Begrenzung ein Schreibzyklus unterdem obigen exemplarischen Ausführungsbeispieldes Verfahrens 700 näherungsweise4μs dauern.
    [0053] 8 ist ein Blockdiagrammeines magnetischen Speichermoduls 800 gemäß einemAusführungsbeispielder vorliegenden Erfindung. Das magnetische Speichermodul 800 kannzumindest einen MRAM 800 umfassen, der zumindest einenlogischen Datenblock 804 aufweist, der zu einer Verteilungvon Feldschwellen fürausgewähltesund nicht-ausgewähltesSchreiben konfiguriert ist, wenn von einem logischen Eins-Zustandzu einem logischen Null-Zustand geschaltet wird, wobei die Feldschwellefür ausgewähltes Schreibenvon der Feldschwelle fürnicht-ausgewähltesSchreiben durch eine vorgewählteGröße getrenntist. Das magnetische Speichermodul 800 kann ferner eineEingang/Ausgang-Schnittstelle 806 in Kommunikation mitdem zumindest einen MRAM 802 zu einem Kommunizieren miteiner externen Schaltungsanordnung umfassen. Das magnetische Speichermodul 800 kanndie Form eines Einreihenspeichermoduls (SIMM = single inline memorymodule), eines Doppelreihenspeichermoduls (DIMM = dual inline memorymodule) oder eines jeglichen anderen Speichermoduls annehmen, daszu einer Verwendung mit einer externen Schaltungsanordnung geeignetist. Bei noch einem anderen Ausführungsbeispielgemäß der vorliegendenErfindung kann das magnetische Speichermodul 800 in eineanwendungsspezifische integrierte Schaltung (ASIC = applicationspecific integrated circuit) mit einer anderen Steuer- und Logikschaltungsanordnungeingegliedert sein.
    [0054] Gemäß einemanderen Ausführungsbeispiel dervorliegenden Erfindung kann der zumindest eine logische Datenblock 804 eineMehrzahl von magnetischen Speicherzellen, einen Leichtachsenleiter,der zum Erzeugen eines Leichtachsenmagnetfelds konfiguriert ist,das wirksam zu einer ersten Seite der magnetischen Speicherzellengekoppelt wird, und eine Mehrzahl von Schwerachsenleitern umfassen,die zu einem Erzeugen eines Schwerachsenmagnetfelds konfiguriertsind, das wirksam zu einer zweiten Seite jeder der Mehrzahl vonmagnetischen Speicherzellen gekoppelt wird.
    [0055] 9 ist ein Blockdiagrammeines Computersystems 900 gemäß einem Ausführungsbeispiel dervorliegenden Erfindung. Das Computersystem 900 kann einEingabegerät 902,ein Ausgabegerät 904 undeinen Prozessor 906 umfassen, der wirksam mit dem Eingabegerät 902 unddem Ausgabegerät 904 gekoppeltist. Das Computersystem 900 kann ferner ein Speichergerät 908 umfassen,das wirksam mit dem Prozessor 906 gekoppelt ist. Das Speichergerät 908 kannzumindest einen MRAM 910 umfassen, der zumindest einenlogischen Datenblock 912 aufweist, der zu einer Verteilungvon Feldschwellen fürausgewähltesund nicht-ausgewähltesSchreiben konfiguriert ist, wenn von einem logischen Eins-Zustandzu einem logischen Null-Zustand geschaltet wird, wobei die Feldschwellefür ausgewähltes Schreibenvon der Feldschwelle fürnicht-ausgewähltesSchreiben durch eine vorgewählteGröße getrenntist. Das Speichergerät 908 kannferner eine Eingangs/Ausgang-Schnittstelle 914 in Kommunikationmit dem zumindest einen MRAM 910 zu einem Kommunizierenmit dem Prozessor 906 umfassen. Der zumindest eine logischeDatenblock 912 kann konfiguriert sein, wie es für den logischenDatenblock 804 oben und anderswo hierin beschrieben ist.
    [0056] 10 ist ein Flußdiagrammeines Verfahrens 1000 zum adaptiven Schreiben von magnetischenSpeicherzellen eines MRAM gemäß einemanderen Ausführungsbeispielder vorliegenden Erfindung. Das Verfahren 1000 kann einBereitstellen 1002 eines logischen Datenblocks eines Speicherarraysumfassen, das magnetische Speicherzellen aufweist, wobei jede magnetischeSpeicherzelle sich in einem bekannten Anfangszustand befindet undjede magnetische Speicherzelle entlang einem Leichtachsenmagnetfelderzeugungsleiterkonfiguriert ist. Das Verfahren 1000 kann ferner ein Schreiben 1004 zu denmagnetischen Speicherzellen unter Verwendung eines vordefiniertenMinimalstrompegels und ein Erfassen der magnetischen Speicherzellenumfassen, um zu bestimmen, ob Daten erfolgreich geschrieben wurden.Das Verfahren 1000 kann ferner ein Inkrementieren 1008 desSpannungspegels, falls ein Schreiben nicht erfolgreich war, undein Wiederholen des Schreibens 1004 und des Erfassens 1006 oben umfassen.Das Verfahren 1000 kann ferner ein Aufzeichnen 1010 einesStrompegels zu einem zukünftigenSchreiben umfassen, falls das Schreiben erfolgreich war. Das Bereitstellen 1002 eineslogischen Datenblocks eines Speicherarrays, das magnetische Speicherzellenaufweist, wobei sich jede magnetische Speicherzelle in einem bekanntenAnfangszustand befindet, kann durch ein Schreiben des bekanntenAnfangszustands in jede magnetische Speicherzelle in dem Speicherarrayerhalten werden.
    [0057] EinAusführungsbeispieldes Verfahrens 1000 zum zweistufigen adaptiven Schreibenkann ein Schreiben des logischen Eins-Zustands in jede magnetischeSpeicherzelle in dem Speicherarray für 2μs, ein Einschwingen des Speicherarraysfür 2μs, ein Erfassenvon Bits für16μs, einSchreiben des logischen Null-Zustands in Zielbits für 2μs, ein Einschwingen desSpeicherarrays für2μs, einErfassen von Bits für 16μs, ein Inkrementierendes Strompegels und ein Schreiben von nicht-gedrehten Zielbits für 2μs, ein Einschwingendes Speicherarrays für2μs undein Erfassen der Bits für16μs umfassen.Das Ausführungsbeispieldes Verfahrens 1000 zum zweistufigen adaptiven Schreibenwürde einenSchreibzyklus von näherungsweise60μs aufweisen.Ein Ausführungsbeispieldes Verfahrens 1000 zum vierstufigen adaptiven Schreibenkann ein Durchführendes zweistufigen adaptiven Schreibens zwei Mal umfassen, wobei sodrei Inkremente des Strompegels ermöglicht sind.
    [0058] DasVerfahren 1000 ermöglichtein Feineinstellen des Schreibstrompegels, der bei einem MRAM verwendetwird, durch ein adaptives Bestimmen des minimalen Schreibstroms,der ausreichend ist, um alle magnetischen Speicherzellen in einem gegebenenlogischen Datenblock zu schreiben. Der logische Datenblock kanneine jegliche Anzahl von magnetischen Speicherzellen gemäß Ausführungsbeispielender vorliegenden Erfindung aufweisen. Gemäß einem Ausführungsbeispielder vorliegenden Erfindung kann zum Beispiel und nicht durch eineBegrenzung ein logischer Datenblock mehr magnetische Speicherzellenaufweisen, die entlang dem Leichtachsenmagnetfelderzeugungsleiterkonfiguriert sind, als entlang Schwerachsenleitern. Jede der magnetischenSpeicherzellen kann sich durch ein Schreiben des bekannten Anfangszustandsin jede der magnetischen Speicherzellen in dem logischen Datenblockin einem bekannten Anfangszustand befinden. Der bekannte Anfangszustandkann entweder der logische Eins-Zustand oder der logische Null-Zustandsein. Ein Schreiben des bekannten Anfangszustands in jede der magnetischenSpeicherzellen in dem logischen Datenblock kann durch ein Verwendenlediglich eines Leichtachsenschreibstroms gemäß einem anderen Ausführungsbeispieldes Verfahrens 1000 erreicht werden.
    [0059] Gemäß einemanderen Ausführungsbeispiel desVerfahrens 1000 kann das Schreiben 1004 zu denmagnetischen Speicherzellen unter Verwendung des vordefiniertenminimalen Strompegels ein Anlegen eines festen Schreibstroms anden Leichtachsenmagnetfelderzeugungsleiter und ein Anlegen des vordefiniertenminimalen Strompegels an Schwerachsenmagnetfelderzeugungsleiterumfassen. Das Schreiben 1004 kann ferner ein Konfigurierenvon Schnittpunkten des Leichtachsenmagnetfelderzeugungsleiters undder Schwerachsenmagnetfelderzeugungsleiter als die magnetischenSpeicherzellen umfassen.
    [0060] Gemäß einemanderen Ausführungsbeispiel desVerfahrens 1000 kann das Erfassen 1006 der magnetischenSpeicherzellen, um zu bestimmen, ob Daten erfolgreich geschriebenwurden, ferner ein Vergleichen von Zuständen der magnetischen Speicherzellenmit dem bekannten Anfangszustand und ein Bestimmen, ob die Zustände dermagnetischen Speicherzellen entgegengesetzt zu dem bekannten Anfangszustandsind, wobei die Daten erfolgreich geschrieben wurden, oder ein Bestimmenumfassen, ob die Zuständeder magnetischen Speicherzellen die gleichen wie der bekannte Anfangszustandsind, wobei die Daten nicht erfolgreich geschrieben wurden.
    [0061] 11 ist ein Flußdiagrammeines Ausführungsbeispielseines Verfahrens 1100 zum adaptiven Bestimmen einer Schreibstromschwellezum Schreiben von magnetischen Speicherzellen eines logischen Datenblockseines MRAM gemäß der vorliegendenErfindung. Das Verfahren 1100 kann ein Bereitstellen 1102 eineslogischen Datenblocks eines Speicherarrays umfassen, das eine Mehrzahlvon magnetischen Speicherzellen aufweist, wobei jede magnetischeSpeicherzelle sich in einem bekannten Anfangszustand befindet undjede magnetische Speicherzelle entlang einem Leichtachsenmagnetfelderzeugungsleiterausgerichtet ist. Das Verfahren 1100 kann ferner ein Setzen 1104 eines Schreibstrompegelszu einem vorbestimmten Minimum und ein Anlegen 1106 desSchreibstrompegels an eine gewähltemagnetische Speicherzelle in dem Speicherarray umfassen. Das Verfahren 1100 kann fernerein Erfassen 1108 eines Zustands der gewählten magnetischenSpeicherzelle und ein Inkrementieren 1110 des Schreibstrompegelsund ein Wiederholen umfassen, falls der Zustand der gewählten magnetischenSpeicherzelle in dem bekannten Anfangszustand bleibt. Das Verfahren 1100 kannferner ein Adressieren 1112 der nächsten magnetischen Speicherzellein dem Speicherarray als die gewähltemagnetische Speicherzelle und ein Wiederholen umfassen. Das Verfahren 1100 kannferner ein Speichern 1114 des Schreibstrompegels als eineSchreibstromschwelle fürein zukünftigesSchreiben umfassen, falls es keine nächsten magnetischen Speicherzellen mehrgibt.
    [0062] Einlogischer Datenblock kann eine jegliche Anzahl von magnetischenSpeicherzellen gemäß Ausführungsbeispielender vorliegenden Erfindung aufweisen. Der logische Datenblock kanngemäß einemanderen Ausführungsbeispielder vorliegenden Erfindung mehr magnetische Speicherzellen aufweisen,die entlang dem Leichtachsenmagnetfelderzeugungsleiter konfiguriertsind, als entlang Schwerachsenleitern. Ein Anlegen 1106 desSchreibstrompegels an eine gewähltemagnetische Speicherzelle in dem Speicherarray kann ein Anlegeneines festen Schreibstroms an den Leichtachsenmagnetfelderzeugungsleiterund ein Anlegen eines vordefinierten minimalen Schreibstrompegelsan einen Schwerachsenmagnetfelderzeugungsleiter umfassen. Das Anlegen 1106 desSchreibstrompegels an eine gewähltemagnetische Speicherzelle in dem Speicherarray kann ferner ein Konfiguriereneines Schnittpunkts des Leichtachsenmagnetfelderzeugungsleitersund des Schwerachsenmagnetfelderzeugungsleiters als die gewählte magnetischeSpeicherzelle umfassen. Das Bereitstellen 1102 kann einSchreiben des bekannten Anfangszustands in jeder der Mehrzahl von magnetischenSpeicherzellen in dem logischen Datenblock unter Verwendung lediglicheines Leicht achsenschreibstroms gemäß einem anderen Ausführungsbeispielder vorliegenden Erfindung umfassen. Der bekannte Anfangszustandkann der logische Eins-Zustand oder der logische Null-Zustand sein.
    [0063] 12 ist ein Flußdiagrammeines anderen Verfahrens 1200 zum adaptiven Schreiben von magnetischenSpeicherzellen eines MRAM gemäß einem anderenAusführungsbeispielder vorliegenden Erfindung. Das Verfahren 1200 kann einBereitstellen 1202 einer Mehrzahl von Logikdatenblöcken ineinem Speicherarray, wobei jeder logische Datenblock magnetischeSpeicherzellen aufweist, die entlang einem Leichtachsenmagnetfelderzeugungsleiterkonfiguriert sind, und ein Schreiben 1204 aller Speicherzellenzu einem logischen Eins-Zustandumfassen. Fürjeden der Mehrzahl von Logikdatenblöcken kann das Verfahren 1200 fernerein Schreiben 1206 gewählterSpeicherzellen zu einem logischen Null-Zustand unter Verwendungeiner Schreibstromschwelle, die anfänglich bei einem vordefiniertenminimalen Pegel an einem Schwerachsenmagnetfelderzeugungsleitergesetzt wird, und ein Erfassen 1208 der gewählten Speicherzellenumfassen. Fürjeden der Mehrzahl von Logikdatenblöcken kann das Verfahren 1200 fernerein Inkrementieren 1210 der Schreibstromschwelle, fallseine jegliche der gewähltenSpeicherzellen sich nicht zu dem logischen Null-Zustand verändert hatund ein Wiederholen 1212 umfassen, bis alle gewählten Speicherzellen sichzu dem logischen Null-Zustand verändern.
    [0064] DasVerfahren 1200 ermöglichtein selektives Inkrementieren des Schreibstromschwellenpegels, bisdieser Pegel gerade zu einem Verändernaller gewähltenSpeicherzellen zu dem logischen Null-Zustand in der Lage ist. Somitkann eine optimale Auswahl eines Schreibstromschwellenpegels gemäß einemAusführungsbeispielder vorliegenden Erfindung bestimmt werden. Gemäß einem anderen Ausführungsbeispielder vorliegenden Erfindung kann das Schreiben 1204 allerSpeicherzellen zu einem logischen Eins-Zustand durch die Anlegunglediglich eines Leichtachsenschreibstroms eines aus reichenden Betrags,um alle Bits in einem logischen Datenblock zuverlässig zuschreiben, erreicht werden. Somit ist bei diesem Ausführungsbeispielkein Schwerachsenstrom erforderlich, um alle Speicherzellen zu einemlogischen Eins-Zustand zu schreiben.
    [0065] Logikdatenblöcke können gemäß Ausführungsbeispielender vorliegenden Erfindung von einer jeglichen geeigneten Größe sein.Gemäß einem Ausführungsbeispielder vorliegenden Erfindung könnenLogikdatenblöckejeweils mehr magnetische Speicherzellen aufweisen, die entlang dem Leichtachsenmagnetfelderzeugungsleiterkonfiguriert sind, als entlang den Schwerachsenleitern. Gemäß einemanderen Ausführungsbeispieldes Verfahrens 1200 kann das Bereitstellen 1202 derMehrzahl von Logikdatenblöckenein Bereitstellen eines Stapels von Substraten umfassen, wobei jedesSubstrat eine Mehrzahl von Logikdatenblöcken aufweist, wobei jederlogische Datenblock mehr magnetische Speicherzellen aufweist, dieentlang dem Leichtachsenmagnetfelderzeugungsleiter konfiguriertsind, als entlang Schwerachsenleitern.
    权利要求:
    Claims (20)
    [1] Verfahren (500) zum Löschen eineslogischen Datenblocks eines magnetischen Direktzugriffsspeichers(MRAM), wobei das Verfahren folgende Schritte aufweist: Bereitstellen(502) eines MRAM, der einen logischen Datenblock aufweist,der füreine Verteilung von Feldschwellen für ausgewähltes Schreiben und nicht-ausgewähltes Schreibenkonfiguriert ist, wenn von einem logischen Eins-Zustand zu einemlogischen Null-Zustandgeschaltet wird, wobei die Feldschwelle für ausgewähltes Schreiben von der Feldschwellefür nicht-ausgewähltes Schreibendurch eine vorgewählteGröße getrenntist; und Schreiben (504) aller Bits des logischenDatenblocks in den logischen Eins-Zustand.
    [2] Verfahren (500) gemäß Anspruch 1, bei dem das Bereitstelleneines MRAM, der einen logischen Datenblock aufweist, ein Bereistelleneines MRAM aufweist, bei dem der logische Datenblock folgende Merkmaleaufweist: eine Mehrzahl von magnetischen Speicherzellen; einenLeichtachsenleiter, der zu einem Erzeugen eines Leichtachsenmagnetfeldskonfiguriert ist, das wirksam zu einer ersten Seite jeder der Mehrzahlvon magnetischen Speicherzellen gekoppelt wird; und eine Mehrzahlvon Schwerachsenleitern, die zu einem Erzeugen eines Schwerachsenmagnetfelds konfiguriertsind, das wirksam zu einer zweiten Seite jeder der Mehrzahl vonmagnetischen Speicherzellen gekoppelt wird.
    [3] Verfahren (500) gemäß Anspruch 1 oder 2, bei demdie vorgewählteGröße wenigerBitfehler liefert, als die maximale Anzahl von Bitfehlern, die durcheinen vorgewähltenFehlerkorrekturcode korrigierbar ist.
    [4] Verfahren (500) gemäß Anspruch 3, bei dem der vorgewählte Fehlerkorrekturcodezumindest einen von einem Bose-Chaudhuri-Hochquenghem-Code, einemReed-Solomon-Codeund einem lauflängenbegrenztenCode aufweist.
    [5] Verfahren (500) gemäß Anspruch 3 oder 4, bei demdie vorgewählteGröße einevorbestimmte Anzahl von Standardabweichen der Differenz von einemMittelwert der Feldverteilung fürnicht-ausgewähltesSchreiben zu einem maximalen Schaltfeld in einem Leichtachsenmagnetfeldaufweist.
    [6] Verfahren (500) gemäß einem der Ansprüche 1 bis5, bei dem das Schreiben aller Bits des logischen Datenblocks fernerein Verwenden lediglich eines Leichtachsenschreibstroms aufweist.
    [7] Verfahren (700) zum Schreiben eines logischenDatenblocks eines magnetischen Direktzugriffsspeichers (MRAM), wobeidas Verfahren folgende Schritte aufweist: Bereitstellen (702)eines MRAM, der einen logischen Datenblock aufweist, der für eine Verteilungvon Feldschwellen fürausgewähltesnicht-ausgewähltes Schreibenkonfiguriert ist, wenn von einem logischen Eins-Zustand zu einem logischen Null-Zustandgeschaltet wird, wobei die Feldschwelle für ausgewähltes Schreiben von der Feldschwellefür nicht-ausgewähltes Schreibendurch eine vorgewählteGröße getrenntist; Schreiben (704) aller Bits des logischen Datenblocks inden logischen Eins-Zustand; und Schreiben (706) deslogischen Null-Zustands in gewählteZielbits des logischen Datenblocks.
    [8] Verfahren (700) gemäß Anspruch 7, bei dem der logischeDatenblock ferner folgende Merkmale aufweist: magnetische Speicherzellen; einenLeichtachsenleiter, der zu einem Erzeugen eines Leichtachsenmagnetfeldskonfiguriert ist, das wirksam zu einer ersten Seite jeder der magnetischenSpeicherzellen gekoppelt wird; und eine Mehrzahl von Schwerachsenleitern,die zu einem Erzeugen eines Schwerachsenmagnetfelds konfiguriertsind, das wirksam zu einer zweiten Seite jeder der magnetischenSpeicherzellen gekoppelt wird.
    [9] Verfahren (700) gemäß Anspruch 7 oder 8, bei demder vorgewählteFehlerkorrekturcode zumindest einen von einem Bose-Chaudhuri-Hochquenghem-Code,Reed-Solomon-Codeund einem lauflängenbegrenztenCode aufweist.
    [10] Magnetischer Direktzugriffsspeicher (MRAM) (200, 802, 910),der einen logischen Datenblock (202, 804, 912)aufweist, der zu einer Verteilung von Feldschwellen für ausgewähltes undnicht-ausgewähltesSchreiben konfiguriert ist, wenn von einem logischen Eins-Zustandzu einem logischen Null-Zustand geschaltet wird, wobei die Verteilungeiner Feldschwelle fürausgewähltesSchreiben von der Verteilung einer Feldschwelle für nicht-ausgewähltes Schreibendurch eine vorgewählteGröße getrennt ist.
    [11] MRAM (200, 802, 910)gemäß Anspruch10, bei dem der logische Datenblock (202, 804, 912)folgende Merkmale aufweist: einen Leichtachsenleiter, der zumErzeugen eines Leichtachsenmagnetfelds konfiguriert ist; eineMehrzahl von Schwerachsenleitern, die zu einem Erzeugen eines Schwerachsenmagnetfelds konfiguriertsind; und magnetische Speicherzellen, die an Schnittpunkten desLeichtachsenleiters und der Mehrzahl von Schwerachsenleitern gebildetsind.
    [12] MRAM (200, 802, 910)gemäß Anspruch11, bei dem der Leichtachsenleiter einen Zeilenleiter aufweist.
    [13] MRAM (200, 802, 910)gemäß Anspruch11, bei dem der Leichtachsenleiter eine Schreibleitung aufweist.
    [14] MRAM (200, 802, 910)gemäß einemder Ansprüche11 bis 13, bei dem die Mehrzahl von Schwerachsenleitern Spaltenleiteraufweisen.
    [15] MRAM (200, 802, 910)gemäß einemder Ansprüche11 bis 13, bei dem die Mehrzahl von Schwerachsenleitern Bitleitungenaufweisen.
    [16] MRAM (200, 802, 910)gemäß einemder Ansprüche11 bis 15, bei dem die magnetischen Speicherzellen (100)zumindest eines von einem Riesen-Magnetowiderstand- (GMR = giantmagnetoresistance) Element, einem Tunnel-Magnetowiderstand (TMR = tunneling magnetoresistance)mit einem Magnetischer-Tunnelübergang-(MTJ = magnetic tunnel junction) Element, einem diodengetrennten MTJ-Element, einem transistorgetrenntenMTJ-Element, einem Hall-Effekt-Speicherelement und einem ballistischenTunnelelement aufweisen.
    [17] Magnetisches Speichermodul (800), das folgendeMerkmale aufweist: zumindest einen magnetischen Direktzugriffsspeicher(MRAM) (200, 802), der zumindest einen logischenDatenblock (202, 804) aufweist, der für eine Verteilungvon Feldschwellen fürausgewähltesund nicht-ausgewähltes Schreibenkonfiguriert ist, wenn von einem logischen Eins-Zustand zu einemlogischen Null-Zustandgeschaltet wird; wobei die Verteilung der Feldschwelle für ausgewähltes Schreibenzu einer Trennung von der Verteilung der Feldschwelle für nicht-ausgewähltes Schreiben durcheine vorgewählteGröße konfiguriertist; und eine Eingang/Ausgang-Schnittstelle (806)in Kommunikation mit dem zumindest einen MRAM (802) zum Kommunizierenmit einer externen Schaltungsanordnung.
    [18] Magnetisches Speichermodul (800) gemäß Anspruch17, bei dem der zumindest eine logische Datenblock (202, 804)folgende Merkmale aufweist: einen Leichtachsenleiter, der zueinem Erzeugen eines Leichtachsenmagnetfelds konfiguriert ist; Schwerachsenleiter,die zu einem Erzeugen eines Schwerachsenmagnetfelds konfiguriertsind; und magnetische Speicherzellen, die an Schnittpunkten desLeichtachsenleiters und der Schwerachsenleiter gebildet sind.
    [19] Computersystem (900), das folgende Merkmaleaufweist: ein Eingabegerät(902); ein Ausgabegerät (904); einenProzessor (906), der wirksam mit dem Eingabegerät (902)und dem Ausgabegerät(904) gekoppelt ist; und ein Speichergerät (908),das wirksam mit dem Prozessor (906) gekoppelt ist, wobeidas Speichergerät (908)folgende Merkmale aufweist: zumindest einen magnetischen Direktzugriffsspeicher(MRAM) (200, 910), der zumindest einen logischenDatenblock (202, 912) aufweist, der Verteilungenvon Feldschwellen fürausgewähltesund nicht-ausgewähltesSchreiben aufweist, wenn von einem logischen Eins-Zustand zu einemlogischen Null-Zustand geschaltet wird, wobei die Verteilung derFeldschwelle fürausgewähltesSchreiben zu einer Trennung von der Verteilung der Feldschwellefür nicht-ausgewähltes Schreibendurch eine vorgewählteGröße konfiguriertist; und eine Eingang/Ausgang-Schnittstelle (914)in Kommunikation mit dem zumindest einen MRAM (200, 910) zueinem Kommunizieren mit dem Prozessor (906).
    [20] Computersystem (900) gemäß Anspruch19, bei dem der zumindest eine logische Datenblock (202, 912)folgende Merkmale aufweist: einen Leichtachsenleiter, der zueinem Erzeugen eines Leichtachsenmagnetfelds konfiguriert ist, das wirksamzu einer ersten Seite jeder einer Mehrzahl von magnetischen Speicherzellengekoppelt wird; und eine Mehrzahl von Schwerachsenleitern,die zu einem Erzeugen eines Schwerachsenmagnetfelds konfiguriertsind, das wirksam zu einer zweiten Seite jeder der Mehrzahl vonmagnetischen Speicherzellen gekoppelt wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10115446B1|2018-10-30|Spin transfer torque MRAM device with error buffer
    US9536621B2|2017-01-03|Nonvolatile memory
    US10163479B2|2018-12-25|Method and apparatus for bipolar memory write-verify
    US8711609B2|2014-04-29|Nonvolatile memory device
    US9070436B2|2015-06-30|Memory controller using crisscross error-correcting codes
    US8054675B2|2011-11-08|Variable write and read methods for resistive random access memory
    US7852665B2|2010-12-14|Memory cell with proportional current self-reference sensing
    DE60301112T2|2006-03-30|Digitale Speicheranordnung
    US6721203B1|2004-04-13|Designs of reference cells for magnetic tunnel junction | MRAM
    US8395929B2|2013-03-12|Signal margin improvement for read operations in a cross-point memory array
    US8347175B2|2013-01-01|Magnetic memory
    US7330370B2|2008-02-12|Enhanced functionality in a two-terminal memory array
    JP4334824B2|2009-09-30|短絡に対して耐性のあるメモリセルの抵抗性交点アレイ
    US6990622B2|2006-01-24|Method for error correction decoding in an MRAM device |
    JP4834040B2|2011-12-07|MRAM architecture and system
    US6859410B2|2005-02-22|Tree decoder structure particularly well-suited to interfacing array lines having extremely small layout pitch
    US6163477A|2000-12-19|MRAM device using magnetic field bias to improve reproducibility of memory cell switching
    JP4833548B2|2011-12-07|磁気抵抗ランダムアクセスメモリ
    US7835210B2|2010-11-16|Magnetic random access memory and data read method of the same
    KR100562203B1|2006-03-22|Ｍｒａｍ 셀을 위한 기준회로
    US7369430B2|2008-05-06|Adaptive algorithm for MRAM manufacturing
    US5852574A|1998-12-22|High density magnetoresistive random access memory device and operating method thereof
    Kang et al.2014|Yield and reliability improvement techniques for emerging nonvolatile STT-MRAM
    US7411815B2|2008-08-12|Memory write circuit
    US6879508B2|2005-04-12|Memory device array having a pair of magnetic bits sharing a common conductor line
    同族专利:
    公开号 | 公开日
    US6826086B1|2004-11-30|
    JP2005056557A|2005-03-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-03-17| OP8| Request for examination as to paragraph 44 patent law|
    2007-02-08| 8130| Withdrawal|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]