• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    EinVerfahren zum Durchführen einerLeseoperation von einer Speicherzelle in einer Speicherzellenfolgewird bereitgestellt. Das Verfahren umfaßt ein Anlegen eines konstantenStroms überdie Speicherzellenfolge, ein Messen einer ersten Spannung über dieSpeicherzellenfolge, ein Schreiben der Speicherzelle in einen erstenZustand, ein Messen einer zweiten Spannung über die Speicherzellenfolgeund ein Bestimmen, ob sich die erste Spannung von der zweiten Spannungunterscheidet.
    公开号:DE102004011419A1
    申请号:DE102004011419
    申请日:2004-03-09
    公开日:2005-02-17
    发明作者:Corbin Kelso Champion；Richard Lee Hilton；Frederick A. Palo Alto Perner；Kenneth Kay Smith
    申请人:Hewlett Packard Development Co LP；
    IPC主号:G11C11-15
    专利说明:
    [0001] EinMagnet-Direktzugriffsspeicher („MRAM") ist ein nichtflüchtiger Speicher, der zur Langzeitdatenspeicherunggeeignet sein kann. MRAM-Vorrichtungen können Lese- und Schreiboperationen schnellerals herkömmlicheLangzeitspeichervorrichtungen, wie z. B. Festplattenlaufwerke, durchführen. Zusätzlich können MRAM-Vorrichtungenkompakter sein und verbrauchen unter Umständen weniger Leistung als herkömmlicheSpeichervorrichtungen.
    [0002] Einetypische MRAM-Vorrichtung kann ein Array von Speicherzellen umfassen,bei dem sich Wortleitungen entlang Zeilen der Speicherzellen erstreckenund Bitleitungen entlang Spalten der Speicherzellen erstrecken.Jede Speicherzelle kann sich an einem Kreuzungspunkt einer Wortleitungund einer Bitleitung befinden.
    [0003] EineSpeicherzelle in einer MRAM-Vorrichtung speichert ein Bit Informationengemäß einer Ausrichtungeiner Magnetisierung. Die Magnetisierung einer Speicherzelle nimmtzu einer bestimmten Zeit eine von zwei stabilen Ausrichtungen an.Diese beiden Ausrichtungen sind als parallel und antiparallel bekanntund stellen Logikpegelwerte von „0" bzw. „1" dar.
    [0004] DieMagnetisierungsausrichtung beeinflußt den Widerstandswert einerSpeicherzelle, wie z. B. einer spin-abhängigen Tunnelübergangsvorrichtung. DerWiderstandswert einer Speicherzelle ist z. B. ein erster Wert R,wenn die Magnetisierungsausrichtung parallel ist, wobei der Widerstandswertder Speicherzelle auf einen zweiten Wert (R + ΔR) erhöht wird, wenn die Magnetisierungsausrichtungvon parallel zu antiparallel verändertwird. Die Magnetisierungsausrichtung einer ausgewählten Speicherzelleund deshalb der Logikzustand der Speicherzelle können durch ein Bestimmen desWiderstandszustands der ausgewähltenSpeicherzelle gelesen werden.
    [0005] Eineder Herausforderungen bei MRAM-Vorrichtungen beinhaltet ein elektrischesTrennen der Schaltungen, die die Speicherzellen aufweisen, während einausreichender Pegel an Packdichte beibehalten wird. Obwohl zusätzlicheKomponenten, wie z. B. Transistoren, verwendet werden können, umdie Trennung von Speicherzellen zu erhöhen, resultiert eine Erhöhung derAnzahl von Komponenten üblicherweisein einem Rückgangder Packdichte der Speicherzellen, d. h. der Anzahl von Speicherzellen progegebener Fläche,wobei ein Rückgangder Packdichte im allgemeinen zu erhöhten Kosten führt. Eswäre wünschenswert,in der Lage zu sein, Packdichten zu erhöhen, während die elektrische Trennungvon Speicherzellen erhöhtwird.
    [0006] Esist die Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahrenzum Durchführen einerLeseoperation von einer Speicherzelle oder eine Datenspeichervorrichtungmit verbesserten Charakteristika zu schaffen.
    [0007] DieseAufgabe wird durch ein Verfahren gemäß Anspruch 1 oder 12 oder eineDatenspeichervorrichtung gemäß Anspruch7 oder 18 gelöst.
    [0008] Beieinem exemplarischen Ausführungsbeispielliefert die vorliegende Offenbarung ein Verfahren zum Durchführen einerLeseoperation von einer Speicherzelle in einer Speicherzellenfolge.Das Verfahren umfaßtein Anlegen eines konstanten Stroms über die Speicherzellenfolge,ein Messen einer ersten Spannung über die Speicherzellenfolge,ein Schreiben der Speicherzelle in einen ersten Zustand, ein Messeneiner zweiten Spannung überdie Speicherzellenfolge und ein Bestimmen, ob sich die erste Spannungvon der zweiten Spannung unterscheidet.
    [0009] BevorzugteAusführungsbeispieleder vorliegenden Erfindung werden nachfolgend Bezug nehmend aufdie beigefügtenZeichnungen nähererläutert,wobei die Elemente der Zeichnungen nicht notwendigerweise maßstabsgetreuzueinander sind, und wobei gleiche Bezugszeichen entsprechende ähnlicheTeile bezeichnen. Es zeigen:
    [0010] 1 ein Diagramm, das einAusführungsbeispieleiner Datenspeichervorrichtung darstellt, die Speicherzellenfolgenumfaßt;
    [0011] 2a ein Diagramm, das einAusführungsbeispieleiner parallelen Magnetisierungsausrichtung einer MRAM-Speicherzelle darstellt;
    [0012] 2b ein Diagramm, das einAusführungsbeispieleiner antiparallelen Magnetisierungsausrichtung einer MRAM-Speicherzelledarstellt;
    [0013] 3 ein Diagramm, das einAusführungsbeispieleiner ersten Speicherzellenfolge darstellt;
    [0014] 4 ein Flußdiagramm,das ein Ausführungsbeispieleines ersten Verfahrens zum Lesen einer Speicherzelle in einer Speicherzellenfolgedarstellt;
    [0015] 5 ein Diagramm, das einAusführungsbeispieleiner zweiten Speicherzellenfolge darstellt;
    [0016] 6 ein Flußdiagramm,das ein Ausführungsbeispieleines zweiten Verfahrens zum Lesen einer Speicherzelle in einerSpeicherzellenfolge darstellt;
    [0017] 7 ein Diagramm, das einAusführungsbeispieleiner MRAM-Vorrichtung darstellt, die mehrere Ebenen umfaßt; und
    [0018] 8 ein Diagramm, das einAusführungsbeispieleines Systems darstellt, das eine oder mehrere MRAM-Vorrichtungen umfaßt.
    [0019] Wiein den Figuren zu Darstellungszwecken gezeigt ist, ist die vorliegendeErfindung in einer MRAM-Vorrichtung ausgeführt. Die MRAM-Vorrichtung umfaßt ein Arrayvon Speicherzellen und einen Schaltungsaufbau zum zuverlässigen Erfassenvon Widerstandszuständender Speicherzellen. Das Array von Speicherzellen ist in Speicherzellenfolgen unterteilt,wie hierin beschrieben wird. Zum Lesen einer Speicherzelle in einerSpeicherzellenfolge wird der Gesamtwiderstandswert der Folge unterVerwendung von entweder einer Spannungs- oder einer Strommessung bestimmt, bevorund nachdem die Speicherzelle in einen ersten Zustand geschrieben wird.Wenn sich der Gesamtwiderstandswert nicht verändert, nachdem dieselbe inden ersten Zustand geschrieben wurde, war die Speicherzelle voreinem Schreiben in den ersten Zustand in dem ersten Zustand. Wennsich der Gesamtwiderstandswert nach dem Schreiben in den erstenZustand verändert,war die Speicherzelle vor dem Schreiben in den ersten Zustand ineinem zweiten Zustand. In diesem Fall, wird die Speicherzelle inden zweiten Zustand rückgeschrieben.
    [0020] Imfolgenden wird Bezug auf 1 genommen,die ein Ausführungsbeispieleiner MRAM-Vorrichtung 8 darstellt, die ein Array 10 vonSpeicherzellenfolgen 12 umfaßt. Jede Speicherzellenfolgeumfaßteine Mehrzahl von Speicherzellen, wie in den Ausführungsbeispielender 3 und 5 gezeigt ist. Die Speicherzellenfolgen 12 sindin Zeilen und Spalten angeordnet, wobei die Zeilen sich entlangeiner x-Richtungerstrecken und die Spalten sich entlang einer y-Richtung erstrecken. Nur eine relativkleine Anzahl von Speicherzellenfolgen 12 ist gezeigt,um die Beschreibung der Erfindung zu vereinfachen. In der PraxiskönnenArrays jeder Größe mit jederAnzahl von Speicherzellenfolgen verwendet werden. Die Speicherzellenfolgenkönnenjeweils jede Anzahl von Speicherzellen größer oder gleich zwei umfassen.
    [0021] Leiterbahnen,die als Wortleitungen 14 fungieren, erstrecken sich entlangder x-Richtung in einer Ebene auf einer Seite des Speicherzellarrays 10. DieWortleitungen 14, die in 1 gezeigtsind, stellen eine Wortleitung fürjede Speicherzelle in den Speicherzellenfolgen 12 dar.Leiterbahnen, die als Bitleitungen 16 fungieren, erstreckensich entlang der y-Richtung in einer Ebene auf einer gegenüberliegendenSeite des Speicherzellarrays 10. Jede Speicherzelle inden Speicherzellenfolgen 12 befindet sich an einem Kreuzungspunkteiner entsprechenden Wortleitung 14 und Bitleitung 16.
    [0022] DieSpeicherzellen sind auf keinen bestimmten Typ von Vorrichtung eingeschränkt. DieSpeicherzellen könnenz. B. Spin-abhängigeTunnel- („SDT"-) Übergangsvorrichtungensein.
    [0023] Bezugnehmend auf die 2A und 2B umfaßt eine typische SDT-Übergangsvorrichtungeine fixierte Schicht 52. Die freie und die fixierte Schicht 50 und 52 sinddurch eine Isolierungstunnelbarriere 51 getrennt. Die Isolierungstunnelbarriere 51 erlaubtein quantenmechanisches Tunneln zwischen der freien und der fixiertenSchicht 50 und 52. Dieses Tunnelbildungsphänomen istelektronenspinabhängig,was den Widerstandswert der SDT-Übergangsvorrichtung 12 zueiner Funktion der relativen Ausrichtungen der Magnetisierung derfreien und der fixierten Schicht 50 und 52 macht.Der Widerstandswert der SDT-Übergangsvorrichtungz. B. ist ein erster Wert R, wenn die Ausrichtung der Magnetisierungder freien und der fixierten Schicht 50 und 52 parallelist, und ein zweiter Wert (R + ΔR),wenn die Ausrichtung der Magnetisierung antiparallel ist.
    [0024] Bezugnehmend auf 1 umfaßt die MRAM-Vorrichtung 8 außerdem eineZeilendecodierschaltung 18. Während Schreib- Operationen legtdie Zeilendecodierschaltung 18 einen Schreibstrom an eineausgewählteWortleitung 14 an, um zu bewirken, daß eine Speicherzelle in einenerwünschtenZustand geschrieben wird. WährendLeseoperationen legt die Zeilendecodierschaltung 18 einen Schreibstroman eine ausgewählteWortleitung 14 an, um zu bewirken, daß eine Speicherzelle in einen bekanntenZustand geschrieben wird, und kann einen Schreibstrom an die ausgewählte Wortleitung 14 anlegen,um zu bewirken, daß dieSpeicherzelle in einen vorherigen Zustand geschrieben wird.
    [0025] DieMRAM-Vorrichtung 8 umfaßt ferner eine Spaltendecodierschaltung 20.WährendSchreiboperationen legt die Spaltendecodierschaltung 20 einen Schreibstroman ausgewählteBitleitungen 16 an. WährendLeseoperationen wähltdie Spaltendecodierschaltung 20 eine Speicherzellenfolge 12 aus undverbindet die Speicherzellenfolge 12 unter Verwendung einerLenkschaltung 24 mit einer Erfassungsschaltung 26.
    [0026] DieMRAM-Vorrichtung 8 umfaßt ferner eine Leseschaltung 22 zumLesen bzw. Erfassen des Widerstandswerts ausgewählter Speicherzellen während Leseoperationenund eine Schreibschaltung (nicht gezeigt) zum Ausrichten der Magnetisierung ausgewählter SpeicherzellenwährendSchreiboperationen.
    [0027] DieLeseschaltung 22 umfaßteine Mehrzahl von Lenkschaltungen 24 und Erfassungsschaltungen 26.Mehrere Bitleitungen 16 sind mit jeder Lenkschaltung 24 verbunden.Jede Lenkschaltung 24 umfaßt einen Satz von Schaltern,die eine Schreibstromversorgung mit einer ausgewählten Bitleitung 16 verbinden,und verbindet eine ausgewählteSpeicherzellenfolge 12 mit einer Erfassungsschaltung 26.Eine Ausgabe der Erfassungsschaltung 26 wird an ein Datenregister 30 geliefert,das wiederum mit einer I/O-Anschlußfläche 32 der MRAM-Vorrichtung 8 gekoppelt ist.Wenn die MRAM-Vorrichtung 8 mehrere Ebenen von Speicherzellarraysaufweist (siehe z. B. 7), können dieBitleitungen 16 und Speicherzel lenfolgen 12 ausden zusätzlichenEbenen in die Erfassungsschaltungen 26 multiplexiert werden.
    [0028] EineSteuerschaltung 34 liefert Steuersignale, wie z. B. Zeitgebungssignale,an die Zeilendecodierschaltung 18, die Spaltendecodierschaltung 20 unddie Leseschaltung 22.
    [0029] 3 stellt ein Ausführungsbeispieleiner Speicherzellenfolge 12 dar. Die Speicherzellenfolge 12 umfaßt Speicherzellen 70a, 70b, 70c und 70d, dargestelltdurch Widerstände,die in Serie geschaltet sind. Wortleitungen 14a, 14b, 14c und 14d werdenverwendet, um die Speicherzellen 70a, 70b, 70c bzw. 70d inVerbindung mit der Bitleitung 16 zu beschreiben.
    [0030] EineStromquelle 72 ist mit einem Ende der Speicherzellenfolge 12 gekoppeltund das andere Ende der Speicherzellenfolge 12 ist miteiner Massequelle gekoppelt. Die Stromquelle 72 ist konfiguriert, umeinen konstanten Strom an die Speicherzellenfolge 12 zuliefern. Die Stromquelle 72 liefert den konstanten Stroman die Speicherzellenfolge 12 ansprechend auf Steuersignale,die von der Zeilendecodierschaltung 18, der Spaltendecodierschaltung 20 und/oderder Steuerschaltung 34 empfangen werden. Insbesondere liefertdie Stromquelle 72 ansprechend auf eine Leseoperation einenStrom an die Speicherzellenfolge 12, um es zu ermöglichen,daß eineoder mehrere der Speicherzellen 70a, 70b, 70c und/oder 70d gelesenwerden.
    [0031] EineSpannungserfassungsschaltung 74 ist mit der Speicherzellenfolge 12 zwischender Stromquelle 72 und der Speicherzelle 70a gekoppelt.Die Spannungserfassungsschaltung 74 ist konfiguriert, umdie Spannung überdie Speicherzellenfolge 12 ansprechend auf den Strom, derdurch die Stromquelle 72 bereitgestellt wird, zu messen.Die Spannungserfassungsschaltung 74 kann als Teil der Erfassungsschaltung 26 enthaltensein.
    [0032] 4 ist ein Flußdiagramm,das ein Ausführungsbeispieleines Verfahrens zum Lesen einer Speicherzelle in dem Ausführungsbeispielder Speicherzellenfolge 12 aus 3 darstellt. In 4 wird ein konstanter Strom an die Speicherzellenfolge 12 durchdie Stromquelle 72 angelegt, wie in einem Block 402 angezeigtist. Eine erste Spannung wird überdie Speicherzellenfolge 12 durch die Spannungserfassungsschaltung 74 gemessen,wie in einem Block 404 angezeigt ist.
    [0033] EineausgewählteSpeicherzelle in der Speicherzellenfolge 12, z. B. dieSpeicherzelle 70b, wird in einen ersten Zustand geschrieben,wie in einem Block 406 angezeigt ist. Bei einem Ausführungsbeispielkann der erste Zustand antiparallel sein, um einen Logikpegel „1" darzustellen. Beiweiteren Ausführungsbeispielenkann der erste Zustand parallel sein, um einen Logikpegel „0" darzustellen.
    [0034] Einezweite Spannung wird überdie Speicherzellenfolge 12 durch die Spannungserfassungsschaltung 74 gemessen,wie in einem Block 408 angezeigt ist. Die zweite Spannungwird gemessen, nachdem die ausgewählte Speicherzelle, z. B. die Speicherzelle 70b,in den ersten Zustand geschrieben wurde.
    [0035] EineBestimmung wird durch die Erfassungsschaltung 26 durchgeführt, obsich die erste Spannung von der zweiten Spannung unterscheidet,wie in einem Block 410 angezeigt ist. Wenn sich die erste Spannungnicht von der zweiten Spannung unterscheidet, wird ein erster Logikpegel,der dem ersten Zustand zugeordnet ist, aus der ausgewählten Speicherzelle,z. B. der Speicherzelle 70b, ausgelesen, wie in einem Block 412 angezeigtist. Wenn sich die erste Spannung von der zweiten Spannung unterscheidet,wird ein zweiter Logikpegel, der einem zweiten Zustand zugeordnetist, aus der ausgewähltenSpeicherzelle, z. B. der Speicherzelle 70b, ausgelesen,wie in einem Block 414 angezeigt ist. Zusätzlich wirddie ausgewählteSpeicherzelle, z. B. die Speicherzelle 70b, in den zweitenZustand geschrieben, wie in einem Block 416 angezeigt ist.
    [0036] DieErfassungsschaltung 26 bewirkt, daß der erste oder der zweiteZustand aus der ausgewählten Speicherzelleausgelesen wird, indem bewirkt wird, daß eine „1" oder eine „0" in dem Register 30 gespeichertund an eine I/O-Anschlußfläche 32 geliefert wird.
    [0037] Wieoben angemerkt wurde, bewirken der parallele Zustand und der antiparalleleZustand, daß unterschiedlicheWiderstandswerte übereine Speicherzelle gemessen werden. Da die Speicherzellenfolge 12 miteiner Konstantstromquelle versorgt wird, kann der Gesamtwiderstandswert über dieSpeicherzellenfolge 12, d. h. die Summe der Widerstände der Speicherzellen 70a, 70b, 70c und 70d,durch ein Messen der Spannung überdie Folge hergeleitet werden. Nach einem Messen einer ersten Spannung inBlock 404 wird der Zustand einer ausgewählten Speicherzelle durch einSchreiben der Speicherzelle in einen bekannten Zustand, z. B. antiparallel,und ein Bestimmen, ob sich die Spannung über die Speicherzellenfolge 12 verändert hat,bestimmt. Wenn sich die Spannung verändert hat, wenn die zweite Spannungsmessungin Block 408 genommen wird, war die ausgewählte Speicherzellevor einem Schreiben in dem bekannten Zustand in einem Zustand, der sichvon dem bekannten Zustandunterschieden hat, z. B. parallel. Wennsich die Spannung nicht veränderthat, wenn die zweite Spannungsmessung in Block 408 genommenwird, war die ausgewählte Speicherzellevor einem Schreiben in dem bekannten Zustand bei Block 406 indem bekannten Zustand, z. B. antiparallel. Anders ausgedrückt, hat sich,wenn die Spannung sich ansprechend auf das Schreiben nicht verändert hat,der Zustand der ausgewähltenSpeicherzelle ebenfalls nicht verändert.
    [0038] Wenndas Schreiben in Block 406 bewirkt hat, daß sich derZustand der ausgewähltenSpeicherzelle verändert,wird die Speicherzelle in ihren ursprünglichen Zustand überschrie ben,wie durch Block 416 dargestellt ist. Wenn das Schreibenin Block 406 nicht bewirkt hat, daß sich der Zustand der ausgewählten Speicherzelleverändert,bleibt die Speicherzelle in ihrem ursprünglichen Zustand und muß nicht überschriebenwerden.
    [0039] DieSpannungserfassungsschaltung 74 kann eine Veränderungder Spannung überdie Speicherzellenfolge 12 auf verschiedene Weisen erfassen. DieSpannungserfassungsschaltung 74 kann z. B. die erste Spannungmessen und speichern, die zweite Spannung messen und die zweiteSpannung mit der gespeicherten ersten Spannung vergleichen. Alternativkann die Spannungserfassungsschaltung 74 die Spannung über dieSpeicherzellenfolge 12 fortlaufend überwachen und erfassen, obeine Veränderungan der Spannung ansprechend darauf aufgetreten ist, daß die ausgewählte Speicherzellein den bekannten Zustand geschrieben wird.
    [0040] DieSteuerschaltung 34 liefert geeignete Zeitgebungssignalean die Zeilendecodierschaltung 18, die Schreibdecodierschaltung 20,die Leseschaltung 22, die Erfassungsschaltung 26 unddie Spannungserfassungsschaltung 74, um es zu ermöglichen,daß diein 4 gezeigten Funktionendes Verfahrens durchgeführtwerden können.
    [0041] Jededer Speicherzellen 70a, 70b, 70c und 70d kannunter Verwendung des gerade beschriebenen Verfahrens gelesen werden.Obwohl in der in 3 dargestelltenSpeicherzellenfolge vier Speicherzellen gezeigt sind, können weitereSpeicherzellenfolgen andere Anzahlen von Speicherzellen, die in Seriegekoppelt sind, umfassen.
    [0042] 5 stellt ein weiteres Ausführungsbeispiel einerSpeicherzellenfolge 12 dar. Die Speicherzellenfolge 12 umfaßt Speicherzellen 70a, 70b, 70c und 70d,dargestellt durch Widerstände,die parallel geschaltet sind. Wortleitungen 14a, 14b, 14c und 14d werdenverwendet, um die Speicherzel len 70a, 70b, 70c bzw. 70d inVerbindung mit der Bitleitung 16 zu beschreiben.
    [0043] EineSpannungsquelle 92 ist mit einem Ende jeder Speicherzelle 70a, 70b, 70c und 70d gekoppelt unddas andere Ende jeder Speicherzelle 70a, 70b, 70c und 70d istmit einer Massequelle gekoppelt. Die Spannungsquelle 92 istkonfiguriert, um eine konstante Spannung an die Speicherzellenfolge 12 zu liefern.Die Spannungsquelle 92 liefert die konstante Spannung andie Speicherzellenfolge 12 ansprechend auf Steuersignale,die von einer Zeilendecodierschaltung 18, einer Spaltendecodierschaltung 20 und/odereiner Steuerschaltung 34 empfangen werden. Insbesondereliefert die Spannungsquelle 72 eine Spannung an die Speicherzellenfolge 12 ansprechendauf eine Leseoperation, um es zu ermöglichen, daß eine oder mehrere der Speicherzellen 70a, 70b, 70c und/oder 70d gelesenwerden können.
    [0044] EineStromerfassungsschaltung 94 ist mit der Speicherzellenfolge 12 zwischenden Enden der Speicherzellen 70a, 70b, 70c und 70d undder Massequelle gekoppelt. Die Stromerfassungsschaltung 94 istkonfiguriert, um den Strom überdie Speicherzellenfolge 12 ansprechend auf die Spannung,die durch die Spannungsquelle 92 bereitgestellt wird, zu messen.Die Stromerfassungsschaltung 94 kann als Teil der Erfassungsschaltung 26 enthaltensein.
    [0045] 6 ist ein Flußdiagramm,das ein Ausführungsbeispieleines Verfahrens zum Lesen einer Speicherzelle in dem in 5 gezeigten Ausführungsbeispielder Speicherzellenfolge 12 darstellt. In 6 wird eine konstante Spannung an dieSpeicherzellenfolge 12 durch die Spannungsquelle 92 angelegt,wie in einem Block 602 angezeigt ist. Ein erster Stromwird überdie Speicherzellenfolge 12 durch die Stromerfassungsschaltung 94 gemessen,wie in einem Block 604 angezeigt ist.
    [0046] EineausgewählteSpeicherzelle in der Speicherzellenfolge 12, z. B. dieSpeicherzelle 70c, wird in einen ersten Zustand geschrieben,wie in einem Block 606 angezeigt ist. Wie bei dem obenBezug nehmend auf 4 beschriebenenVerfahren kann der erste Zustand bei einem Ausführungsbeispiel antiparallelsein, um einen Logikpegel „1" darzustellen, undkann bei weiteren Ausführungsbeispielenparallel sein, um einen Logikpegel „0" darzustellen.
    [0047] Einzweiter Strom wird überdie Speicherzellenfolge 12 durch die Stromerfassungsschaltung 94 gemessen,wie in einem Block 608 angezeigt ist. Der zweite Stromwird gemessen, nachdem die ausgewählte Speicherzelle, z. B. dieSpeicherzelle 70c, in den ersten Zustand geschrieben wird.
    [0048] EineBestimmung wird durch die Erfassungsschaltung 26 durchgeführt, obsich der erste Strom von dem zweiten Strom unterscheidet, wie ineinem Block 610 angezeigt ist. Wenn sich der erste Strom nichtvon dem zweiten Strom unterscheidet, wird ein erster Logikpegel,der dem ersten Zustand zugeordnet ist, aus der ausgewählten Speicherzelle,z. B. der Speicherzelle 70c, ausgelesen, wie in einem Block 612 angezeigtist. Wenn sich der erste Strom von dem zweiten Strom unterscheidet,wird ein zweiter Logikpegel, der einem zweiten Zustand zugeordnet ist,aus der ausgewähltenSpeicherzelle, z. B. der Speicherzelle 70c, ausgelesen,wie in einem Block 614 angezeigt ist. Zusätzlich wirddie ausgewählte Speicherzelle,z. B. die Speicherzelle 70c, in den zweiten Zustand geschrieben,wie in einem Block 616 angezeigt ist.
    [0049] DieErfassungsschaltung 26 bewirkt, daß der erste oder der zweiteZustand aus der ausgewählten Speicherzelleausgelesen wird, indem bewirkt wird, daß eine „1" oder eine „0" in dem Register 30 gespeichertund an die I/O-Anschlußfläche 32 geliefertwird.
    [0050] Dadie Speicherzellenfolge 12 bei dem Ausführungsbeispiel aus 5 mit einer Konstantspannungsquelleversorgt wird, kann der Gesamtwiderstandswert über die Speicherzellenfolge 12 durchein Messen des Stroms überdie Speicherzellenfolge 12 hergeleitet werden. Nach einemMessen eines ersten Stroms in Block 604 wird der Zustandeiner ausgewähltenSpeicherzelle durch ein Schreiben der Speicherzelle in einen bekanntenZustand, z. B. antiparallel, und ein Erfassen, ob sich der Strom über die Speicherzellenfolge 12 verändert hat,bestimmt. Wenn sich der Strom verändert hat, wenn die zweite Strommessungin Block 408 genommen wird, war die ausgewählte Speicherzellevor einem Schreiben in den bekannten Zustand in einem Zustand, dersich von dem bekannten Zustand unterschieden hat, z. B. parallel.Wenn der Strom sich nicht veränderthat, wenn die zweite Strommessung in Block 608 genommenwird, war die ausgewählteSpeicherzelle vor einem Schreiben in den bekannten Zustand in Block 606 indem bekannten Zustand, z. B., antiparallel. Anders ausgedrückt, hatsich, wenn der Strom sich ansprechend auf das Schreiben nicht verändert hat, derZustand der ausgewähltenSpeicherzelle ebenfalls nicht verändert.
    [0051] Wenndas Schreiben in Block 606 bewirkt hat, daß sich derZustand der ausgewähltenSpeicherzelle verändert,wird die Speicherzelle in ihren ursprünglichen Zustand überschrieben,wie durch Block 616 dargestellt ist. Wenn das Schreibenin Block 606 nicht bewirkt hat, daß sich der Zustand der ausgewählten Speicherzelleverändert,bleibt die Speicherzelle in ihrem ursprünglichen Zustand und muß nicht überschriebenwerden.
    [0052] DieStromerfassungsschaltung 94 kann eine Veränderungdes Stroms überdie Speicherzellenfolge 12 auf verschiedene Weisen erfassen.Die Stromerfassungsschaltung 94 kann z. B. den ersten Strommessen und speichern, den zweiten Strom messen und den zweiten Strommit dem gespeicherten ersten Strom vergleichen. Alternativ kanndie Stromerfassungsschaltung 94 den Strom über die Speicherzellenfolge 12 kontinuierlich überwachen underfassen, ob eine Veränderungan dem Strom ansprechend darauf auftritt, daß die ausgewählte Speicherzellein den bekannten Zustand geschrieben wird.
    [0053] DieSteuerschaltung 34 liefert geeignete Zeitgebungssignalean die Zeilendecodierschaltung 18, die Schreibdecodierschaltung 20,die Leseschaltung 22, die Erfassungsschaltung 26 unddie Stromerfassungsschaltung 94, um es zu ermöglichen, daß die in 6 gezeigten Funktionen desVerfahrens durchgeführtwerden können.
    [0054] Jededer Speicherzellen 70a, 70b, 70c und 70d kannunter Verwendung des Bezug nehmend auf 6 beschriebenen Verfahrens gelesen werden. Obwohlbei der in 5 dargestelltenSpeicherzellenfolge vier Speicherzellen gezeigt sind, können andereSpeicherzellenfolgen weitere Anzahlen von Speicherzellen umfassen,die parallel geschaltet sind.
    [0055] Imfolgenden wird Bezug auf 7 genommen,die ein Ausführungsbeispieleines Mehrebenen-MRAM-Chips 700 darstellt. Der MRAM-Chip 700 umfaßt eineAnzahl Z von Speicherzellenpegeln oder -ebenen 702, diein einer Z-Richtung auf einem Substrat 704 gestapelt sind.Die Anzahl Z ist eine positive Ganzzahl, wobei Z >= 1 gilt. Die Speicherzellebenen 702 können durchein isolierendes Material (nicht gezeigt), wie z. B. Siliziumdioxid,getrennt sein. Lese- und Schreibschaltungen können auf dem Substrat 704 hergestelltsein. Die Lese- und Schreibschaltungen können zusätzliche Multiplexer zum Auswählen derEbenen, von denen gelesen wird und an die geschrieben wird, umfassen.
    [0056] Soist eine MRAM-Vorrichtung offenbart, in der Widerstandszustände derSpeicherzellen währendLeseoperationen erfaßtwerden können.Die hierin beschriebene MRAM-Vorrichtung kann in einer Vielzahlvon Anwendungen verwendet werden. 8 zeigteine exemplarische allgemeine Anwendung für einen oder mehrere MRAM-Chips 700.Die allgemeine Anwendung ist durch eine Vorrichtung 850 ausgeführt, dieein MRAM-Speichermodul 852, einSchnittstellenmodul 854 und einen Prozessor 856 umfaßt. DasMRAM-Speichermodul 852 umfaßt einen oder mehrere MRAM-Chips 700 zurnichtflüchtigenSpeicherung. Das Schnittstellenmodul 854 liefert eine Schnittstellezwischen dem Prozessor 856 und dem MRAM-Speichermodul 852.Die Vorrichtung 850 könnteebenso andere Typen und/oder Pegel eines Speichers umfassen.
    [0057] Für eine Vorrichtung 850,wie z. B. einen Notebook-Computer oder einen Personalcomputer, könnte dasMRAM-Speichermodul 852 eine Anzahl von MRAM-Chips 700 umfassenund das Schnittstellenmodul 854 könnte eine IDE- oder eine SCSI-Schnittstelle umfassen.Für eineVorrichtung 850, wie z. B. einen Server, könnte dasMRAM-Speichermodul 852 eine größere Anzahl von MRAM-Chips 700 umfassenund das Schnittstellenmodul 854 könnte eine Faserkanal- odereine SCSI-Schnittstelle umfassen.Derartige MRAM-Speichermodule 852 könnten herkömmliche nichtflüchtige Speichervorrichtungen,wie z. B. Festplattenlaufwerke, ersetzen oder ergänzen.
    [0058] Für eine Vorrichtung 850,wie z. B. eine Digitalkamera, könntedas MRAM-Speichermodul 852 eine kleinere Anzahl von MRAM-Chips 700 umfassenund das Schnittstellenmodul 854 könnte eine Kameraschnittstelleumfassen. Ein derartiges MRAM-Speichermodul 852 würde einenichtflüchtige Speicherungvon Digitalbildern auf der Digitalkamera erlauben.
    [0059] Dieobigen Ausführungsbeispieleder MRAM-Vorrichtung könntenVorteile gegenüberanderen MRAM-Vorrichtungen bieten. Ein höherer Pegel an Speicherzelldichtenkönntez. B. verglichen mit anderen MRAM-Vorrichtungen erzielt werden,die zusätzlicheElemente umfassen. ErhöhteDichten könnenzu verminderten Kosten füreine bestimmte Menge an Speicherkapazität führen. Zusätzlich können die hierin beschriebenenSpeicherzellenfolgen verglichen mit vorherigen MRAM-Vorrichtungeneine bessere elektrische Schaltungstrennung liefern. Die verbesserteTrennung kann eine zuverläs sigereErfassung des Zustands von Speicherzellen in einer Speicherzellenfolgeerlauben.
    [0060] DieSpeichervorrichtung ist nicht auf die oben beschriebenen und dargestelltenspezifischen Ausführungsbeispieleeingeschränkt.Eine MRAM-Vorrichtung ist z. B. nicht auf die Verwendung Spin-abhängiger Tunnelvorrichtungeneingeschränkt.Andere Typen von Vorrichtungen, die verwendet werden könnten, umfassenRiesen-Magnetowiderstands-(„GMR"-) Vorrichtungen,sind jedoch nicht darauf beschränkt.
    [0061] DieMRAM-Vorrichtung wurde in Verbindung damit beschrieben, daß die Zeilenentlang der x-Achse ausgerichtet sind und die Spalten entlang der y-Achseausgerichtet sind. Die Zeilen und Spalten könnten jedoch vertauscht sein.
    [0062] DieSpeichervorrichtung ist nicht auf MRAM-Zellen eingeschränkt. DieSpeichervorrichtung kann jeden Typ von Speicherzelle in einem Widerstands-Kreuzungspunkt-Arrayumfassen.
    权利要求:
    Claims (22)
    [1] Verfahren zum Durchführen einer Leseoperation voneiner Speicherzelle in einer Speicherzellenfolge (12),mit folgenden Schritten: Anlegen (402) eines konstantenStroms überdie Speicherzellenfolge; Messen (404) einer erstenSpannung überdie Speicherzellenfolge; Schreiben (406) der Speicherzellein einen ersten Zustand; Messen (408) einer zweitenSpannung überdie Speicherzellenfolge; und Bestimmen (410), ob sichdie erste Spannung von der zweiten Spannung unterscheidet.
    [2] Verfahren gemäß Anspruch1, das ferner folgenden Schritt aufweist: Bestimmen, daß die Speicherzellevor einem Schreiben in den ersten Zustand in einem zweiten Zustand war,ansprechend darauf, daß sichdie erste Spannung von der zweiten Spannung unterscheidet.
    [3] Verfahren gemäß Anspruch2, das ferner folgenden Schritt aufweist: Auslesen (414)eines Logikpegels, der dem zweiten Zustand zugeordnet ist, ansprechenddarauf, daß sichdie erste Spannung von der zweiten Spannung unterscheidet.
    [4] Verfahren gemäß Anspruch2 oder 3, das ferner folgenden Schritt aufweist: Schreiben(416) der Speicherzelle in den zweiten Zustand, ansprechenddarauf, daß sichdie erste Spannung von der zweiten Spannung unterscheidet.
    [5] Verfahren gemäß einemder Ansprüche1 bis 4, das ferner folgenden Schritt aufweist: Bestimmen,daß dieSpeicherzelle vor einem Schreiben in den ersten Zustand in dem erstenZustand war, ansprechend darauf, daß sich die erste Spannung nichtvon der zweiten Spannung unterscheidet.
    [6] Verfahren gemäß Anspruch5, das ferner folgenden Schritt aufweist: Auslesen (412)eines Logikpegels, der dem ersten Zustand zugeordnet ist, ansprechenddarauf, daß sichdie erste Spannung nicht von der zweiten Spannung unterscheidet.
    [7] Datenspeichervorrichtung (8) mit folgenden Merkmalen: einerSpeicherzellenfolge (12), die eine erste Speicherzelle(70a, 70b, 70c, 70d) und einezweite Speicherzelle (70a, 70b, 70c, 70d),die in Serie geschaltet sind, umfaßt; einer Stromquelle(72), die konfiguriert ist, um einen konstanten Strom über dieFolge anzulegen; und einer Schaltung (74), die mitder Speicherzellenfolge (12) gekoppelt ist, wobei die Schaltungkonfiguriert ist, um eine Veränderungeiner Spannung überdie Speicherzellenfolge ansprechend darauf zu erfassen, daß die Stromquelleden konstanten Strom über dieSpeicherzellenfolge anlegt und die erste Speicherzelle in einenersten Zustand geschrieben wird.
    [8] Datenspeichervorrichtung (8) gemäß Anspruch7, bei der die Speicherzellenfolge (12) ein erstes Endeund ein zweites Ende aufweist, und bei der die Stromquelle mit demersten Ende gekoppelt ist.
    [9] Datenspeichervorrichtung gemäß Anspruch 8, die ferner folgendesMerkmal aufweist: eine Massequelle, die mit dem zweiten Endeder Speicherzellenfolge (12) gekoppelt ist.
    [10] Datenspeichervorrichtung gemäß einem der Ansprüche 7 bis9, bei der die Schaltung (74) konfiguriert ist, um ansprechenddarauf, daß eineVeränderungder Spannung überdie Speicherzellenfolge erfaßtwird, zu erfassen, daß dieerste Speicherzelle vor einem Schreiben in den ersten Zustand ineinem zweiten Zustand war.
    [11] Datenspeichervorrichtung gemäß einem der Ansprüche 7 bis9, bei der die Schaltung (74) konfiguriert ist, um ansprechenddarauf, daß keineVeränderungder Spannung überdie Speicherzellenfolge (12) erfaßt wird, zu erfassen, daß die ersteSpeicherzelle vor einem Schreiben in den ersten Zustand in dem erstenZustand war.
    [12] Verfahren zum Durchführen einer Leseoperation voneiner Speicherzelle in einer Speicherzellenfolge (12),mit folgenden Schritten: Anlegen (602) einer konstantenSpannung überdie Speicherzellenfolge; Messen (604) eines erstenStroms überdie Speicherzellenfolge; Schreiben (606) der Speicherzellein einen ersten Zustand; Messen (608) eines zweitenStroms überdie Speicherzellenfolge; und Bestimmen (610), ob sichder erste Strom von dem zweiten Strom unterscheidet.
    [13] Verfahren gemäß Anspruch12, das ferner folgenden Schritt aufweist: Bestimmen, daß die Speicherzellevor einem Schreiben in den ersten Zustand in dem ersten Zustand war,ansprechend darauf, daß sichder erste Strom nicht von dem zweiten Strom unterscheidet.
    [14] Verfahren gemäß Anspruch13, das ferner folgenden Schritt aufweist: Auslesen (612)eines Logikpegels, der dem ersten Zustand zugeordnet ist, ansprechenddarauf, daß sichder erste Strom nicht von dem zweiten Strom unterscheidet.
    [15] Verfahren gemäß einemder Ansprüche12 bis 14, das ferner folgenden Schritt aufweist: Bestimmen,daß dieSpeicherzelle vor einem Schreiben in den ersten Zustand in einemzweiten Zustand war, ansprechend darauf, daß sich der erste Strom vondem zweiten Strom unterscheidet.
    [16] Verfahren gemäß Anspruch15, das ferner folgenden Schritt aufweist: Auslesen (614)eines Logikpegels, der dem zweiten Zustand zugeordnet ist, ansprechenddarauf, daß sichder erste Strom von dem zweiten Strom unterscheidet.
    [17] Verfahren gemäß Anspruch15 oder 16, das ferner folgenden Schritt aufweist: Schreiben(616) der Speicherzelle in den zweiten Zustand, ansprechenddarauf, daß sichder erste Strom von dem zweiten Strom unterscheidet.
    [18] Datenspeichervorrichtung (8) mit folgenden Merkmalen: einerSpeicherzellenfolge (12), die eine erste Speicherzelle(70a, 70b, 70c, 70d) und einezweite Speicherzelle (70a, 70b, 70c, 70d),die parallel geschaltet sind, umfaßt; einer Spannungsquelle(92), die konfiguriert ist, um eine konstante Spannung über dieFolge anzulegen; und einer Einrichtung (94) zum Erfasseneiner Veränderungeines Stroms überdie Speicherzellenfolge (12) ansprechend darauf, daß die Spannungsquelledie konstante Spannung überdie Speicherzellenfolge anlegt und die erste Speicherzelle in einenersten Zustand geschrieben wird.
    [19] Datenspeichervorrichtung gemäß Anspruch 18, bei der dieerste und die zweite Speicherzelle (70a, 70b, 70c, 70d)jeweils ein erstes Ende und ein zweites Ende aufweisen, und beider die Spannungsquelle (92) mit dem ersten Ende jederder ersten und der zweiten Speicherzelle gekoppelt ist.
    [20] Datenspeichervorrichtung gemäß Anspruch 19, die ferner folgendesMerkmal aufweist: eine Massequelle, die mit dem zweiten Endejeder der ersten und der zweiten Speicherzelle gekoppelt ist.
    [21] Datenspeichervorrichtung gemäß einem der Ansprüche 18 bis20, bei der die Einrichtung (94) zum Erfassen, daß die ersteSpeicherzelle vor einem Schreiben in den ersten Zustand in einemzweiten Zustand war, ansprechend auf ein Erfassen einer Veränderungdes Stroms überdie Speicherzellenfolge (12) dient.
    [22] Datenspeichervorrichtung gemäß einem der Ansprüche 18 bis20, bei der die Einrichtung (94) zum Erfassen, daß die ersteSpeicherzelle vor einem Schreiben in den zweiten Zustand in demersten Zustand war, ansprechend darauf, daß keine Veränderung an dem Strom über dieSpeicherzellenfolge erfaßtwird, dient.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9324457B2|2016-04-26|Nonvolatile memory
    US8194439B2|2012-06-05|Magnetic random access memories and methods of operating the same
    Andre et al.2005|A 4-Mb 0.18-/spl mu/m 1T1MTJ toggle MRAM with balanced three input sensing scheme and locally mirrored unidirectional write drivers
    KR100514958B1|2005-09-15|안정된 데이터 판독 및 기록이 실행 가능한 박막 자성체기억 장치
    JP4834040B2|2011-12-07|MRAM architecture and system
    US6385111B2|2002-05-07|Reference signal generation for magnetic random access memory devices
    US6804144B2|2004-10-12|Magnetic random access memory
    EP1175679B1|2009-04-08|Datenausgleichschema für festkörperspeicheranordnungen
    US6990015B2|2006-01-24|Semiconductor memory device using tunneling magnetoresistive elements
    JP4712204B2|2011-06-29|記憶装置
    CN100351943C|2007-11-28|混合阻性交叉点存储单元阵列及其制造方法
    JP4782206B2|2011-09-28|読出および書込マージンを向上した電流駆動切り換え型磁気記憶セル、ならびに同磁気記憶セルを使用する磁気メモリ
    US7184301B2|2007-02-27|Magnetic memory cell and magnetic random access memory using the same
    JP4469067B2|2010-05-26|MRAM device using magnetic field bias to suppress unintentional switching of half-selected memory cells
    US7916515B2|2011-03-29|Non-volatile memory read/write verify
    EP1377983B1|2004-08-04|Referenzschaltung für mram zelle
    US6839269B2|2005-01-04|Magnetic random access memory
    JP5046194B2|2012-10-10|ワード線駆動電位可変のｍｒａｍ
    US6914808B2|2005-07-05|Magnetoresistive random access memory device
    JP4155975B2|2008-09-24|データ記憶装置およびその方法
    US6760251B2|2004-07-06|Memory device reading data according to difference in electrical resistance between selected memory cell and reference cell
    KR101010321B1|2011-01-25|데이터 저장 장치 및 데이터 저장 장치 제조 프로세스
    KR100901488B1|2009-06-08|정보 저장 장치
    CN100409363C|2008-08-06|数据存储器件及其制造方法
    US6781910B2|2004-08-24|Small area magnetic memory devices
    同族专利:
    公开号 | 公开日
    US20050007825A1|2005-01-13|
    US6842364B1|2005-01-11|
    JP2008091015A|2008-04-17|
    JP2005032416A|2005-02-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-02-17| OP8| Request for examination as to paragraph 44 patent law|
    2007-12-13| 8127| New person/name/address of the applicant|Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, KYONGGI, KR |
    2007-12-13| 8128| New person/name/address of the agent|Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, 85 |
    2009-03-19| 8125| Change of the main classification|Ipc: G11C 11/15 AFI20051017BHDE |
    2011-11-30| R002| Refusal decision in examination/registration proceedings|
    2012-03-22| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|Effective date: 20111001 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]