• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein Layout (2) einer Maskenebene weist eine Anordnung (12) von Linien (16) und Spalten (15) auf. Die Spalten sind miteinander durch eine weitere Spalte (14) verbunden. Die Anordnung ist nach dem Prinzip alternierender Phasenmasken ausgebildet. Die Spalten (15a, 15c, 15e) werden alternierend mit einem Phasenhub gegenüber den Spalten (15b, 15d, 15f) beaufschlagt, so dass eine Phasenmaske zwischen unterschiedlich beaufschlagten Spalten im Bereich der weiteren Spalte (14) entsteht. Alternativ wird in dem Layout der verbindende Spalt (14) mit Dunkelgebieten aufgefüllt. In einem zweiten Layout (4) wird eine zusätzliche Spalte (25) eingefügt. Das zweite Layout (4) repräsentiert eine weitere Maske des gleichen Maskensatzes. Die zusätzliche Spalte (25) auf der zweiten Maske ermöglicht die Bildung eines isolierenden Gebietes auf einem Halbleitersubstrat an derjenigen Stelle, an welcher aufgrund der Phasenkanten oder der aufgefüllten Dunkelgebiete innerhalb der ursprünglich verbindenden Spalte auf der ersten Maske die Bildung eines durchlaufenden Isolationsgrabens nicht möglich ist. Die erste Maske kann hingegen als Hybridmaske mit Strukturen nach dem Prinzip alternierender Phasenmasken mit großem Prozessfenster ausgeführt werden.
    公开号:DE102004010902A1
    申请号:DE200410010902
    申请日:2004-03-05
    公开日:2005-09-22
    发明作者:Mario Hennig；Albrecht Dr. Kieslich；Christoph Dr. Nölscher；Rainer Dr. Pforr
    申请人:Infineon Technologies AG；
    IPC主号:G03F1-30
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zum Übertragen eines kritischenLayouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat, wobeiin dem Layout eine Anordnung von Spalten in einer Umgebung von aufeiner Maske opak oder semitransparent auszubildenden Gebieten vorgesehen istund die Spalte durch einen weiteren, seitlich von der Anordnungvorgesehene Spalte miteinander verbunden sind. Die Anordnung kanninsbesondere auch periodisch sein.
    [0002] Umweitere Fortschritte bei der Miniaturisierung in der Halbleitertechnik,insbesondere bei Halbleiterspeichern, erzielen zu können, muß der sogenannteK1-Faktor immer weiter reduziert werden.Dieser Faktor setzt die minimal in der Bildebene eines Projektionssystemserreichbare Strukturbreite in Beziehung zu der jeweils eingesetztenLichtwellenlänge undder Numerischen Apertur des Projektionssystems.
    [0003] Dadiese Größen für eine Abbildungfest vorgegeben sind, – oderim Falle der Numerischen Apertur limitiert sind – kann eine Verbesserung derAuflösungsqualität nur durchAnwendung sogenannter Resolution Enhancement Techniken (RET) erreicht werden.Dazu zählenbeispielsweise die Verwendung verschiedener Typen von Phasenmasken, Off-Axis-Beleuchtung,Optical Proximity-Correction (OPC), etc.
    [0004] Dielithografisch besonders wirkungsvollen RET erfordern eine Aufgliederungdes jeweils auf Halbleitersubstrate zu übertragenden Layouts. Der Grundliegt darin, daß dieRET oftmals Abhängigkeitenvon der Ausrichtung und/oder der Größe der auf den Masken gebildetenStrukturen zeigen. Auf eine bestimmte Strukturanordnung innerhalbdes Layouts oder das entsprechend auf der Maske gebildete Musterangepasste Techniken könnenauf eine benachbarte Strukturanordnung in demselben Layout oder Musterkeine Wirkung oder sogar eine nachteilige Wirkung zeigen. Ein sichinsgesamt fürdie Abbildung ergebendes strukturgemeinsames Prozessfenster kanndadurch jedenfalls negativ beeinträchtigt werden.
    [0005] Somitkam bisher eine Aufteilung auf zwei oder mehr Masken zur Abbildungeines gemeinsamen Schaltungsebenenlayouts in Betracht. Die Belichtungenwurden in sequentieller Weise (Doppelbelichtung) auf den Wafer übertragen.Das hat aber wiederum einen dramatisch reduzierten Waferdurchsatz undsomit wesentlich höhereKosten im Bereich der Lithografie und somit für die Fertigung der elektronischenBauelemente zur Folge. Das gilt insbesondere auch für die lithografischanspruchvollsten Ebenen.
    [0006] Für Speicherschaltkreise,die in der sogenannten Trench-Technologiefür dieHerstellung der Kondensatoren gefertigt werden, sind das die Ebenenzur Bildung aktiver Gebiete (active areas), der Wortleitungen (gateconductor), der Bitleitungen (metal 1 level) und der Kondensatorgräben (deeptrenches). Dabei werden typischerweise das Speicherzellenfeld (Array)und die Peripheriestrukturen (Support) voneinander getrennt undmittels jeweils zweier unterschiedlicher Masken sukzessive auf denWafer abgebildet.
    [0007] Umdie Fertigungskosten zu reduzieren, wird daher nach Lösungen gesucht,solche Doppelbelichtungen durch Einfachbelichtungen zu ersetzen,ohne Verluste oder auch nur tolerierbare Verluste an der lithografischenStrukturierungsqualitäthinnehmen zu müssen.
    [0008] Eswird gegenwärtigeine Lösungdes Problems durch Anwendung spezieller auf das Layout zugeschnittenerOff-Axis-Techniken (Schräglichtbeleuchtung)versucht. Das Problem besteht aber auch hier weiter darin, daß man einenKompromiß zwischeneiner entweder deutlich degradierter Abbildungscharakteristik desZellenfeldes oder einer deutlich degradierten Abbildung der Peripheriestrukturen hinnehmenmuß. Eskann derzeit keine technische Lösunggefunden werden, die nicht zu einem erhöhten Mask Error EnhancementFactor (MEEF), fürdie Zellenfeldstrukturen und letztendlich zu einem schlechterenlithografischen Gesamtabbildungsverhalten führt. Der Mask Error EnhancementFactor spiegelt ein nicht-lineares Verhalten bei der Übertragungvon auf der Maske vorhandener Fehlern auf das Halbleitersubstratgerade im Bereich der Auflösungsgrenzedes eingesetzten Projektionssystems wider.
    [0009] Esist die Aufgabe der Erfindung, ein Verfahren anzubieten, mit demauflösungsverbessernde Techniken(RET) auf die Übertragungeines Layouts auf ein Halbleitersubstrat angewendet werden können, ohnedaß Einschränkungenin bezug auf die Abbildungscharakteristiken einzelner Strukturanteile bestehenbleiben.
    [0010] Esist weiter eine Aufgabe der Erfindung, die Kosten und den Aufwandfür dieProjektion von Layouts von Schaltungsebenen integrierter Schaltungen aufHalbleitersubstrate zu reduzieren, insbesondere die Durchführung vonEinfachbelichtungen fürSchaltungsebenen zu ermöglichen.
    [0011] DieAufgabe wird gelöstdurch ein Verfahren zum Übertrageneines Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat,wobei in dem Layout: a) eine Anordnung vontransparenten Spalten, die teilweise von auf einer ersten Maskeopak oder semitransparent auszubildenden Gebieten umgeben sind, b) die Spalte durch einen weiteren, vorzugsweise seitlich vonder Anordnung vorgesehenen transparenten Spalt miteinander verbundensind, umfassend die Schritte: – Bereitstellendes Layouts zur Herstellung der ersten Maske, – Zuordneneines Phasenhubaufschlages zu jedem zweiten der Spalte zur Bildungeiner alternierenden Anordnung von Spalten, – Entfernendes weiteren Spaltes aus dem Layout und Ersetzen durch ein auf derersten Maske opak oder semitransparent auszubildendes Gebiet, sodass die Spalte der Anordnung voneinander getrennt werden, – Bereitstelleneines weiteren Layouts zur Herstellung einer zweiten Maske, – Einrichtenwenigstens eines zusätzlichenSpaltes in dem weiteren Layout, der von opak oder semitransparentauszubildenden Gebieten umgeben ist und dessen Position und Fläche zumindest teilweisemit derjenigen des in dem ersten Layout entfernten Spaltes übereinstimmt, – Übertragendes ersten Layouts auf die erste Maske und des zweiten Layouts aufdie zweite Maske, – für die ersteund zweite Maske jeweils Durchführeneiner Schrittabfolge: Projizieren der Maske in eine photoempfindlicheSchicht auf dem Halbleitersubstrat zur Bildung eines Mus ters, Entwickeln und Übertragendes Musters in eine unterliegende Schicht.
    [0012] Dashier betrachtete Layout einer Ebene einer integrierten Schaltungweist eine Anzahl von Spalten auf. Ein solches Layout liegt zunächst in elektronischgespeicherter Form vor. Linien und Spalten – und allgemeiner: Hell- undDunkelgebiete – werdendarin üblicherweisejeweils durch unterschiedliche Farb-, Helligkeits- oder Transparenzwerterepräsentiert.Aus einem Layout werden in verschiedenen, dem kundigen Fachmannbekannten Verfahrensschritten Steueranweisungen für Maskenschreibgeräte zum Bildender Muster in auf den Photomasken angeordneten photoempfindlichenSchichten erstellt.
    [0013] Weiterwird vorausgesetzt, daß dieSpalte einer solchen Anordnung durch einen weiteren Spalt verbundensind. Solche Muster finden sich z.B. oftmals dann in Layouts, wenndurch die Linien auf dem Halbleitersubstrat fingerartig auslaufendeelektrisch leitfähigeBahnen zu schaffen sind, die durch Isolationsgebiete begrenzt werden,die mit Hilfe des z.B. seitlich der Anordnung verlaufenden Spaltesgebildet sind.
    [0014] Liegtnun eine solche Struktur vor, so kann eine RET-Technik implementiertwerden, indem auf die Anordnung das Prinzip der alternierenden Phasenmaskenangewendet wird. Opake oder im wesentlichen intransparente Linien(Stege) werden alternierend von transparenten Spalten mit einemum 180 Grad unterschiedlichen Phasenhubaufschlag begrenzt. Ein ersterSpalt der Anordnung besitzt z.B. einen Phasenhub von 0 Grad undein ihm benachbarter Spalt besitzt einen Phasenhub von 180 Grad.Im Idealfall eines Verhältnissesder Breiten von Linien zu derjenigen von Spalten von 1:1 erhält man beider Abbildung auf dem Wafer eine beträchtliche Kontrastverstärkung.
    [0015] BeimStand der Technik besteht grundsätzlichdas Problem, daß,wenn die Linien, d.h. die auf der Maske opake oder semitransparentauszubildenden Strukturen der periodischen Anordnung, auf mindestenseiner Seite der Anordnung begrenzt sind, sich notwendiger Weisedie transparente Gebiete der Spalte mit unterschiedlichem Phasenhubaufschlag aufgerade dieser Seite berührenmüssen.An der Grenzlinie zwischen diesen Gebieten existiert eine Phasenkante,die im Falle der projizierenden Abbildung auf ein Halbleitersubstratzu einer Abschattung und damit zu einer unerwünschten Strukturbildung andiesen Positionen führt.
    [0016] Gemäß der Erfindungwird, da der verbindende Spalt notwendiger Bestandteil des auf dem Halbleitersubstratzu bildenden Musters ist, die Bildung nicht miteinander verbundenerSpalte ermöglicht,indem der Spalt in diesem Layout zwar entfernt wird, jedoch in einemweiteren Layout vorzugsweise einer ohnehin abzubildenden weiterenEbene elektronisch funktionell wieder hinzugefügt wird. Dabei haben die jeweiligenFormen nicht identisch zu sein, die Positionen sollten jedoch imwesentlichen übereinstimmen,um die gewünschteWirkung zu erzielen.
    [0017] Somitist es nun möglich,die Linien-Spalten-Struktur nach dem Prinzip alternierender Phasenmaskenauf der dem ersten Layout entsprechenden Maske abzubilden. Da andereStrukturen des Layouts auf der Maske beibehalten werden können, wirderfindungsgemäß also dieBildung einer Hybrid-Phasenmaske vorgeschlagen.
    [0018] Mitder aus dem ersten Layout extrahierten und in das zweite LayouteingefügtenSpaltstruktur werden auf dem Halbleiter substrat die noch für das insgesamtauf dem Substrat zu erstellende Muster notwendigen Anpassungen vorgenommen.In einem Beispiel sind durch die Spalte auf den Masken jeweils Gräben in demSubstrat zu bilden, die mit isolierendem Material gefüllt werden.Ein seitlich der periodischen Anordnung angeordneter und die Spalteder Anordnung verbindender Spalt wird im ersten Layout durch opakeFlächenersetzt, und an gleicher Position in ein zweites Layout hinein plaziert.Für daszweite Layout gilt folgendes: – es werdenbei der Projektion von einer Maske Maskierungen eines auf dem Substratbefindlichen Resist gebildet, mit denen wie bei der Anwendung desersten Layouts Gräbenim Substrat geätztwerden können, – diemit dem Layout hergestellte Maske wird auf den gleiche Flächenausschnittdes Substrates angewendet, wie es bei der Anwendung des ersten Layoutsder Fall ist.
    [0019] Zweckder Implementation des die Spalte der Anordnung verbindenden weiterenSpaltes im zweiten Layout ist es, das Fehlen der durch ihn zu bildendenelektrischen Eigenschaften in dem durch das erste Layout gebildetenMuster auf dem Substrat auszugleichen. Insbesondere kann die mitdem zweiten Layout versehene Maske im Zyklus der Bauelementeherstellungauch vor derjenigen mit dem ersten Layout für eine Projektion auf das Substratvorgesehen sein. Zu Verdeutlichung soll ein Beispiel dienen: Einebesonders vorteilhafte Ausgestaltung sieht vor, Eingriffe in dasLayout einer im Zyklus der Herstellung von Halbleiterspeichern einzusetzendenMaske zur Bildung der Kondensatorgräben (Deep Trenches, im folgendenDT-Maske) vorzunehmen.
    [0020] Dadurchwird es bei einer nachfolgend einzusetzenden Maske zur Bildung aktiverGebiete (Active Areas, im folgenden: AA-Maske) ermöglicht, die dort vielfach vorhandenenperiodisch angeordneten Spalte nach dem Prinzip alternierender Phasenmaske auszubilden.Der die Spalte der Anordnung verbindende weitere Spalt wird dazuaus dem ersten Layout der AA-Maske entfernt, d.h. durch Dunkelstrukturenzur Ausbildung opaker oder semitransparenter Flächen ersetzt. Die periodischangeordneten Spalte sind demnach vom Absorber, den Dunkelstrukturen umschlossen.Im Rahmen der Maskenherstellung können diese nun beispielsweisedurch Quarzätzung miteinem Phasenhub von etwa 180 Grad alternierend beaufschlagt werden.
    [0021] Dadie DT-Maske wie die AA-Maske auf die Strukturierung des gleichenSiliziumsubstrates angewendet werden, und die Abfolgen von Schrittender der Belichtung nachfolgenden Prozessierung jeweils die Abscheidungisolierender Schichten vorsehen, kann der seitlich verlaufende Spaltim zweiten Layout der DT-Maskeimplementiert werden. Voraussetzung ist hier, daß das zweite Layout an derbetreffenden Position keine weiteren Strukturen aufweist.
    [0022] Esist somit nicht die Einrichtung einer weiteren, bisher in dem Zyklusnicht vorgesehenen Maske mit dem zweiten Layout notwendig, wie diesetwa bei der Doppel- oder Mehrfachbelichtung der Fall wäre. DieImplementation des z.B. seitlich von der Anordnung von Spalten verlaufendenweiteren Spaltes wird vielmehr in einer Maske des bestehenden Maskensatzeszusammen mit anderen, der Bildung Bauelementen der integriertenSchaltung dienenden Strukturelementen kombiniert, hier beispielsweiseden Grabenkondensatorpaaren der DT-Maske. Es fällt daher kein Mehraufwand – sowohlhinsichtlich Kosten als auch hinsichtlich der Produktions- und Gerätezeit – an.
    [0023] Mitden nach dem Prinzip alternierender Phasenmasken konvertierten Strukturelementendes Layouts wird eine gegenüberanderen Maskentechniken wie Chrom- oder Halbtonphasenmasken deutlich verbesserteLinienbreiten-Stabilität(Critical Dimension) erreicht, weil das lithografische Prozeßfenster solcherStrukturen deutlich vergrößert wird.Das erfindungsgemäße Verfahrenwird überalldort angewandt, wo mit nur aus Chrom- oder Halbtonphasenmaskenmaterialbestehenden Maskenelementen kein ausreichendes Prozeßfenstererzielt werden kann.
    [0024] Dieder Erfindung zugrundeliegende Aufgabe wird außerdem gelöst durch ein Verfahren zum Übertrageneines Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat,wobei in dem Layout: a) eine Anordnung vontransparenten Spalten, die teilweise von auf einer ersten Maskeopak oder semitransparent auszubildenden Gebieten umgeben sind, b) die Spalte durch einen weiteren, vorzugsweise seitlich vonder Anordnung vorgesehenen transparenten Spalt miteinander verbundensind, umfassend die Schritte: – Bereitstellendes Layouts zur Herstellung der ersten Maske, – Zuordneneines Phasenhubaufschlages zu jedem zweiten der Spalte zur Bildungeiner alternierenden Anordnung von Spalten, so dass an dem oderinnerhalb des verbindenden Spalt(es) Phasengrenzen zwischen denmit dem Phasenhub beaufschlagten Spalten und den nicht mit dem Phasenhubbeaufschlagten Spalten entstehen, – Bereitstelleneines weiteren Layouts zur Herstellung einer zweiten Maske, – Einrichtenwenigstens eines zusätzlichenSpaltes in dem weiteren Layout, der von opak oder semitransparentauszubildenden Gebieten umgeben ist und dessen Position und Fläche zumindest teilweisemit derjenigen der in dem ersten Layout entstandenen Phasengrenzen übereinstimmt, – Übertragendes ersten Layouts auf die erste Maske und des zweiten Layouts aufdie zweite Maske, – für die ersteund zweite Maske jeweils Durchführeneiner Schrittabfolge: Projizieren der Maske in eine photoempfindlicheSchicht auf dem Halbleitersubstrat zur Bildung eines Musters, Entwickeln und Übertragendes Musters in eine unterliegende Schicht.
    [0025] Dieseralternativen Ausführungsformder Erfindung liegt der Gedanke zugrunde, im Vergleich zur erstenAlternative abwandelnd den Schritt des Auffüllens des verbindenden Spaltesmittels Dunkelgebieten auszulassen. Dadurch entstehen zwangsläufig Phasenkantenim Bereich des verbindenden Spaltes, je nach dem, wie weit die Flächen derphasenbeaufschlagten Spalte überdiese hinaus in den verbindenden Spalte hineinragen. Die Wirkungder Phasenkanten ist eine ähnlichewie im Fall des Auffüllensmit Dunkelgebieten: bei der Abbildung auf das Halbleitersubstratwerden z.B. Brückenzwischen eigentlich voneinander isoliert auszubildenden Gebietenhergestellt. Diese sind wie bei der ersten Ausführungsform durch ein zweitesLayout mit einem an der entsprechenden Position – hier: der Phasenkanten – vorgesehenenzusätzlichenSpalt im Rahmen einer weiteren Projektion zu trennen.
    [0026] Beidieser Projektion wird z.B. vor oder nach Übertragung der ersten MaskeeinschließlichanschließenderProzessierung in analoger Weise ein als isolierend zu auszubildendesGebiet in eine unter der belichteten photoempfindlichen Schichtliegende weitere Schicht auf einem Substrat geätzt. Mit einer unterliegendenSchicht kann natürlichauch das Substrat selbst bezeichnet sein.
    [0027] DieErfindung soll nun anhand eines Ausführungsbeispiels mit Hilfe einerZeichnung nähererläutertwerden. Darin zeigen:
    [0028] 1 einenAusschnitt überlagerterLayouts der AA- und DT-Maskenebeneneines Speicherbausteines in Grabenkondensator-Technologie nach dem Stand der Technik;
    [0029] 2 überlagerteLayouts wie in 1, wobei in der DT-Maskenebene ein weitere,erfindungsgemäße Spaltstruktureingebracht ist, welche einen seitlich verlaufenden Spalt in derAA-Maskenebene ersetzt;
    [0030] 3 dasLayout der erfindungsgemäßen AA-Maskenebeneaus 2, bei dem weitere Chrom- Dunkelstrukturen undPhasenschiebende Gebiete nach dem Prinzip alternierender Phasenmaskeneingebracht sind;
    [0031] 4 dasLayout der AA-Maskenebene aus 3 mit ergänzendenSub-Resolution Phasen-Assiststrukturen;
    [0032] 5 eineerfindungsgemäße Abwandlung desin Figur gezeigten Beispiels;
    [0033] 6 einFlussdiagramm mit einem Ablauf des erfindungsgemäßen Verfahrens gemäß dem in 3 gezeigtenAusführungsbeispiel;
    [0034] 7 einFlussdiagramm mit einem Ablauf des erfindungsgemäßen Verfahrens gemäß dem in 5 gezeigtenAusführungsbeispiel.
    [0035] EinAusführungsbeispielder Erfindung soll anhand einer zur Herstellung eines Speicherbausteinsverwendeten AA-Maskenebene erläutertwerden. Der Speicherbaustein wird in Grabenkondensator-Technolgieausgeführt.
    [0036] 1 zeigteinen Ausschnitt eines ersten 2 und eines mit diesem überlagertenzweiten Layouts 4 vom Rande des Speicherzellenfeldes 6 (linkeSeite der 1) mit angrenzender Peripherie,den sog. Supportstrukturen 8 (rechte Seite). Das ersteLayout 2 repräsentiertdas herkömmlichmit einer AA-Maskenebeneauf dem Halbleitersubstrat abzubildende Muster aktiver Gebiete.In den Figuren sind opak oder semitransparent – also mehr oder weniger lichtabschattend – auf derMaske herzustellende Gebiete der AA-Maskenebene grau unterlegt,währenddie im wesentlichen transparenten Spalte weiß dargestellt sind.
    [0037] Das überlagertezweite Maskenlayout 4 repräsentiert die DT-Maskenebene. Sieumfasst allein die Strukturelemente der Grabenkondensatorstruktureninnerhalb des Speicherzellenfeldes 6. Die Strukturelementeder DT-Maskenebene sind auf der Maske transparent zu bilden; 1 zeigtdiese der Übersichtlichkeithalber toninvers zum ersten Layout 2 als schwarz unterlegteStrukturen. D.h., opake Bereiche der DT-Maskenebene sind in den 1 und 2 farbstufenlos(transparent) gekennzeichnet.
    [0038] 1 beschreibtelektronisch gespeicherte Maskenlayouts 2, 4 gemäß dem Standder Technik. Herkömmlichwäre jedesder beiden Layouts – sowie in 1 gezeigt – aufjeweils einer Maske abzubilden.
    [0039] Gemäß dem Verfahrender Erfindung kann in dem bereitgestellten ersten Layout 2 derAA-Maskenebene zunächstnach Strukturanteilen gesucht werden, welche sich für isolierteAusbildung auf der Maske nach dem Prinzip alternierender Phasenmasken eignen,um eine Verbesserung Prozeßfenstersfür dasGesamtmuster zu erhalten. Es wird dabei die im Peripheriebereich 8 vorhandeneperiodische Anordnung 12 von Spalten 15a–15f,etc. in einem Muster aus Linien 16a–16f, etc. ausgewählt.
    [0040] Dieals opak auf der Maske auszubildenden Linien 16a–16f,etc. dienen bei der Projektion der Abschattung der Substratoberfläche, sodaß infolgeeiner nach der Projektion durchgeführten Ätzung die entsprechenden Gebieteauf dem Substrat bestehen bleiben. Diese werden z.B. nach Durchführung einer weiterenImplantation zu Teilen elektrisch leitender Bahnen bzw. zu aktivenGebieten von Transistoren, welche von Leiterbahnen einer nächsthöheren Ebenekontaktiert werden können.
    [0041] Einseitlich der periodischen Anordnung verlaufender Spalt 14 istmit den Spalten 15a–15f,etc. verbunden, so daß dieauf dem Substrat jeweils auszubildenden aktiven Gebiete von weiterenaktiven Gebieten isoliert werden, die aufgrund weiterer, rechtsin 1 gezeigter Dunkelstrukturen 19 entstehen.Der Spalt 14 verhindert eine Implementation der alternierendenPhasenmaskentechnik in der periodischen Anordnung 12, daGebiete unterschiedlichen Phasenhubaufschlages nicht aneinandergrenzen sollten.
    [0042] 2 zeigtdas Ergebnis eines ersten Schrittes zur Überarbeitung des ersten Layouts 2,aber auch des zweiten Layouts 4 mit dem Ziel, die Herstellungeiner erfindungsgemäßen Hybridmaskezu ermöglichen.Im ersten Layout der AA-Maskenebene wird der Spalt 14 extrahiert,d.h. mit einem Dunkelgebiet 24 aufgefüllt. Das Dunkelgebiet 24 trenntdie Spalte 15a–15f,etc. in der AA-Maskenebene voneinander, d.h. sie sind nicht mehrmiteinander verbunden.
    [0043] Eswird nun ein weiteres Layout einer weiteren Maskenebene zum gleichenMaskensatz ausgewählt,mit welcher gerade isolierende Strukturen in der aktuellen Schichtebene,hier der Substratoberfläche,nach einer Projektion gebildet werden sollen. Es ist dies die DT-Maskenebene.Zwar wird bei dem entsprechenden Nachprozessieren eine leitendeFüllungin die durch die transparenten Strukturelemente 10 bewirktenGräbenabgeschieden. In dem hier interessierenden Bereich von Grabentiefen,nämlichden Tiefen einer typischen flachen Grabenisolation (STI, shallowtrench isolation), wird zudem meist zusätzlich eine Schicht zur Bildungeines isolierenden Kollars, d.h. Isolationskragens, abgeschieden.
    [0044] Alstransparent definierte Strukturen in diesem weiteren, nun als zweitemLayout ausgewählten Musterwerden demnach in zumindest in einem oberflächlichen Bereich isolierendeStrukturen auf dem Substrat nach einer Projektion überführt. Eswird nun in dem nach diesen Gesichtspunkten ausgewählten zweitenLayout ein transparentes Strukturelement, also ein Spalt 25 eingefügt. Dieserbesitzt eine Position und eine Fläche in dem zweiten Layout der DT-Maskenebene,welche mit derjenigen des extrahierten Spaltes 14 in demersten Layout der AA-Maskenebenederart übereinstimmt,daß diegewünschte Isolati onseigenschaftder durch die periodisch angeordneten aktiven Gebiete von den weiterenGebieten 19 erzielt wird.
    [0045] Erfindungsgemäß ist weitervorgesehen, die elektronischfunktionelle Isolation bei der Nachprozessierungdurch Verhinderung von Effekten der Ausdiffusion, z.B. buried-strapAusdiffusion, gerade im ausgedehnten, langgezogenen Grabenbereich, welcherdurch den eingefügtenSpalt 25 auf dem Substrat entsteht, zu verstärken. Dielithografische Strukturierung kann durch den Einsatz kostengünstigerlithografischer Techniken, z.B. mit i-Linien-Lithografie erfolgen.Natürlichsind Schritte wie eine Implantation und/oder Diffusion, der Lackentfernungund Substratreinigung auch vorgesehen.
    [0046] Ineinem weiteren Schritt des erfindungsgemäßen Verfahrens werden alternierendSpalte 15a, 15c, 15e, etc. mit einemPhasenhub von 180 Grad gegenüberden Spalten 15b, 15d, 15f, etc. beaufschlagt,wie in 3 zu sehen ist. In 3 wird ausschnittweisenur das erste Layout 2 der AA-Maskenebene gezeigt.
    [0047] Durchdas Einbringen des Phasenhubaufschlages werden die korrespondierendenAnordnungen 12 vom Typ einer einfachen Chrommaske in denjenigeneiner alternierenden Phasenmaske umgewandelt. Die davon beeinflußten Strukturelemente 15, 16 erfahreneine deutliche Steigerung ihres lithografischen Prozeßfensterssowie eine deutliche Reduzierung des MEEF (mask error enhancementfactor). Dadurch werden diese Strukturelemente mit wesentlich höherer Linienbreitenstabilität auf demWafer erzeugt. Infolgedessen steigt die Gutausbeute und die Kostenzur Herstellung der betreffenden elektronischen Bauelemente sinken.
    [0048] Aufder linken Seite von 3 ist zu sehen, daß in analogenSchritten auch Strukturelementanordnungen 12' des Speicherzellenfeldes in demersten Layout behandelt wurden. Ein betreffender Spalt wurde mitdem gestrichelt gekennzeichneten Dunkelgebiet 24' verfüllt, undalternierend die Spalte 21b, 21d, 21f,etc. wurden mit einem Phasenhub von 180 Grad gegenüber denSpalten 21a, 21c, 21e, etc. beaufschlagt.Das zweite Layout 4 wird analog um einen entsprechendenSpalt an der im wesentlichen übereinstimmendenPosition ergänzt.
    [0049] Indemsowohl dicht gepackte, periodische Anordnungen 12' des Speicherzellenfeldesals auch abbildungskritische, periodische Strukturanordnungen 12 imBereich der Supportelektronik nach dem Prinzip alternierender Phasenmaskeausgeführtwerden, währendalle übrigenStrukturen als Chrom- oder Halbtonphasenmaske ausgeführt werden,wird das sogenannte überlappendelithografische Prozeßfensterdieser Strukturen gegenüberdem Stand der Technik in einem solchen Maße verbessert, das eine Einfachbelichtungdurchgeführtund füralle Strukturen ein hohes Maß anLinienbreitenstabilität über das Bildfelddes Belichtungssystems hinweg erzielt werden kann. Das führt zu einerdeutlichen Steigerung der Produktivität der Fertigung und mithinzu einer merklichen Kostenreduzierung. Gegenüber den oben erwähnten alternativenVerfahren wird ein signifikant größeres lithografisches Prozeßfensterund in dessen Folge eine erhöhteGutausbeute erzielt, woraus ebenso deutlich reduzierte Kosten resultieren.
    [0050] 4 zeigtin Ergänzungzu 3 die Kombination der periodischen Anordnung 12 miteiner Anwendung von Sub-ResolutionPhasen-Assiststrukturen (SRAF), auch einfach Hilfsstrukturen genannt. DieseStrukturen werden selbst nicht im Resist geprintet, verstärken aberden Luftbildkontrast der benachbarten Hellstrukturen und verbessernderen Linienbreitenstabilität.
    [0051] 6 zeigtin einem Flussdiagramm den Ablauf des erfindungsgemäßen Verfahrensgemäß dem in 3 gezeigtenAusführungsbeispiel.
    [0052] 5 zeigtin Abwandlung zu 3 eine alternative Ausführungsformder Erfindung, bei welcher der Spalt 14 im ersten Layout 2 nichtmit Dunkelgebieten 24 aufgefüllt wird. Stattdessen entstehen dortPhasenkanten 35, die durch Ausdehnen der transparenten,phasenbeaufschlagten Spalte 15a, 15c, 15e innerhalbdes diese verbindenden Spaltes 14 zu liegen kommen. Imzweiten Layout 4, dessen Spalte (31, 32)in 5 durch mit Strichen umrandete Rechtecke gekennzeichnetsind, werden genau an den Positionen der Phasenkanten 35 diese überdeckendSpalte 32 eingerichtet.
    [0053] ImBereich des Zellenfeldes 6 können die Linien zwischen denSpalten 21a–21f vomPeripheriebereich 8 durch Spalte 31 getrennt werden,die den Grabenkondensatorspalten 10 entsprechen. Es ist auchmöglich,wie im Peripheriebereich 8 im Zellenfeld 6 diephasenbeaufschlagten Spalte 21b, 21d, 21f ineinen verbindenden Spalt (in 5 nichtgezeigt, jedoch analog zum Spalt 14 im Peripheriebereich)hinein zu verlängernund die entstehenden Phasenkanten durch weitere, genau über diesem Spaltpositionierte Spalte 31 im zweiten Layout 4 zu überlagern.
    [0054] 7 zeigtin einem Flussdiagramm den Ablauf des erfindungsgemäßen Verfahrensgemäß der Abwandlungohne Auffüllungdes verbindenden Spaltes mit Dunkelstrukturen, jedoch mit weiterenSpalten im zweiten Layout, die nur noch die Position der Phasenkantenabdecken müssenund nicht mehr den gesamten früherenSpalt, um eine entsprechende Wirkung auf dem Substrat zu erzielen.
    [0055] ImAusführungsbeispielbesteht diese Wirkung darin, am Ort des früheren Spaltes auf der Maskeeine Isolation zu erzielen, nachdem die belichteten Bereiche durch Ätzung indas Substrat übertragen wurden.Die nun auch auf dem Halbleitersubstrat durch Ätzung gebildeten Spalte werdenmit elektrisch isolierendem Material verfüllt. Dazu sind weitere Prozessierungsschrittenotwendig wie Abscheidung, Planarisierung, etc.
    [0056] Diemit dem ersten Layout als Schattenstrukturen abgebildeten Phasenkantenführenauf dem Halbleitersubstrat zu elektrisch leitenden Brücken zwischenaktiven Kontaktierungsgebieten, welches zu unterdrücken ist.Nur an diesen Positionen muss daher gemäß dieser Abwandlung der Erfindungim zweiten Layout durch Einrichtung eines oder abhängig vonder Zahl der Phasenkanten mehrerer weiterer Spalte eine vorherigeBildung von Isolationsgebieten ermöglicht werden.
    [0057] Esliegt im Rahmen der Erfindung, alle Strukturen, die nicht mit einerdie Abbildung verstärkenden Phasenstrukturversehen werden können,als Halbtonphasenmaske auszuführen.
    2 erstesLayout, AA-Maskenebene 4 zweitesLayout, DT-Maskenebene 6 Speicherzellenfeld 8 Peripheriestrukturen,Supportbereich 10 Strukturelementezur Bildung von Grabenkondensatoren 12 periodischeAnordnung 14 seitlichangeordneter Spalt in AA-Maskenebene 15 Spaltein periodischer Anordnung (Supportbereich) 16 Linienin periodischer Anordnung 21 Spaltein periodischer Anordnung (Speicherzellenfeld) 24 Dunkelgebietezum Auffüllendes verbindenden Spaltes 25 eingefügte Spaltein DT-Maskenebene 31 eingefügte Spaltein DT-Maskenebene (Speicherzellenfeld: Alternative) 32 eingefügte Spaltein DT-Maskenebene (Peripherie: Alter native) 35 Phasenkanten
    权利要求:
    Claims (11)
    [1] Verfahren zum Übertragen eines Layouts (2) einerEbene einer integrierten Schaltung auf ein Halbleitersubstrat, wobeiin dem Layout (2): a) eine Anordnung (12)von transparenten Spalten (15a–15f) zur Abbildungauf einer ersten Maske vorgesehen ist, die zumindest teilweise vonauf der ersten Maske opak oder semitransparent auszubildenden Gebietenumgeben sind, b) die Spalten (15a–15f) durch eine weitere,vorzugsweise seitlich von der Anordnung vorgesehene transparenteSpalte (14) miteinander verbunden sind, umfassenddie Schritte: – Bereitstellendes Layouts (2) zur Herstellung der ersten Maske, – Zuordneneines von einem mittleren Phasenhub der herzustellenden Maske unterschiedlichenPhasenhubes zu jeder zweiten (15a, 15c, 15e)der Spalten zur Bildung einer Anordnung von Spalten mit einem alternierendemWert fürden Phasenhub, – Entfernendes weiteren Spaltes (14) aus dem Layout und Ersetzen durchein auf der ersten Maske opak oder semitransparent auszubildendesGebiet (24), so dass die Spalte (15a–15f)der Anordnung nicht mehr miteinander verbunden sind, – Bereitstelleneines weiteren Layouts (4) zur Herstellung einer zweitenMaske, – Einrichtenwenigstens einer zusätzlichenSpalte (25) in dem weiteren Layout (4), die vonopak oder semitransparent auszubildenden Gebieten umgeben ist undderen Position und Flächezumindest teilweise mit derjenigen der in dem ersten Layout (2)entfernten Spalte (14) übereinstimmt, – Übertragendes ersten Layouts (2) auf die erste Maske und des zweitenLayouts (4) auf die zweite Maske, – für die erste und zweite Maskejeweils Durchführen einerSchrittabfolge: Projizieren der Maske in eine photoempfindlicheSchicht auf dem Halbleitersubstrat zur Bildung eines Musters, Entwickelnund Übertragendes Musters in eine unterliegende Schicht.
    [2] Verfahren zum Übertrageneines Layouts (2) einer Ebene einer integrierten Schaltungauf ein Halbleitersubstrat, wobei in dem Layout (2) a)eine Anordnung (12) von transparenten Spalten (15a–15f)zur Abbildung auf einer ersten Maske vorgesehen ist, die zumindestteilweise von auf der ersten Maske opak oder semitransparent auszubildendenGebieten umgeben sind, b) die Spalte (15a–15f)durch eine weitere, vorzugsweise seitlich von der Anordnung vorgesehenetransparente Spalte (14) miteinander verbunden sind, umfassenddie Schritte: – Bereitstellendes Layouts (2) zur Herstellung der ersten Maske, – Zuordneneines von einem mittleren Phasenhub der herzustellenden Maske unterschiedlichenPhasenhubes zu jeder zweiten (15a, 15c, 15e)der Spalten zur Bildung einer Anordnung von Spalten mit einem alternierendemWert fürden Phasenhub, so dass an der oder innerhalb der verbindenden Spalte Phasengrenzenzwischen den mit dem Phasenhub beaufschlagten Spalten (15a, 15c, 15e)und den nicht mit dem Phasenhub beaufschlagten Spalten (15b, 15d, 15f)entstehen, – Bereitstelleneines weiteren Layouts (4) zur Herstellung einer zweitenMaske, – Einrichtender wenigstens einen zusätzlichenSpalte (25) in dem weiteren Layout (4), der vonopak oder semitransparent auszubildenden Gebieten umgeben ist unddessen Position und Flächezumindest teilweise mit derjenigen der in dem ersten Layout (2)entstandenen Phasengrenzen übereinstimmt, – Übertragendes ersten Layouts (2) auf die erste Maske und des zweitenLayouts (4) auf die zweite Maske, – für die erste und zweite Maskejeweils Durchführen einerSchrittabfolge: Projizieren der Maske in eine photoempfindlicheSchicht auf dem Halbleitersubstrat zur Bildung eines Musters, Entwickelnund Übertragendes Musters in eine unterliegende Schicht.
    [3] Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,dass das in die unterliegende Schicht übertragenen Muster jeweilsnach der Übertragungzumindest teilweise mit isolierendem Material aufgefüllt wird.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,dass der Phasenhub den Spalten (15a, 15c, 15e)mit einer Differenz von etwa 180 Grad gegenüber den nicht beaufschlagtenSpalten (15b, 15d, 15f) zugeordnet wird.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,dass die Anordnung (12) ein periodisches Muster von transparentenSpalten (15a–15f)und opaken oder semitransparenten Linien (16a–16f)bildet.
    [6] Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,dass die Spalte (15a–15f)bei der Projektion von dem auf die Maske übertragenen ersten Layout (2)auf das Halbleitersub strat und einer anschließenden Prozessierung des Substratesin der Schaltung elektrisch isolierende Gebiete ausbilden.
    [7] Verfahren nach einem der Anspruch 6, dadurch gekennzeichnet,dass die aufeinanderfolgenden Projektionsschritte jeweils in einerauf dem Halbleitersubstrat aufgebrachten photoempfindlichen Schichtdurchgeführtwerden, und zwischen den Schritten die belichtete photoempfindlicheSchicht zur Durchführungeines unmittelbar nachfolgenden weiteren Prozessschrittes, insbesondereeines Ätzschrittes,entwickelt wird.
    [8] Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,dass das zweite Layout (4) in Abhängigkeit davon ausgewählt wird,ob die mit dem zweiten Layout (4) auszubildende Maske beider Übertragungauf das Halbleitersubstrat einen gleichen Flächenausschnitt strukturiertwie die mit dem ersten Layout ausgebildete erste Maske.
    [9] Verfahren nach Anspruch 8, dadurch gekennzeichnet,dass das zweite Layout zur Bildung isolierender Gebiete auf demHalbleitersubstrat eingesetzt wird.
    [10] Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet,dass das erste Layout (2) eine Maskenebene zur Bildungaktiver Gebiete und deren gegenseitiger Isolation repräsentiert.
    [11] Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet,dass das zweite Layout (4) eine Maskenebene zur Bildungvon Grabenkondensatoren in dem Halbleitersubstrat repräsentiert unddass die mit dem zweiten Layout (4) ausgebildete Maskevor der mit dem ersten Layout ausgebildeten Maske in die photoempfindlicheSchicht auf dem Halbleitersubstrat übertragen wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    Liebmann et al.2001|TCAD development for lithography resolution enhancement
    US8869079B2|2014-10-21|Semiconductor device and layout design method for the same
    JP2886522B2|1999-04-26|位相シフト・マスク矯正方法および位相シフト・マスク・システム
    JP4218972B2|2009-02-04|集積回路の位相シフトおよびトリム・マスクを決定する方法および装置
    US6077310A|2000-06-20|Optical proximity correction system
    Wang et al.2004|Standard cell layout with regular contact placement
    US7479366B2|2009-01-20|Method for forming pattern
    US7297450B2|2007-11-20|Optical proximity correction method
    JP3819711B2|2006-09-13|半導体装置の製造方法
    US7202148B2|2007-04-10|Method utilizing compensation features in semiconductor processing
    JP3993545B2|2007-10-17|パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
    TW521322B|2003-02-21|Alleviating line end shortening in transistor endcaps by extending phase shifters
    US7585595B2|2009-09-08|Phase shift mask including sub-resolution assist features for isolated spaces
    US7926002B2|2011-04-12|Selective optical proximity layout design data correction
    KR100739923B1|2007-07-16|다마신 공정의 완전 위상 시프팅 마스크
    US7284231B2|2007-10-16|Layout modification using multilayer-based constraints
    US6022644A|2000-02-08|Mask containing subresolution line to minimize proximity effect of contact hole
    US8802574B2|2014-08-12|Methods of making jogged layout routings double patterning compliant
    US20130198697A1|2013-08-01|Reticle defect correction by second exposure
    US6492073B1|2002-12-10|Removal of line end shortening in microlithography and mask set for removal
    US6225013B1|2001-05-01|Stitching design rules for forming interconnect layers
    US7252909B2|2007-08-07|Method to reduce CD non-uniformity in IC manufacturing
    US7569309B2|2009-08-04|Gate critical dimension variation by use of ghost features
    US20040194050A1|2004-09-30|Optical proximity correction method
    US6730463B2|2004-05-04|Method for determining and removing phase conflicts on alternating phase masks
    同族专利:
    公开号 | 公开日
    TWI292079B|2008-01-01|
    DE102004010902B4|2007-01-11|
    US20050196689A1|2005-09-08|
    KR100630795B1|2006-10-11|
    KR20060043785A|2006-05-15|
    TW200530745A|2005-09-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-22| OP8| Request for examination as to paragraph 44 patent law|
    2007-07-05| 8364| No opposition during term of opposition|
    2008-05-08| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-01-21| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410010902|DE102004010902B4|2004-03-05|2004-03-05|Verfahren zum Übertragen eines kritischen Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat|DE200410010902| DE102004010902B4|2004-03-05|2004-03-05|Verfahren zum Übertragen eines kritischen Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat|
    TW94104252A| TWI292079B|2004-03-05|2005-02-14|Method for transferring a critical layout of a level of an integrated circuit to a semiconductor substrate|
    US11/071,571| US20050196689A1|2004-03-05|2005-03-04|Method for transferring a layout of an integrated circuit level to a semiconductor substrate|
    KR20050017963A| KR100630795B1|2004-03-05|2005-03-04|집적 회로의 레벨의 레이아웃을 반도체 기판에 전사하는 방법|
    [返回顶部]