• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Vorgeschlagenwird ein Verfahren zum Umschalten eines elektrischen Schaltkreisesmittels eines Umschaltsignals in einen Stromsparmodus, das sich dadurchauszeichnet, dass ein Daten-Ausgangspin des Schaltkreises zugleichals Eingangspin fürein externes Signal verwendet wird, nach Maßgabe dessen anschließend dasUmschaltsignal erzeugt wird. Bei Einsatz des erfindungsgemäßen Verfahrensbzw. einer zu dessen Durchführunggeeigneten Schaltungsanordnung lässtsich ein elektrischer Schaltkreis in den Stromsparmodus versetzen, ohnedass hierzu ein zusätzlicherAnschlusspin vorzusehen ist.
    公开号:DE102004010890A1
    申请号:DE102004010890
    申请日:2004-03-06
    公开日:2005-09-29
    发明作者:Alexander Kurz
    申请人:Atmel Germany GmbH；
    IPC主号:G05B19-04
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren und eine Schaltungsanordnung zumUmschalten eines elektrischen Schaltkreises mittels eines Umschaltsignalsin einen Stromsparmodus.
    [0002] EinUmschalten in einen Stromsparmodus ist insbesondere bei Schaltkreisennotwendig, die über eineBatteriespannung versorgt werden, beispielsweise bei Automobil-oder Mobilfunk-Anwendungen, umden Stromverbrauch währendinaktiver Phasen des Schaltkreises zu minimieren. Unter "inaktiven Phasen" lassen sich beispielsweisesolche Zeiträumeverstehen, währendderer der Schaltkreis, bei dem es sich insbesondere um einen integrierten Schaltkreishandeln kann, z.B. einen Infrarot-Receiver, keine Daten an andere elektronischenBaugruppen, z.B. einen Mikrocontroller, sendet.
    [0003] Beivorbekannten Verfahren und Schaltungsanordnungen der eingangs genanntenArt wird einer der Anschlusspins des Schaltkreises dazu bestimmt, exklusivals Eingangspin fürdas Umschaltsignal zu dienen, oder es wird ein zusätzlicherPin fürdas Umschaltsignal vorgesehen. Hierbei ist als nachteilig anzusehen,dass entweder ein Pin des Schaltkreises für andere Anwendungen verlorenist bzw. dass das Bereitstellen eines zusätzlichen Pins einen fertigungstechnischenMehraufwand bedeutet und insbesondere im Zuge der fortschreitendenMiniaturisierung elektronischer Strukturen schon aufgrund des zusätzlichenPlatzbedarfs zu vermeiden ist.
    [0004] DerErfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnungder eingangs genannten Art derart weiter zu entwickeln, dass dievorstehend aufgeführtenNachteile vermieden werden.
    [0005] DieAufgabe wird bei einem Verfahren der eingangs genannten Art dadurchgelöst,dass ein Daten-Ausgangspin des Schaltkreises zugleich als Eingangspinfür einexternes Signal verwendet wird, nach Maßgabe dessen anschließend dasUmschaltsignal erzeugt wird. Bei einer Schaltungsanordnung der eingangsgenannten Art ist zur Lösungder Aufgabe vorgesehen, dass ein Daten-Ausgangspin des Schaltkreises zugleichals Eingangspin fürein externes Signal nutzbar ist, wobei das externe Signal maßgeblichfür dieErzeugung des Umschaltsignals ist. Auf diese Weise ermöglicht dieErfindung die Funktion eines Stromsparmodus, ohne einen Anschlusspindes Schaltkreises zu "blockieren" oder auf das Vorseheneines zusätzlichenPins angewiesen zu sein.
    [0006] InWeiterbildung des erfindungsgemäßen Verfahrensist vorgesehen, dass ein Potentialwert am Daten-Ausgangspin miteinem Referenzwert verglichen wird, wobei ein erstes internes Steuersignalerzeigt wird; anschließenddas erste interne Steuersignal mit einem zweiten internen Steuersignallogisch verknüpftwird; und dann als Ergebnis der Verknüpfung das Umschaltsignal resultiert.Dabei repräsentiertdas zweite interne Steuersignal vorzugsweise eine Aktivität der Datenübertragungzum Daten-Ausgangspin, so dass erfindungsgemäß ein Umschalten in den Stromsparmodusnur erfolgen kann, wenn das zweite interne Steuersignal einen Zustandfehlender Datenaktivitätanzeigt. Auf diese Weise fungiert der Daten-Ausgangspin effektivnur dann als Umschalt-Steuereingang, wenn der zu steuernde Schaltkreisnicht gerade aktiv ist.
    [0007] Beieiner erfindungsgemäßen Schaltungsanordnungkann dementsprechend vorgesehen sein, dass mit dem Daten-Ausgangspinein Vergleichsmittel zum Vergleichen des externen Signals mit einem Referenzsignalund zum Erzeugen eines ersten internen Steuersignals in Abhängigkeitvon dem Vergleichsergebnis verbunden ist, wobei die Schaltungsanordnungvorzugsweise noch ein Signalerzeugungsmittel zum Anzeigen einerAktivitätder Datenübertragungzum Daten-Ausgangspin mittels eines zweiten internen Steuersignalsaufweist. Um – wie vorstehendbereits erläutert – eine Verwendungdes Daten-Ausgangspins zum Zwecke eines Moduswechsels nur bei Inaktivität des Schaltkreiseszuzulassen, besitzt die erfindungsgemäße Schaltungsanordnung vorteilhafterWeise ein logisches Verknüpfungsmittelfür dieersten und zweiten internen Steuersignale, das sich weiterhin dadurchauszeichnet, dass durch das Verknüpfungsmittel das Umschaltsignalerzeugbar ist.
    [0008] Umim Stromsparmodus den Energieverbrauch weiter zu senken, ist nacheiner äußerst bevorzugtenWeiterbildung des erfindungsgemäßen Verfahrensvorgesehen, dass bei erfolgendem Umschalten in den Stromsparmodusein zwischen dem Daten-Ausgangspin und einem Anschluss für eine Versorgungsspannungangeordneter Pull-Up-Widerstand durch eine Schwachstromquelle ersetztwird. Entsprechend weist eine erfindungsgemäße Schaltungsanordnung in WeiterbildungSchaltmittel zum Ersetzen eines zwischen dem Daten-Ausgangspin undeinem Anschluss füreine Versorgungsspannung angeordneten Pull-Up-Widerstands durcheine Schwachstromquelle auf. Der Pull-Up-Widerstand sorgt im Betriebsmodusdes Schaltkreises fürein definiertes Potenzial am Daten-Ausgangspin, würde abersonst einen zu hohen Stromfluss aufgrund der anliegenden Versorgungsspannungbedingen. Die vorrichtungstechnisch zu seinem Ersetzen vorgesehenenSchaltmittel könnenerfindungsgemäß ebenfallsdurch das Umschaltsignal gesteuert werden.
    [0009] Nacheiner äußerst bevorzugtenWeiterbildung der erfindungsgemäßen Schaltungsanordnung istdemnach vorgesehen, dass die Schwachstromquelle und der Pull-Up-Widerstandzueinander parallel geschaltet sind und dass die Schaltmittel alsein der Schwachstromquelle bzw. dem Pull-Up-Widerstand jeweils direkt vorgeschalteterTransistor ausgebildet sind, die sich wie der Schaltkreis ebenfalls durchdas Umschaltsignal steuern lassen.
    [0010] ZumZwecke einer möglichsteinfachen Ausgestaltung der erfindungsgemäßen Schaltungsanordnung kanndie Schwachstromquelle als ein relativ zu dem Pull-Up-Widerstandhochohmiger Widerstand ausgebildet sein.
    [0011] WeitereEigenschaften und Vorteile der Erfindung ergeben sich aus der nachfolgendenBeschreibung von Ausführungsbeispielenanhand der Zeichnung.
    [0012] Dieeinzige Figur zeigt eine erfindungsgemäße Schaltungsanordnung zumUmschalten eines integrierten Schaltkreises (IC) 1 nach Maßgabe eines externenMikrocontrollers (μC) 2.Bei dem integrierten Schaltkreis 1 handelt es sich im Rahmendes gezeigten Ausführungsbeispielsum einen Schaltkreis, der zum Empfangen von Signalen im infraroten Spektralbereichausgebildet ist, d.h. einen IR-Receiver. Der integrierte Schaltkreis 1 nimmtaus einer Versorgungsspannung VS, beispielsweiseeiner Batteriespannung, im Normalbetrieb einen Strom IS undim angestrebten Stromsparmodus (Shutdown-Modus, SD) einen demgegenüber vermindertenStrom ISD auf.
    [0013] Mitdem integrierten Schaltkreis 1 ist eine erfindungsgemäße Schaltungsanordnung 3 inWirkverbindung geschaltet. Dabei können die Schaltungsanordnung 3 undder IC 1 auch gemeinsam (monolithisch) integriert sein, wie in derFigur durch die gestrichelte Linie 4 (Integrationseinheit)angedeutet.
    [0014] DieSchaltungsanordnung 3 umfasst nach dem gezeigten Ausführungsbeispielzunächsteinen Daten-Ausgangspin 1.1 des IC 1, über den dieser empfangene DatenDAT an den Mikrocontroller 2 übermittelt. Der Daten-Ausgangspin 1.1 istinnerhalb der Schaltungsanordnung 3 an einen Knoten 3.1 angeschlossen,der zwischen einer Versorgungsspannung VS,beispielsweise einer Batteriespannung mit VS =5 V, und einem Massepotential GND liegt. Zwischen den Knoten 3.1 unddas Massepotential GND ist ein erstes Schaltmittel in Form einesNMOS-Transistors 3.2, im Folgenden als Ausgangstransistorbezeichnet, eingeschleift. Letzterer ist bei dem gezeigten Ausführungsbeispielselbstsperrend ausgebildet und fungiert bezüglich des Knotens 3.1 als Pull-Down-Transistor.
    [0015] DerAusgangstransistor 3.2 ist mit seiner Gate-Elektrode miteiner Funktionseinheit 3.3 der Schaltungsanordnung 3 verbunden,bei der es sich erfindungsgemäß beispielsweiseum einen Demodulator handeln kann, über den mittels eines SignalsD der Ausgangstransistor 3.2 über seine Gate-Elektrode ansteuerbarist. Bei dem Signal D kann es sich im Rahmen der Erfindung um einin der Funktionseinheit 3.3 von einer Trägerwelleisoliertes binäresDatensignal des IC 1, d.h. eine Abfolge von HIGH- und LOW-Pegel-Werten handeln, wobeider Ausgangstransistor 3.2 im Falle D = 0 sperrt und für D = 1leitet. In letzterem Fall liegt der Knoten 3.1 auf MassepotentialGND.
    [0016] Zwischenden Knoten 3.1 und einen Anschluss für die Versorgungsspannung VS ist ausgehend von dem Knoten 3.1 zunächst einPull-Up-Widerstand R1 und – in Reihemit diesem – einzweites Schaltmittel in Form eines (selbstleitenden) PMOS-Transistors 3.4 geschaltet.Parallel hierzu besitzt die Schaltungsanordnung 3 ein drittesSchaltmittel in Form eines weiteren (selbstleitenden) PMOS-Transistors 3.5 sowieeine Stromquelle 3.6, die einen schwachen sog. "Sense"-Strom IL derStärkeIL = 100 nA liefert. Die Stromquelle 3.6 kannalternativ auch als relativ zu dem Pull-Up-Widerstand R1 hochohmigerWiderstand R2 ausgebildet sein (z. B. R1 = 100 kΩ,R2 ⎕ R1),wie in der Figur anhand der punktierten Verbindungen angedeutetist. Wiederum ist ausgehend von der Versorgungsspannung VS zunächstder Transistor 3.5 und daran anschließend die Stromquelle 3.6/derWiderstand R2 angeordnet, wobei dem Knoten 3.1 zugewandteAnschlüssedes Pull-Up-Widerstands R1 und der Stromquelle 3.6/des WiderstandsR2 in einen gemeinsamen Knoten 3.7 münden.
    [0017] Weiterhinbesitzt die Schaltungsanordnung 3 ein Vergleichsmittelin Form eines Komparators 3.8, dessen zu vergleichendeEingängean den Knoten 3.7 bzw. an eine Referenzspannung VR mit VR > GND angeschlossensind. Das Ausgangssignal S1 des Komparators 3.8, das erfindungsgemäß als einerstes internes Steuersignal fungiert, liegt an einem der Eingänge eineslogischen Verknüpfungsmittels,das im Rahmen der gezeigten Ausgestaltung der Erfindung als UND-Gatter 3.9 ausgebildetist. Der zweite Eingang des UND-Gatters 3.9 ist mit derFunktionseinheit 3.3 zum Empfangen eines zweiten internen SteuersignalsS2 verbunden, mittels dessen die Funktionseinheit 3.3 eineAktivitätder Datenübertragung – im Folgendenals Datenaktivitätbezeichnet – vomIC 1 zum Daten-Ausgangspin 1.1 anzeigt. Bei der gezeigtenAusgestaltung der Erfindung gilt beispielsweise: S2 = 1 für fehlendeDatenaktivität(kein Datenburst zum Ausgangspin 1.1).
    [0018] DerAusgang des UND-Gatters 3.9 ist an einen weiteren Knoten 3.10 angeschlossen,von dem aus Verbindungen zu der Gate-Elektrode des PMOS-Transistors 3.4, über einenInverter 3.11 zur Gate-Elektrode des PMOS-Transistors 3.5 sowie zumIC 1 (Signal SD')abzweigen. Damit sind über denAusgang des UND-Gatters 3.9 einerseitsdie beiden PMOS-Transistoren 3.4, 3.5 (entgegengesetzt zueinander),andererseits der IC 1 steuerbar.
    [0019] ImNormalbetrieb ist der Transistor 3.4 leitend. Durch dieFunktionseinheit 3.3 wird – wie erwähnt – der Ausgangstransistor 3.2 angesteuert. Über denPull-Up-Widerstand R1 kann so am Ausgangspin 1.1 einAusgangssignal DAT als direktes Abbild des Signals D zur weiterenVerarbeitung durch den Mikrocontroller 2 abgegriffen werden.Es fließt derStrom IS, typischerweise etwa 500 μA.
    [0020] Dieerfindungsgemäße Schaltungsanordnung 3 arbeitetnun zum Umschalten des IC 1 in den Stromsparmodus wie folgt: Durchden Mikrocontroller 2 wird der Daten-Ausgangspin 1.1 externauf Massepotential GND gebracht. Dieser Vorgang ist in der Figur durchden Pfeil SD vom Mikrocontroller 2 zum Ausgangspin 1.1 symbolisiert.Dadurch sinkt überdie Knoten 3.1, 3.7 die Spannung an dem einenEingang des Komparators 3.8 unter den Referenzwert VR, so dass der Komparator 3.8 dasSignal S1 erzeugt wird, hier S1 = 1. Dieses Signal wird durch dasUND-Gatter 3.9 mit dem Signal S2 verknüpft, wobei das UND-Gatter dannein HIGH-Pegel-Ausgangssignal zum Knoten 3.10 liefert,wenn gleichzeitig S1 = 1 und S2 = 1, d.h. wenn keine Datenaktivität stattfindetund das externe SD-Signal gegeben wurde.
    [0021] DasAusgangssignal des UND-Gatters 3.9 dient zum einen als(internes) Shutdown-Signal SD' für den IC1. Letzterer wird kann folglich nur dann nach Maßgabe des externen SignalsSD in den Stromsparmodus umgeschaltet werden, wenn in diesem Momentkeine Daten übertragenwerden.
    [0022] Erfindungsgemäß wird demnachder Daten-Ausgangspin 1.1 des integrierten Schaltkreises 1 zugleichals Eingangspin fürdas externe Shutdown-Signal SD verwendet, nach Maßgabe dessen – wie vorstehenddetailliert erläutert – anschließend dasinterne Umschaltsignal SD' erzeugtwird.
    [0023] Zumanderen wird aufgrund der steuernden Verbindungen vom Knoten 3.10 zuden Transistoren 3.4, 3.5 im Stromsparmodus erfindungsgemäß eine weitereStromreduktion erzielt: Im Falle eines HIGH-Pegel-Signals am Knoten 3.10sperrt der PMOS-Transistor 3.4, während der PMOS-Transistor 3.5 aufgrunddes Inverters 3.11 leitet. Auf diese Weise wird der Pull-Up-WiderstandR1 durch die Stromquelle 3.6 bzw.den Widerstand R2 ersetzt. Dadurch lässt sichvermeiden, dass im Stromsparmodus des IC 1 ein zu hoher Strom I= VS/R1 = 50 μA aus derVersorgungsspannung VS durch den Pull-Up-Widerstand R1 fließt.Demgegenüberbeträgtdie Ruhestrom-Aufnahme des IC 1 nur etwa ISD =100 nA. Erfindungsgemäß ergibtsich wegen IL = 100 nA nur ein Gesamt-Ruhestromim Stromsparmodus von ISD + IL = 200nA, d.h. einem 250-stel des Ruhestroms durch den Widerstand R1. Das gleiche Ergebnis erhält man alternativbei Verwendung eines relativ zu dem Pull-Up-Widerstand R1 hochohmigen Widerstands R2 =50 MΩ.
    [0024] DasAufschalten des Stroms IL bzw. VS/R2 istnotwendig, um den Ausgangspin 1.1 auch im Stromsparmodus,d.h. bei fehlender Datenaktivität aufein definiertes Potential zu legen; ohne diesen Strom würde derAusgangspin "floaten".
    1 integrierterSchaltkreis 1.1 Daten-Ausgangspin 2 Mikrocontroller 3 Schaltungsanordnung 3.1 Knoten 3.2 NMOS-Transistor 3.3 Funktionseinheit 3.4 PMOS-Transistor 3.5 PMOS-Transistor 3.6 Stromquelle 3.7 Knoten 3.8 Komparator 3.9 UND-Gatter 3.10 Knoten 3.11 Inverter 4 Integrationseinheit D Datensignal DAT Daten GND Massepotential IL Sense-Strom IS Normalbetriebs-Strom ISD Ruhestrom R1 Pull-Up-Widerstand R2 Widerstand S1 internesSteuersignal S2 internesSteuersignal SD,SD' Shutdown-Signal VR Referenzspannung VS Versorgungsspannung
    权利要求:
    Claims (15)
    [1] Verfahren zum Umschalten eines elektrischen Schaltkreisesmittels eines Umschaltsignals in einen Stromsparmodus, dadurch gekennzeichnet,dass ein Daten-Ausgangspin des Schaltkreises zugleich als Eingangspinfür einexternes Signal verwendet wird, nach Maßgabe dessen anschließend dasUmschaltsignal erzeugt wird.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass a) ein Potentialwert am Daten-Ausgangspin mit einem Referenzwertverglichen wird, wobei ein erstes internes Steuersignal erzeigtwird; b) anschließenddas erste interne Steuersignal mit einem zweiten internen Steuersignallogisch verknüpft wird;und c) dann als Ergebnis der Verknüpfung das Umschaltsignal resultiert.
    [3] Verfahren nach Anspruch 2, dadurch gekennzeichnet,dass das zweite interne Steuersignal eine Aktivität der Datenübertragungzum Daten-Ausgangspin repräsentiert.
    [4] Verfahren nach Anspruch 3, dadurch gekennzeichnet,dass ein Umschalten in den Stromsparmodus nur erfolgt, wenn daszweite interne Steuersignal einen Zustand fehlender Aktivität der Datenübertragunganzeigt.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,dass bei erfolgendem Umschalten in den Stromsparmodus ein zwischendem Daten-Ausgangspin und einem An schluss für eine Versorgungsspannungangeordneter Pull-Up-Widerstanddurch eine Schwachstromquelle ersetzt wird.
    [6] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass zum Ersetzen vorgesehene Schaltmittel durch das Umschaltsignalgesteuert werden.
    [7] Schaltungsanordnung zum Umschalten eines elektrischenSchaltkreises mittels eines Umschaltsignals in einen Stromsparmodus,dadurch gekennzeichnet, dass ein Daten-Ausgangspin (1.1) des Schaltkreises(1) zugleich als Eingangspin für ein externes Signal (SD)nutzbar ist, wobei das externe Signal (SD) maßgeblich für die Erzeugung des Umschaltsignals(SD') ist.
    [8] Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,dass mit dem Daten-Ausgangspin (1.1) ein Vergleichsmittel(3.8) zum Vergleichen des externen Signals (SD) mit einemReferenzsignal (VR) und zum Erzeugen einesersten internen Steuersignals (S1) in Abhängigkeit von dem Vergleichsergebnisverbunden ist.
    [9] Schaltungsanordnung nach Anspruch 8, gekennzeichnetdurch ein Signalerzeugungsmittel (3.3) zum Anzeigen einerAktivitätder Datenübertragung zumDaten-Ausgangspin (1.1) mittels eines zweiten internenSteuersignals (S2).
    [10] Schaltungsanordnung nach Anspruch 8 oder 9, gekennzeichnetdurch ein logisches Verknüpfungsmittel(3.9) fürdie ersten und zweiten internen Steuersignale (S1, S2).
    [11] Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet,dass durch das Verknüpfungsmittel(3.9) das Umschaltsignal (SD') erzeugbar ist.
    [12] Schaltungsanordnung nach einem der Ansprüche 7 bis11, gekennzeichnet durch Schaltmittel (3.4, 3.5)zum Ersetzen eines zwischen dem Daten-Ausgangspin (1.1)und einem Anschluss füreine Versorgungsspannung (VS) angeordneten Pull-Up-Widerstands(R1) durch eine Schwachstromquelle (3.6,R2).
    [13] Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet,dass die Schwachstromquelle (3.6, R2)und der Pull-Up-Widerstand(R1) zueinander parallel geschaltet sindund dass die Schaltmittel als ein der Schwachstromquelle (3.6,R2) bzw. dem Pull-Up-Widerstand (R1) jeweils direkt vorgeschalteter Transistor(3.4, 3.5) ausgebildet sind.
    [14] Schaltungsanordnung nach Anspruch 12 oder 13, dadurchgekennzeichnet, dass die Schaltmittel (3.4, 3.5)durch das Umschaltsignal (SD') schaltbarsind.
    [15] Schaltungsanordnung nach einem der Ansprüche 12 bis14, dadurch gekennzeichnet, dass die Schwachstromquelle als einrelativ zu dem Pull-Up-Widerstand (R1) hochohmigerWiderstand (R2) ausgebildet ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US7414330B2|2008-08-19|Power switch device
    CN1235117C|2006-01-04|含有功率控制逻辑电路的集成电路器件及其操作方法
    KR100231091B1|1999-11-15|레벨 시프터 회로
    US6020781A|2000-02-01|Step-up circuit using two frequencies
    US7138842B2|2006-11-21|Flip-flop circuit having low power data retention
    US5894238A|1999-04-13|Output buffer with static and transient pull-up and pull-down drivers
    US6940317B2|2005-09-06|Level-shifter circuit properly operable with low voltage input
    US4508983A|1985-04-02|MOS Analog switch driven by complementary, minimally skewed clock signals
    KR100327144B1|2002-03-13|전력 소모가 감소한 논리 회로
    US7505035B2|2009-03-17|Power-down circuit for a display device
    US7295038B2|2007-11-13|Digital circuits having current mirrors and reduced leakage current
    TWI413351B|2013-10-21|用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
    US6768368B2|2004-07-27|Level shifter circuit and semiconductor device including the same
    CN100401634C|2008-07-09|半导体集成电路器件
    CA1258498A|1989-08-15|Cmos programmable logic array
    EP0141681B1|1991-05-15|Schaltung zur Erfassung von Prüfeingaben
    US6459322B1|2002-10-01|Level adjustment circuit and data output circuit thereof
    US7109758B2|2006-09-19|System and method for reducing short circuit current in a buffer
    US7239185B2|2007-07-03|Driver circuit connected to pulse shaping circuitry
    JP4041461B2|2008-01-30|スリープ・モード中の信号状態および漏れ電流の制御
    US20050030078A1|2005-02-10|Delay circuit and method with delay relatively independent of process, voltage, and temperature variations
    US5929691A|1999-07-27|Mode setting circuit for a memory device
    US20020000872A1|2002-01-03|Method and apparatus for reducing standby leakage current using a leakage control transistor that receives boosted gate drive during an active mode
    KR100299884B1|2001-09-06|낮은항복전압을갖는출력버퍼회로
    JP2642913B2|1997-08-20|電子的スイッチのスイッチング用のレベルシフタを有する制御回路
    同族专利:
    公开号 | 公开日
    US20050202798A1|2005-09-15|
    CN1664731A|2005-09-07|
    DE102004010890B4|2008-01-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-29| OM8| Search report available as to paragraph 43 lit. 1 sentence 1 patent law|
    2005-09-29| OP8| Request for examination as to paragraph 44 patent law|
    2008-06-26| 8364| No opposition during term of opposition|
    2009-10-01| 8327| Change in the person/name/address of the patent owner|Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE |
    2011-01-20| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004010890A|DE102004010890B4|2004-03-06|2004-03-06|Verfahren und Schaltungsanordnung zum Umschalten eines elektrischen Schaltkreises in einen Stromsparmodus|DE102004010890A| DE102004010890B4|2004-03-06|2004-03-06|Verfahren und Schaltungsanordnung zum Umschalten eines elektrischen Schaltkreises in einen Stromsparmodus|
    US11/071,107| US20050202798A1|2004-03-06|2005-03-04|Method and circuit arrangement for switching an electronic circuit into a power-saving mode|
    CN 200510052991| CN1664731A|2004-03-06|2005-03-04|使电路转换到节电模式的方法及电路布置|
    [返回顶部]