• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung betrifft ein Basishalbleiterbauteil (1) für einen Halbleiterbauteilstapel (2), wobei das Basishalbleiterbauteil (1) einen Halbleiterchip (3) aufweist, der auf einem steifen Verdrahtungssubstrat (4) zentral angeordnet ist. Das Verdrahtungssubstrat (4) weist in seinen Randbereichen (6, 7) Kontaktanschlussflächen (8) auf, die mit Außenkontakten und gleichzeitig mit Kontaktflächen des Halbleiterchips (3) sowie mit Stapelkontaktflächen (17) elektrisch in Verbindung stehen. Die Stapelkontaktflächen (17) bilden gleichzeitig die Oberseite des Basishalbleiterbauteils (1) und weisen ein Anordnungsmuster (16) auf, das einem Anordnungsmuster von Außenkontakten (18) eines zu stapelnden Halbleiterbauteils (19) entspricht.
    公开号:DE102004010614A1
    申请号:DE102004010614
    申请日:2004-03-02
    公开日:2005-09-29
    发明作者:Robert Hagen；Jens Pohl
    申请人:Infineon Technologies AG；
    IPC主号:H01L23-498
    专利说明:
    [0001] DieErfindung betrifft ein Basishalbleiterbauteil für einen Halbleiterbauteilstapelmit einem Halbleiterchip, der auf einer Oberseite eines steifenVerdrahtungssubstrats zentral in der Weise angeordnet ist, dassRandbereiche des Verdrahtungssubstrats nicht von dem Halbleiterchipbedeckt sind. Auf einer Unterseite des Verdrahtungssubstrats, dieder Oberseite mit dem Halbleiterchip gegenüber liegt, sind Außenkontaktedes Basishalbleiterbauteils angeordnet, die über Durchkontakte mit Kontaktanschlussflächen aufder Oberseite elektrisch in Verbindung stehen. Die Kontaktanschlussflächen sindin Randbereichen des Verdrahtungssubstrats angeordnet.
    [0002] Für ein Stapelnvon Halbleiterbauteilen mit einem derartigen Basishalbleiterbauteilist die Lage der Kontakte zwischen dem unteren Basishalbleiterbauteilund einem gestapelten oberen Halbleiterbauteil typischerweise aufdie Randbereiche der Gehäuselimitiert, weil der Halbleiterchip zentral angeordnet ist und somitder Mittenbereich fürden Anschluss von Kontakten gestapelter Halbleiterbauteile nichtzur Verfügungsteht. Das hat den Nachteil, dass standardisierte Halbleiterbauteilein BGA-Bauweise (ball-grid-array) oder LGA-Bauweise (land-grid-array) nichtaufeinander stapelbar sind, zumal deren Außenkontakte über dieUnterseite des Halbleiterbauteils verteilt angeordnet sind. Einefreie Wahl von gestapelter Halbleiterbauteilen durch den Kundenist somit nicht möglich,vielmehr muss das Kundengehäuseumgestaltet werden, weil fürein gestapeltes Halbleiterbauteil nur die Randseiten des Ver drahtungssubstratszur Anordnung von Außenkontakten desgestapelter Halbleiterbauteils zur Verfügung stehen.
    [0003] EineLösungdieses Stapelproblems ist aus der Druckschrift DE 101 38 278 bekannt. Zum Stapelnwerden dort herkömmlicheHalbleiterbauteile mit BGA- oder LGA-Gehäuse mit zusätzlichen flexiblen Umverdrahtungsfolienversehen, die großflächiger sind,als die zu stapelnden Basishalbleiterbauteile, und die über denRand der Halbleiterbauteile hinausragen, so dass sie in Richtungauf ein darunter angeordnetes Basishalbleiterbauteil eines Halbleiterbauteilstapelsgebogen und überdie flexible Folie mit dem darunter angeordneten Basishalbleiterbauteil elektrischverbunden werden können.
    [0004] EinHalbleitermodul mit derartig gestapelten Halbleiterbauteilen hatden Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichemRaumbedarf gestapelt werden können,zumal auch die abgebogene Umverdrahtungsfolie einen Biegeradiuserfordert, der nicht unterschritten werden kann, ohne Mikrorissein den auf der Umverdrahtungsfolie angeordneten Umverdrahtungsleitungenzu riskieren. Darüberhinaus ergeben sich relativ lange, sowie unterschiedlich lange Leitungswegezwischen dem Halbleiterchip in dem unteren Basisgehäuse desBasishalbleiterbauteils und dem gestapelter Halbleiterbauteil. Schließlich sinddie hohen Kosten fürdie notwendige Zweilagenfolie ein weiterer Nachteil der bisherigenLösung.
    [0005] Aufgabeder Erfindung ist es, ein Basishalbleiterbauteil mit Verdrahtungssubstratund ein Verfahren zur Herstellung desselben anzugeben, dass ein Stapelnvon Halbleiterbauteilen mit beliebig angeordneten Außenkontaktenermöglicht.Ferner ist es Aufgabe der Erfindung, dass dieser Halbleiterbauteilstapelmit unterschiedlich aufgebauten Basisbauteilen und mit unterschiedlichaufgebauten gestapelten Halbleiterbauteilen zu einem Halbleitermodulkombiniert werden kann. Darüberhinaus ist es Aufgabe der Erfindung, ein Basishalbleiterbauteilmit einem Verdrahtungssubstrat anzugeben, mit dem ein Stapeln nichtauf wenige, vorgegebene Muster von Halbleiterbauteilen eingeschränkt ist,sondern bei dem die Anordnung und Zuordnung von verbindenden Außenkontaktenbeliebig variiert werden kann. Ferner ist es Aufgabe der Erfindung,den Raumbedarf und den Flächenbedarfeines Halbleitermoduls zu minimieren, und somit den Raumbedarf einesSpeichermoduls beispielsweise aus DRAM-Halbleiterbauteilen zu verkleinern.
    [0006] Gelöst wirddiese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungender Erfindung ergeben sich aus den abhängigen Ansprüchen.
    [0007] Erfindungsgemäß wird einBasishalbleiterbauteil füreinen Halbleiterbauteilstapel mit einem Halbleiterchip, der aufeinem steifen Verdrahtungssubstrat zentral angeordnet ist, geschaffen.Dazu weist das Verdrahtungssubstrat auf seiner Oberseite in RandbereichenKontaktanschlussflächenund gegenüberliegenddem Halbleiterchip auf seiner Unterseite Außenkontakte des Basishalbleiterbauteilsauf. Die Außenkontaktesind überVerdrahtungsleitungen und/oder Durchkontakte des Verdrahtungssubstrats mitden Kontaktanschlussflächenelektrisch verbunden. Gleichzeitig sind die Kontaktanschlussflächen mitKontaktflächeneiner integrierten Schaltung der aktiven Oberseite des Halbleiterchipsverbunden. Somit liegen eine einzelne Kontaktfläche mit einem einzelnen Außenkontaktund mit einer einzelnen Kontaktanschlussfläche auf gleichem elektrischen Potential.Die Kontaktanschlussflächebildet dabei praktisch einen Schaltungsknoten.
    [0008] Eineverformbare Zwischenverbindungsfolie definiert die Oberseite desBasisbauteils und weist ein frei zugängliches Anordnungsmuster vonStapelkontaktflächenauf. Dieses Anordnungsmuster ist kongruent zu Außenkontakten eines zu stapelnden Halbleiterbauteilsangeordnet. In ihren Randbereichen ist die Zwischenverbindungsfoliezu den Kontaktanschlussflächendes Verdrahtungssubstrats hin verformt. Dabei stehen die Stapelkontaktflächen auf derOberseite des Basishalbleiterbauteils über Leiterbahnen der Zwischenverbindungsfoliemit den Kontaktanschlussflächenin den Randbereichen des Verdrahtungssubstrats elektrisch in Verbindung. Über dengemeinsamen Knotenpunkt, der durch die Kontaktanschlussflächen aufdem Verdrahtungssubstrat gebildet wird, stehen somit ein einzelnerStapelkontakt mit einer Kontaktfläche des Basishalbleiterchips undmit einem Außenkontaktdes Basishalbleiterbauteils elektrisch in Verbindung.
    [0009] DerVorteil dieses Basishalbleiterbauteils besteht darin, dass die verformbareZwischenverbindungsfolie auf ihrer Oberseite ein frei wählbaresAnordnungsmuster von Stapelkontaktflächen aufweist. Dieses Musterkann dem Bedarf des Kunden angepasst werden. Für unterschiedliche zu stapelnde Halbleiterbauteileauf dem Basishalbleiterbauteil wird lediglich eine Zwischenverbindungsfoliemit einem anderen Anordnungsmuster vorgesehen. Der Grundaufbau desBasishalbleiterbauteils braucht jedoch nicht geändert zu werden. Sowohl derzentrale Basishalbleiterchip als auch die Verdrahtungsstruktur des Verdrahtungssubstratsund die Anordnung der Außenkontaktedes Basishalbleiterbauteils bleiben unverändert.
    [0010] DieZwischenverbindungsfolie kann auch dazu eingesetzt werden, passiveBauelemente, wie Kondensatoren, Widerstände oder Spulen, durch entsprechendeLeiterbahnführungoder durch ent sprechende Strukturierung der Metallschichten der Zwischenverbindungsfolievorzusehen. Ein weiterer Vorteil dieser Konstruktion eines Basishalbleiterbauteilsbesteht darin, dass eine Vielzahl von Leiterbahnen der Zwischenverbindungsfoliemit einer Vielzahl von Kontaktanschlussflächen in einem Arbeitsgang miteinanderverbunden werden können.Damit entfälltein kostenintensives serielles Bonden mit Kontaktdrähten, wiees aus dem Stand der Technik bekannt ist. Ein weiterer Vorteil ist,dass die auf der Zwischenverbindungsfolie geführten Leiterbahnen nicht wiebei Bonddrähteneinen Kurzschluss verursachen könnenund sie könnenihren Abstand zuverlässig gestützt durchdie Folie beibehalten.
    [0011] Ineiner weiteren Ausführungsformder Erfindung weist der Halbleiterchip Flipchip-Kontakte auf, die über Umverdrahtungsleitungenmit den Kontaktanschlussflächenverbunden sind. Diese Verdrahtungsleitungen befinden sich auf derOberseite des Verdrahtungssubstrats und sind über Durchkontakte mit der Unterseitedes Verdrahtungssubstrats verbunden, wobei von dort aus wiederumVerdrahtungsleitungen auf der Unterseite des Verdrahtungssubstratsmit Außenkontaktflächen verbundensind. Diese Außenkontaktflächen können dannmit Außenkontaktenbestücktwerden, um das Basishalbleiterbauteil zu komplettieren.
    [0012] Durchden Einsatz eines Halbleiterchips mit Flipchip-Kontakten im Basishalbleiterbauteil,wird die Zuverlässigkeitdes Basishalbleiterbauteils weiter gesteigert, zumal auch hier zurVerbindung mit der Verdrahtungsstruktur auf der Oberseite des Verdrahtungssubstratskeine störanfälligen Bonddrähte vorzusehensind. Um thermische Spannungen zwischen dem Material des steifenVerdrahtungssubstrats und dem Siliziumhalbleiterchip auszugleichen,wird der Abstand zwischen dem Halbleiterchip mit Flipchip-Kontaktenund dem Verdrahtungssubstrat durch einen gefüllten Kunststoff einem sogenannten "Underfill" aufgefüllt. DerFüllstoffdes Kunststoffes besteht vorzugsweise aus Keramikpartikel, welcheden thermischen Ausdehnungskoeffizienten des "Underfill" an den thermischen Ausdehnungskoeffizienten desHalbleiterchips anpassen.
    [0013] DieAußenkontaktekönnenin einer Ausführungsformder Erfindung Lotbälleaufweisen und auf der Unterseite des Verdrahtungssubstrats in einer Matrixangeordnet sein. Damit kann auch das Basishalbleiterbauteil alsStandardgehäusein BGA-Bauweiseausgeführtsein, so dass es auf entsprechende Standardschaltungsträger aufgebrachtwerden kann.
    [0014] Weiterhinwird die Zwischenverbindungsfolie auf der Rückseite des Basishalbleiterchipsangeordnet. Diese Anordnung hat den Vorteil einer minimalen Bauhöhe des Basishalbleiterbauteils,zumal die Rückseitedes Basishalbleiterchips keine Flipchip-Kontakte aufweist und somit voll aufder Rückseitedes Basishalbleiterchips aufliegen kann. Wird als Basishalbleiterchipein Halbleiterchip mit Bondverbindungen eingesetzt, so kann diesesHalbleiterchip auf dem Verdrahtungssubstrat nach dem Herstellender Bondverbindung mit einer Kunststoffgehäusemasse versehen werden, sodass auch in dem Fall eine Möglichkeitbesteht, die Zwischenverbindungsfolie beispielsweise auf der Kunststoffgehäusemasseaufzubringen.
    [0015] Für ein Basishalbleiterbauteil,das ein gestapeltes Halbleiterbauteil tragen soll, dessen flächige Erstreckunggrößer ist,als der Basishalbleiterchip, ist es vorgesehen, eine Stützplattezwischen der Zwischenverbindungsfolie und dem Halbleiterchip anzuordnen.Diese Stützplatteleiht der Zwischenverbindungsfolie Formstabilität und gewährleistet, dass die Stapelkontaktflächen derZwischenverbindungsfolie vollständigin einer Ebene angeordnet sind. Somit können dann das Basishalbleiterbauteilund das gestapelte Halbleiterbauteil über die Stapelkontaktflächen derZwischenverbindungsfolie elektrisch in Verbindung stehen. Dabeikann die Anordnung der Stapelkontaktflächen dem jeweiligen kundenspezifischenzu stapelnden Halbleiterbauteil angepasst sein.
    [0016] Eineweitere bevorzugte Ausführungsform derErfindung sieht vor, dass die Zwischenverbindungsfolie mehrere,voneinander isolierte Lagen mit zwischenliegenden Leiterbahnen aufweist.Eine derartige mehrlagige Zwischenverbindungsfolie wird vorteilhaftdort eingesetzt, wo die Stapelkontaktflächendichte, sowie die absoluteZahl an Stapelkontaktflächenmit einer entsprechend hohen Zahl von Verdrahtungsleitungen zu verbindenist, und die Abständezwischen den Stapelkontaktflächennicht ausreicht, um genügendLeiterbahnen zu den Randseiten der Zwischenverbindungsfolie zu führen.
    [0017] Weiterhinist es vorgesehen, in einer Ausführungsformder Erfindung, die Verbindungsstellen zwischen Kontaktanschlussflächen undLeiterbahnen der Zwischenverbindungsfolie in den Randbereichen desVerdrahtungssubstrats in eine Kunststoffmasse einzubetten. DieseKunststoffmasse schütztsomit die Randbereiche des Basishalbleiterbauteils, in denen alleVerbindungen, sowohl zu dem gestapelten Halbleiterbauteil, als auchzum Basishalbleiterchip sowie zu den Außenkontakten, zusammenlaufen.
    [0018] EinVerfahren zur Herstellung eines Basishalbleiterbauteils weist dienachfolgenden Verfahrensschritte auf. Zunächst wird ein steifer Verdrahtungsträger miteinem zentralen Halbleiterchip auf seiner Oberseite hergestellt.Dazu wird auf der Oberseite des Verdrahtungsträger eine Verdrahtungsmustervorgesehen mit Kontaktanschlussflächen in Randbereichen der Oberseitesowie mit Außenkontaktflächen aufseiner der Oberseite gegenüberliegendenUnterseite. Dabei werden die Außenkontaktflächen unddie Kontaktanschlussflächen,sowie die Kontaktflächeneiner integrierten Schaltung des Halbleiterchips, miteinander elektrischauf dem Verdrahtungsträgerverbunden.
    [0019] Nebender Herstellung eines steifen Verdrahtungsträgers wird eine verformbareZwischenverbindungsfolie mit Stapelkontaktflächen auf ihrer Oberseite hergestellt.Die Stapelkontaktflächensind in einem Anordnungsmuster auf der Oberseite derart angeordnet,dass sie kongruent zu einem Anordnungsmuster von Außenkontakteneines zu stapelnden Halbleiterbauteils sind. Mit entsprechendenLeiterbahnen auf ihrer Unterseite, die mit den Stapelkontaktflächen verbundensind und sich bis in den Randbereich der Zwischenträgerfolieerstrecken, wird eine Verbindung zwischen den Kontaktanschlussflächen desVerdrahtungssubstrats und den Stapelkontaktflächen hergestellt. Dazu wirddas Anordnungsmuster der Leiterbahnen im Randbereich der Zwischenverdrahtungsfoliekongruent zu dem Anordnungsmuster der Kontaktanschlussflächen im Randbereichdes Verdrahtungssubstrats konstruiert. Die Zwischenverbindungsfoliewird dann mit ihrer Unterseite auf den Verdrahtungsträger mitHalbleiterchip aufgebracht. Anschließend werden die Randseitender Zwischenverbindungsfolie unter Verbinden der Leiterbahnen mitden Kontaktanschlussflächenin den Randbereichen des Verdrahtungssubstrats verformt.
    [0020] DiesesVerfahren hat den Vorteil, dass unabhängig von einem Anordnungsmusterder Außenkontaktedes Basishalbleiterbauteils das Muster der Stapelkontaktflächen derZwischenverbin dungsfolie entworfen werden kann. Eine derartige Zwischenverbindungsfolieist preiswert herstellbar und fürdie Massenproduktion geeignet und kann dennoch mit ihrem Anordnungsmusterfür dieStapelkontaktflächenden kundenspezifischen Wünschenangepasst werden. Das bedeutet, dass der Kunde oder Abnehmer der Basishalbleiterbauteileeines seiner Standardhalbleiterbauteile auf der Zwischenverbindungsfolieanordnen kann und somit preiswert die Modularität seiner Produkte erhöhen kann.Außerdemist es von dem Prinzip der Erfindungsidee möglich, auch für das gestapelteHalbleiterbauteil eine weitere Zwischenverbindungsfolie vorzusehen,die ebenfalls in den Randbereichen des steifen Verdrahtungsmustersmit den darunter angeordneten Halbleiterbauteilen elektrisch verbundenwerden kann.
    [0021] Weiterhinhat das Verfahren den Vorteil, dass im Gegensatz zur Bonddrahtverbindungmit einem Bondschritt fürjeden Randbereich eine Vielzahl von Leiterbahnen der Zwischenverbindungsfoliemit den Kontaktanschlussflächenauf dem steifen Verdrahtungssubstrat verbunden werden kann. Schließlich liefertdas Verfahren ein wesentlich robusteres Basishalbleiterbauteil,da keine Bonddrähtemehr erforderlich und auch keine aus dem Halbleiterstapel herausstehendenSchleifen aus flexiblen Verdrahtungsfolien zu bilden sind. Außerdem kanndie Dichte der Verbindungen gegenüber Bonddrahtverbindungen erhöht werden,zumal bei der Dimensionierung der Schrittweite der Kontaktanschlussflächen sowiedes Mittenabstandes der Leiterbahnen der Zwischenverbindungsfoliekeine Dimensionen von Bondwerkzeugen, wie Bondsticheln oder Bondkanülen, zuberücksichtigensind.
    [0022] Ineinem weiteren Durchführungsbeispiel desVerfahrens wird vor dem Aufbringen der Zwischenverbindungsfolieauf das Ver drahtungssubstrat eine Stützplatte auf die Unterseiteder Zwischenverbindungsfolie aufgebracht. Diese relativ steife Zwischenverbindungsplattewird immer dann vorgesehen, wenn der im Basishalbleiterbauteil angeordnete Halbleiterchipin seinen Flächendimensionenkleiner ist, als die Unterseite des zu stapelnden Halbleiterbauteils.Durch die Stützplattewird einerseits die Folie im Bereich der Stapelkontaktflächen eingeebnet unddafür gesorgt,dass beim Abbiegen der Randbereiche der Zwischenverbindungsfoliemit den Leiterbahnen auf ihrer Unterseite keine Unebenheiten für die Stapelkontaktflächen auftreten.Das Material der Stützplattekann ein faserverstärkterKunststoff sein, oder auch eine allseits mit einer Isolationsschichtversehene Metallplatte.
    [0023] Ineiner weiteren bevorzugten Durchführung des Verfahrens wird vordem Aufbringen der Zwischenverbindungsfolie der Halbleiterchip ineine Kunststoffmasse eingebettet. Die Kunststoffmasse und ihre flächige Erstreckungkann die Dimensionen des eingebetteten Halbleiterchip vorteilhafterweise derartigvergrößern, dasskeine Stützplatteerforderlich ist. Ein weiterer Vorteil besteht darin, dass mit Hilfeder Kunststoffmasse auch Halbleiterbasischips eingesetzt werdenkönnen,die keine Flipchip-Kontakte aufweisen, sondern über Bondverbindungen mit einerVerdrahtungsstruktur auf der Oberseite des Verdrahtungssubstratsverbunden werden. Derartige Bondverbindungen für Halbleiterchips, die keineFlipchip-Kontakteaufweisen, werden vor dem Einbetten des Halbleiterchips montiert,und danach wird dann die Kunststoffgehäusemasse aufgebracht, die inihrer flächigenErstreckung mindestens den Abmaßen dergeplanten Stapelkontaktflächender Zwischenverbindungsfolie entspricht.
    [0024] Nachdem Verbinden der Leiterbahnen mit den Kontaktanschlussflächen können dieVerbindungsstellen ebenfalls in eine Kunststoffmasse eingebettetwerden. Dazu wird ein Dispense-Prozess oderein Moldprozess eingesetzt, so dass diese empfindlichen Verbindungsstellenvor mechanischen Belastungen geschützt werden.
    [0025] Zusammenfassendist festzustellen, dass die Erfindung das Stapelproblem durch eineVariante des TAB (tape automated bonding) löst, indem eine neue Zwischenverbindungsfoliegeschaffen wird, die eine dreidimensionale Stapelung von Halbleiterbauteilen zuHalbleitermodulen ermöglicht.Zur Bildung eines Basishalbleiterbauteils wird auf ein Basisgehäuse eineTAB basierende Zwischenverbindungsfolie aufgesetzt. Diese Zwischenverbindungsfoliebesteht aus einem Trägermaterial,wie einem Polyimid, auf dem die strukturierten Kupferleiterbahnenaufgebracht sind. Diese Ebene aus Kupferleiterbahnen realisiertaußerdemStapelkontaktflächenfür einzu stapelndes Halbleiterbauteil. Von den Stapelkontaktflächen führen Leiterbahnenan den Rand der Zwischenverbindungsfolie, um später mit dem Basisgehäuse verbundenzu werden. Falls die erforderliche Auflagenfläche für das zu stapelnde Halbleiterbauteil größer alsder Basishalbleiterchip ist, kann eine Versteifungsplatte bzw. Stützplattezwischen der Zwischenverbindungsfolie und dem Basishalbleiterchip beispielsweiseaus einem FR4- oder BT-Material angeordnet werden. Für ein Verbindenden Leiterbahnen der TAB-Zwischenverbindungsfolie und den Kontaktanschlussflächen desBasisgehäuseskann beispielsweise ein Bügellöt-Verfahreneingesetzt werden, bei dem gleichzeitig eine Vielzahl von Verbindungspunktenin einem der Randbereiche zusammengelötet werden. Beim Löten mitHilfe des Bügellöt-Verfahrenskönnenzum Beispiel hochschmelzende Materialien verwendet werden, die ihrerseits beimLöten hoch schmelzendeLegierungen bzw. intermetallische Verbindungen bilden, wie beispielsweiseAuSn.
    [0026] Daserfindungsgemäße Verfahren,sowie das erfindungsgemäße Basishalbleiterbauteilhaben die Vorteile, dass: 1. für komplexe "routings" Verdrahtungssubstrate mitmehreren Lagen verwendet werden können, wie beispielsweise ein4-lagiges Substrat; 2. die Zuverlässigkeitspeziell bei einem Temperaturzyklus-Testverfahren auf Leiterplatten unter Einsatzeines Basishalbleiterbauteil mit einem Halbleiterchip mit Flipchip-Kontaktengegenüber demaus der Druckschrift DE 10138 278 bekannten Aufbau verbessert ist.
    [0027] DieErfindung wird nun anhand der beigefügten Figuren näher erläutert.
    [0028] 1 zeigteine Prinzipskizze eines Basishalbleiterbauteils, einer ersten Ausführungsformder Erfindung in perspektivischer Ansicht.
    [0029] 2 bis 7 zeigenschematische Querschnitte durch Bauteilkomponenten im Verlauf der Herstellungeines Basishalbleiterbauteils.
    [0030] 2 zeigteinen schematischen Querschnitt einer Zwischenverbindungsfolie mitStützplatte;
    [0031] 3 zeigteinen schematischen Querschnitt eines steifen Verdrahtungssubstratsmit Halbleiterchip;
    [0032] 4 zeigteinen schematischen Querschnitt durch ein Verdrahtungssubstrat mitHalbleiterchip und aufgesetzter Zwischenverbindungsfolie;
    [0033] 5 zeigteinen schematischen Querschnitt durch ein Verdrahtungssubstrat nachAbbiegen von Randbereichen der Zwischenverbindungsfolie und elektrischemVerbinden der Kontaktanschlussflächendes Verdrahtungssubstrats mit Leiterbahnen der Zwischenverbindungsfolie;
    [0034] 6 zeigteinen schematischen Querschnitt durch ein Basishalbleiterbauteilmit einer aufgebrachten Kunststoffabdeckung der elektrischen Verbindungen.
    [0035] 7 zeigteinen schematischen Querschnitt durch ein Basishalbleiterbauteil,einer zweiten Ausführungsformder Erfindung;
    [0036] 8 zeigteinen schematischen Querschnitt durch einen Halbleiterbauteilstapelmit einem Basishalbleiterbauteil, der ersten Ausführungsform derErfindung.
    [0037] 1 zeigteine Prinzipskizze eines Basishalbleiterbauteils 1, einerersten Ausführungsform derErfindung in perspektivischer Ansicht. Dieses Basishalbleiterbauteil 1 istdie Basis füreinen Halbleiterbauteilstapel, d. h. auf dem Basishalbleiterbauteil 1 sollein gestapeltes Halbleiterbauteil Platz finden, dessen Außenkontaktanordnungunabhängigist von der Außenkontaktanordnungdes Basishalbleiterbauteils 1 und unabhängig von der Verdrahtungsstruktur einessteifen Verdrahtungssubstrats 4 des Basishalbleiterbauteils 1.
    [0038] Dazuweist das Basishalbleiterbauteil 1 das steife Verdrahtungssubstrat 4 auseiner Trägerplatte ausKunststoff auf, die eine Oberseite 5 und eine Unterseite 9 desVerdrahtungssubstrats 4 bildet. Auf dem Verdrahtungssubstrat 4 istauf der Oberseite 5 im Zentrum ein Halbleiterchip 3 angeordnet,der in dieser ersten Ausführungsformder Erfindung Flipchip-Kontakteaufweist, mit denen er mit einer Verdrahtungsstruktur auf der Oberseite 5 desVerdrahtungssubstrats 4 verbunden ist. Diese Verdrahtungsstrukturweist weiterhin Verdrahtungsleitungen auf, die sich bis zu den Randbereichen 6 und 7 desVerdrahtungssubstrats 4 erstrecken und dort in Kontaktanschlussflächen 8 übergehen.
    [0039] Gleichzeitigerstrecken sich Durchkontakte von der Verdrahtungsstruktur auf derOberseite 5 des Verdrahtungssubstrats 4 zu derUnterseite 9 des Verdrahtungssubstrats 4. Aufder Unterseite 9 können dieDurchkontakte in Außenkontaktflächen übergehen,die mit Außenkontaktendes Basishalbleiterbauteils 1 bestückt sind. Außerdem können Leiterbahnen 22 vonden Durchkontakten zu einzelnen Außenkontaktflächen führen, umdie Durchkontakte mit den Außenkontaktenzu verbinden.
    [0040] Dashier gezeigte Basishalbleiterbauteil 1 ist von sämtlichenschützendenKunststoffmassen befreit dargestellt, um den Aufbau des Basisbauteils 1 zuverdeutlichen. Somit zeigt 1, dassdie Rückseite 25 desHalbleiterchip 3 von einer Stützplatte 26 bedecktist. Die Stützplatte 26 kannaus Kunststoff, wie einem FR4- oder einem BT-Material aufgebaut sein,und dient als Auflageflächefür dieZwischenverdrahtungsfolie 14. Außerdem stabilisiert die Stützplatte 26 dieMontageebene fürein zu stapelndes Halbleiterbauteil auf der Zwischenverbindungsfolie 14.Dazu weist die Zwischenverbindungsfolie 14 Stapelkontaktflächen 17 ineinem Anordnungsmus ter 16 auf, das dem Rußenkontaktmusterdes zu stapelnden Halbleiterbauteils entspricht.
    [0041] Aufdie Stapelkontaktflächen 17 kannvon der Oberseite 15 der Zwischenverdrahtungsfolie 14 zugegriffenwerden. Die Stapelkontaktflächen 17 stehen über Leiterbahnen 22 aufder Unterseite 29 der Zwischenverbindungsfolie 14 mitden Kontaktanschlussflächen 8 aufdem Verdrahtungssubstrats 4 in den Randbereichen 6 und 7 elektrischin Verbindung. Dazu ist die Zwischenverdrahtungsfolie 14 inihren Randbereichen 20 und 21 zu den Kontaktanschlussflächen 8 desVerdrahtungssubstrats 4 abgebogen. Die Kontaktanschlussflächen 8 sindsomit Knotenpunkte fürVerbindungen zwischen den Stapelkontaktflächen 17 und den Kontaktflächen desHalbleiterchips 3, sowie den Außenkontaktflächen desVerdrahtungssubstrats 4.
    [0042] DieStützplatte 26 ausMetall oder einer isolierenden Platte aus FR4- oder PT-Materialsorgt für eineVersteifung im Bereich des Anordnungsmusters 16 für die Zwischenverbindungsfolie 14.Anstelle des Halbleiterchips 3 mit Flipchip-Kontakten können auch Halbleiterchipsmit Bondkontaktflächeneingesetzt werden. In dem Fall müssenjedoch Bonddrähte,die von den Kontaktflächendes Halbleiterchips ausgehen, vor dem Anbringen einer Zwischenverbindungsfolie 14 durcheine entsprechend dimensionierte Kunststoffgehäusemasse auf dem Halbleiterchip 3 geschützt werden.Ein derartiges Ausführungsbeispielder Erfindung wird späterin einem schematischen Querschnitt mit 7 gezeigt.
    [0043] Die 2 bis 7 zeigenschematische Querschnitte durch Bauteilkomponenten im Verlauf derHerstellung eines Basishalbleiterbauteils 1. Komponentenmit gleichen Funktionen, wie in 1, werdenmit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
    [0044] 2 zeigteinen schematischen Querschnitt einer Zwischenverbindungsfolie 14 miteiner Stützplatte 26.Die Stützplatte 26 versteiftdie flexible Zwischenverdrahtungsfolie 14 in einem Mittenbereich 30,der die Stapelkontaktflächen 17 zumAnschluss von einem gestapelten Halbleiterbauteil aufweist. Während durchdie Stützplatte 26 derMittenbereich 30 flach und eben gehalten wird, bleibt die Zwischenverbindungsfolie 14 inihren Randbereichen 20 und 21 ausreichend flexibel,um in den Randbereichen 20 und 21 abgebogen zuwerden. In den Randbereichen 20 und 21 weist dieZwischenverbindungsfolie 14 Leiterbahnen 22 auf,die mit den Stapelkontaktflächen 17 elektrischverbunden sind. Da die Leiterbahnen 22 auf der Unterseite 29 derZwischenverbindungsfolie 14 angeordnet sind, können sieelektrisch mit Kontaktanschlussflächen auf einem Verdrahtungssubstratdurch Abbiegen ihrer Randbereiche 20 und 21 verbundenwerden, ohne dass sich der Mittenbereich 30, der von derStützplatte 26 versteift wird,verwölbtoder verbiegt.
    [0045] 3 zeigteinen schematischen Querschnitt eines steifen Verdrahtungssubstrats 4 mit Halbleiterchip 3.Der Halbleiterchip 3 weist eine planare und ebene Rückseite 25 auf,und besitzt auf seiner aktiven Oberseite 11 Flipchip-Kontakte 23.Diese Flipchip-Kontakte 23 sind über Verdrahtungsleitungen 12 mitKontaktanschlussflächen 8 verbunden, undstehen elektrisch überDurchkontakte 13 und Außenkontaktflächen 24 undAußenkontakten 10 auf derUnterseite 9 des Verdrahtungssubstrats 4 in Verbindung.Währendder Halbleiterchip 3 im Mittenbereich 30 des Verdrahtungssubstrats 4 angeordnetist, sind die Kontaktanschlussflächen 8 aufder Oberseite 5 in den Randbereichen 6 und 7 desVerdrahtungssubstrats 4 angeordnet. Zum Zusammenbau derin 2 gezeigten Zwischenverbindungsfolie 14 mit demin 3 gezeigten steifen Verdrahtungssubstrat 4 wird,wie 4 zeigt, die Zwischenverbindungsfolie 14 mitihrer Stützplatte 26 aufder Rückseite 25 desHalbleiterchips 3 angeordnet.
    [0046] Vordem Aufsetzen der Zwischenverbindungsfolie 14 wurde derZwischenraum, der durch die Flipchip-Kontakte 23 zwischendem Halbleiterchip 3 und dem Verdrahtungssubstrat 4 entsteht,mit einem Partikel gefülltenKunststoff, einem sogenannten "Underfill" 31 aufgefüllt, umthermische Belastungen zwischen dem Halbleiterchip 3 unddem Verdrahtungssubstrat 4 auszugleichen.
    [0047] 4 zeigteinen schematischen Querschnitt durch ein Verdrahtungssubstrat 4 mitHalbleiterchip 3 und aufgesetzter Zwischenverbindungsfolie 14.In einem nächstenSchritt werden dann die Leiterbahnen 22 der Zwischenverbindungsfolie 14 mitden Kontaktanschlussflächen 8 dessteifen Verdrahtungssubstrats 4 elektrisch und mechanischmiteinander verbunden.
    [0048] 5 zeigteinen schematischen Querschnitt durch ein Verdrahtungssubstrat 4 nachAbbiegen von Randbereiche 20 und 21 der Zwischenverbindungsfolie 14 undelektrischem Verbinden der Kontaktanschlussflächen 8 des Verdrahtungssubstrats 4 mitLeiterbahnen 22 der Zwischenverbindungsfolie 14.Dazu wird ein Lötwerkzeug 32,das in dieser Ausführungsformzwei Lötbügel aufweist,auf die Randbereiche 20 und 21 der Zwischenverbindungsfolie 14 gesetzt,und in Pfeilrichtung A auf die Kontaktanschlussflächen 8 gepresst,bei gleichzeitiger Erwärmungder Randbereiche 6 und 7 der Verdrahtungsplatte 4.Dazu weisen die Kontaktanschlussflächen 8 entsprechendeBeschichtun gen aus einem Lötmaterialauf, das mit dem Material der Leiterbahnen 22 der Zwischenverbindungsfolie 14 eineeutektische Legierung bildet. Neben dem eutektischen Loten können jedochauch Diffusionslote eingesetzt werden, die hochschmelzende intermetallischeVerbindungen beim Lötprozessbilden, oder einfache und preiswerte Lotmaterialien verwendet werden, wieZinnlote.
    [0049] 6 zeigteinen schematischen Querschnitt durch ein Basishalbleiterbauteil 1 miteiner aufgebrachten Kunststoffabdeckung 28 der elektrischenVerbindungen. Diese Kunststoffabdeckung 28 ist in dieserAusführungsformder Erfindung mit einem Dispensions-Verfahren aufgebracht, und kann jedochauch durch ein Mold-Verfahren oder durch ein Tauchverfahren oderein Jet-dispens-Verfahren zum Schutz des Knotenpunktes, der durchdie Kontaktanschlussflächen 8 dargestelltwird, aufgebracht werden. Das Abbiegen von Leiterbahnen 22 einerZwischenverbindungsfolie 14 hat gegenüber einem Bondverfahren denVorteil, dass einerseits dichter nebeneinander angeordnete Kontaktanschlussflächen 8 vorgesehenwerden können,da keine Rücksichtauf Bondwerkzeuge zu nehmen ist, und zum anderen hat dieses Verfahrenden Vorteil, dass sämtlicheVerbindungsstellen oder Knotenpunkte eines Randbereiches gleichzeitigin. einem Arbeitsgang hergestellt werden können.
    [0050] 7 zeigteinen schematischen Querschnitt durch ein Basishalbleiterbauteil 100,einer zweiten Ausführungsformder Erfindung. Der Unterschied zu der ersten Ausführungsformder Erfindung, der in 1 und 6 gezeigtwird, liegt darin, dass der Halbleiterchip 3 bei dieserAusführungsformder Erfindung in eine Kunststoffmasse 27 eingebettet wird,und diese Kunststoffmasse 27 welche die Zwischenverbindungsfolie 14 trägt und diesein ihrem Mittenbereich derart ver steift, dass die Stapelkontaktflächen 17 ineiner Ebene liegen und beim Abbiegen der Randbereiche 20 und 21 derZwischenverbindungsfolie 14 nicht verformt werden. In dieKunststoffmasse 27 könnenauch Drahtbond-Verbindungen eingebettet werden, wenn der Halbleiterchip 3 Kontaktanschlussflächen einesbondbaren Halbleiterchip aufweist, und keine wie in 7 gezeigten Flipchip-Kontakte 23 besitzt.Durch die Kunststoffmasse 27 wird dann nicht allein eineEbene fürdie Stapelkontaktflächengebildet, sondern es werden auch gleichzeitig die dann vorhandenenBondverbindungen mechanisch geschützt.
    [0051] 8 zeigteinen schematischen Querschnitt durch einen Halbleiterbauteilstapel 2 miteinem Basishalbleiterbauteil 1, der ersten Ausführungsformder Erfindung. Komponenten mit gleichen Funktionen, wie in 1,werden mit gleichen Bezugszeichen gekennzeichnet und nicht extraerörtert.
    [0052] Indiesem Halbleiterbauteilstapel 2 ist auf dem Basishalbleiterbauteil 1 einweiteres Bauteil, z. B. ein DRAM 34 (dynamic random accessmemory), oder andere Speicherkomponenten wie Flash, SRAM, oder Komponentenmit gestapelten Chipkombinationen aus Flash, SRAM und/oder DRAMaufgebracht, wozu die Außenkontakte 18 desgestapelten Halbleiterbauteils 19 auf die Stapelkontaktflächen 17 aufgelötet sind.Die Bauweise des hier beispielsweise gezeigten DRAM 34 unterscheidetsich von der Bauweise des Basishalbleiterbauteils 1 dadurch, dasskeine Flipchip-Kontakte fürden Halbleiterchip 33 des gestapelten Halbleiterbauteils 19 vorhanden sind,sondern der Halbleiterchip 33 Kontaktflächen 35 in einem Bondkanal 36 aufweist,die überBonddrahtverbindungen 37 mit einer Umverdrahtungsschicht 38 einesUmverdrahtungssubstrats 39 verbunden sind. Die Umverdrahtungsschicht 38 weist Außenkontaktflächen 40 auf,deren Anordnungsmuster dem Anordnungsmuster 16 der Stapelkontaktflächen 17 desHalbleiterbasisbauteils 1 entspricht.
    1 Basishalbleiterbauteil 2 Halbleiterbauteilstapel 3 Halbleiterchip 4 Verdrahtungssubstrat 5 Oberseite 6 Randbereich 7 Randbereich 8 Kontaktanschlussfläche 9 Unterseite 10 Außenkontakt 11 aktiveOberseite des Halbleiterchips 12 Verdrahtungsleitung 13 Durchkontakt 14 Zwischenverbindungsfolie 15 Oberseite 16 Anordnungsmuster 17 Stapelkontaktfläche 18 Außenkontakte 19 Halbleiterbauteil 20 Randbereich 21 Randbereich 22 Leiterbahnen 23 Flipchip-Kontakt 24 Außenkontaktfläche 25 Rückseitedes Basishalbleiterchips 26 Stützplatte 27 Kunststoffmasse 28 Kunststoffabdeckung 29 Unterseite 30 Mittenbereichder Zwischenverbindungsfolie 31 "Underfill" 32 Lötwerkzeug 33 Halbleiterchipdes gestapelten Halbleiterbauteils 34 DRAM 35 Kontaktflächen desHalbleiterchip 33 36 Bondkanal 37 Bonddrahtverbindung 38 Umverdrahtungsschicht 39 Umverdrahtungssubstrat 40 Außenkontaktflächen 100 Basishalbleiterbauteil A Pfeilrichtung
    权利要求:
    Claims (14)
    [1] Basishalbleiterbauteil für einen Halbleiterbauteilstapel(2) mit einem Halbleiterchip (3), der auf einemsteifen Verdrahtungssubstrat (4) angeordnet ist, wobei – das Verdrahtungssubstrat(4) auf seiner Oberseite (5) in Randbereichen(6, 7) Kontaktanschlussflächen (8) und gegenüberliegendzum Halbleiterchip (3) auf seiner Unterseite (9)Außenkontakte(10) des Basishalbleiterbauteils (1) aufweist; – Kontaktflächen einerintegrierten Schaltung der aktiven Oberseite (11) des Halbleiterchips(3) und/oder die Außenkontakte(10) mit den Kontaktanschlussflächen (8) über Verdrahtungsleitungen(12) und/oder Durchkontakte (13) des Verdrahtungssubstrats(4) miteinander elektrisch in Verbindung stehen; – eine verformbareZwischenverbindungsfolie (14) die Oberseite (15)des Basisbauteils definiert und ein frei zugängliches Anordnungsmuster (16)von Stapelkontaktflächen(17) aufweist, die kongruent zu Außenkontakten (18)eines zu stapelnden Halbleiterbauteils (19) angeordnetsind; – dieZwischenverbindungsfolie (14) in ihren Randbereichen (20, 21)zu den Kontaktanschlussflächen(8) des Verdrahtungssubstrats (4) hin verformtist; und wobei – dieStapelkontaktflächen(17) überLeiterbahnen (22) der Zwischenverbindungsfolie (14)mit den Kontaktanschlussflächen(8) des Verdrahtungssubstrats (4) elektrisch inVerbindung stehen.
    [2] Basishalbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet,dass der Halbleiterchip (3) Flipchip-Kontakte (23)aufweist, die überVerdrahtungsleitungen (12) mit den Kontaktanschlussflächen (8)verbunden sind, und überVerdrahtungsleitungen (12) auf der Oberseite (5)und Durchkontakte (13) zur Unterseite (9) desVerdrahtungssubstrats (4), sowie über Verdrahtungsleitungen (12)auf der Unterseite (9) des Verdrahtungssubstrats (4)mit Außenkontaktflächen (24)verbunden sind, wobei die Außenkontaktflächen (24)die Außenkontakte(10) aufweisen.
    [3] Basishalbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet,dass die Außenkontakte(10) Lotbälleaufweisen und auf der Unterseite (9) des Verdrahtungssubstrats(4) in einer Matrix angeordnet sind.
    [4] Basishalbleiterbauteil nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass die Zwischenverbindungsfolie (14)auf der Rückseite(25) eines Basishalbleiterchips (3) mit angeordnetist.
    [5] Basishalbleiterbauteil nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass eine Stützplatte (26) zwischender Zwischenverbindungsfolie (14) und dem Halbleiterchip(3) angeordnet ist.
    [6] Basishalbleiterbauteil nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass das Basishalbleiterbauteil (1)und das gestapelte Halbleiterbauteil (19) über dieStapelkontaktflächen(17) der Zwischenverbindungsfolie (14) elektrischin Verbindung stehen.
    [7] Basishalbleiterbauteil nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass die Zwischenverbindungsfolie (14)mehrere voneinander isolierte Lagen mit Leiterbahnen (22) aufweist.
    [8] Basishalbleiterbauteil nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der Halbleiterchip (3) desBasishalbleiterbauteils (1) in eine Kunststoffmasse (27)eingebettet ist.
    [9] Basishalbleiterbauteil nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der Halbleiterchip (3) desBasishalbleiterbauteils (1) über Bonddrahtverbindungen mitden Kontaktanschlussflächen(8) elektrisch in Verbindung steht.
    [10] Basishalbleiterbauteil nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass die Verbindungsstellen zwischen Kontaktanschlussflächen (8)und Leiterbahnen der Zwischenverbindungsfolie (14) in denRandbereichen (6, 7) des Verdrahtungssubstrats(4) in eine Kunststoffabdeckung (28) eingebettetsind.
    [11] Ein Verfahren zur Herstellung eines Basishalbleiterbauteils(1) weist nachfolgende Verfahrensschritte auf: – Herstelleneines steifen Verdrahtungsträgers(4) mit einem zentralen Halbleiterchip (3) aufseiner Oberseite (5) und Kontaktanschlussflächen (8)in Randbereichen (6, 7) der Oberseite (5),sowie Außenkontaktflächen (24)auf seiner Unterseite (9), wobei die Außenkontaktflächen (24)und die Kontaktanschlussflächen(8) sowie Kontaktflächeneiner integrierten Schaltung des Halbleiterchips (3) miteinanderelektrisch verbunden werden; – Herstellen einer verformbarenZwischenverbindungsfolie (14) mit Stapelkontaktflächen (17)auf ihrer Oberseite (15), die ein Anordnungsmuster (16) aufweisen,das kongruent zu einem Anordnungsmuster von Außenkontakten (18)eines zu stapelnden Halbleiterbauteils (19) ist, und mitLeiterbahnen (22) auf ihrer Unterseite (9), diemit den Stapelkontaktflächen(17) verbunden sind, und sich bis in den Randbereichen(20, 21) der Zwischenträgerfolie (14) erstrecken,wobei die Leiterbahnen (22) ein Anordnungsmuster aufweisen,das kongruent zu dem Anordnungsmuster der Kontaktanschlussflächen (8)ist; – Aufbringender Zwischenverbindungsfolie (14) mit ihrer Unterseite(9) auf den Verdrahtungsträger (4) mit Halbleiterchip(3); – Verformender Randseiten (20, 21) der Zwischenverbindungsfolie(14) unter Verbinden der Leiterbahnen (22) mitden Kontaktanschlussflächen(8).
    [12] Verfahren nach Anspruch 11, dadurch gekennzeichnet,dass vor dem Aufbringen der Zwischenverbindungsfolie (14)auf das Verdrahtungssubstrat (4) eine Stützplatte(26) auf die Unterseite (9) Zwischenverbindungsfolie(14) aufgebracht wird.
    [13] Verfahren nach Anspruch 11 oder Anspruch 12, dadurchgekennzeichnet, dass vor dem Aufbringen der Zwischenverbindungsfolie(14) der Halbleiterchip (3) in eine Kunststoffmasse(27) eingebettet wird.
    [14] Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet,dass nach dem Verbinden der Leiterbahnen (22) mit den Kontaktanschlussflächen (8)die Verbindungsstellen in eine Kunststoffabdeckung (8)eingebettet werden.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10468380B2|2019-11-05|Stackable microelectronic package structures
    JP6033843B2|2016-11-30|２つ以上のダイのためのマルチダイフェイスダウン積層
    JP5715334B2|2015-05-07|半導体装置
    TWI483369B|2015-05-01|透過矽通道之橋接互連件
    US8143710B2|2012-03-27|Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
    US8786070B2|2014-07-22|Microelectronic package with stacked microelectronic elements and method for manufacture thereof
    US7915718B2|2011-03-29|Apparatus for flip-chip packaging providing testing capability
    EP1041633B1|2008-04-23|Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
    US6738263B2|2004-05-18|Stackable ball grid array package
    JP2909704B2|1999-06-23|誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
    US7579690B2|2009-08-25|Semiconductor package structure
    US5172303A|1992-12-15|Electronic component assembly
    US7514297B2|2009-04-07|Methods for a multiple die integrated circuit package
    US7297574B2|2007-11-20|Multi-chip device and method for producing a multi-chip device
    KR100574947B1|2006-05-02|BA package, manufacturing method thereof and BA package laminated structure
    US5313366A|1994-05-17|Direct chip attach module |
    JP3145299B2|2001-03-12|マルチチップモジュールパッケージ
    US8629546B1|2014-01-14|Stacked redistribution layer | die assembly package
    US7935569B2|2011-05-03|Components, methods and assemblies for stacked packages
    US6982869B2|2006-01-03|Folded interposer
    EP0559366B1|1997-12-10|Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
    EP0863548B1|2004-11-24|Träger für integrierte Schaltung und seine Herstellung
    US8148806B2|2012-04-03|Multiple chips bonded to packaging structure with low noise and multiple selectable functions
    JP3917946B2|2007-05-23|積層型半導体装置
    US9449941B2|2016-09-20|Connecting function chips to a package to form package-on-package
    同族专利:
    公开号 | 公开日
    WO2005086235A2|2005-09-15|
    US20080284043A1|2008-11-20|
    WO2005086235A3|2006-01-05|
    US7755178B2|2010-07-13|
    DE102004010614B4|2006-12-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6407448B2|1998-05-30|2002-06-18|Hyundai Electronics Industries Co., Inc.|Stackable ball grid array semiconductor package and fabrication method thereof|
    US6313522B1|1998-08-28|2001-11-06|Micron Technology, Inc.|Semiconductor structure having stacked semiconductor devices|
    DE10200268A1|2001-05-02|2002-11-28|Mitsubishi Electric Corp|Halbleitervorrichtung|
    DE10138278C1|2001-08-10|2003-04-03|Infineon Technologies Ag|Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben|DE102004046227B3|2004-09-22|2006-04-20|Infineon Technologies Ag|Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil|
    DE102006024147B3|2006-05-22|2007-11-29|Infineon Technologies Ag|Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben|US5438224A|1992-04-23|1995-08-01|Motorola, Inc.|Integrated circuit package having a face-to-face IC chip arrangement|
    JPH0653277A|1992-06-04|1994-02-25|Lsi Logic Corp|半導体装置アセンブリおよびその組立方法|
    US6255723B1|1997-10-27|2001-07-03|Tessera, Inc.|Layered lead structures|
    US6528870B2|2000-01-28|2003-03-04|Kabushiki Kaisha Toshiba|Semiconductor device having a plurality of stacked wiring boards|
    US6437433B1|2000-03-24|2002-08-20|Andrew C. Ross|CSP stacking technology using rigid/flex construction|
    JP3722209B2|2000-09-05|2005-11-30|セイコーエプソン株式会社|Semiconductor device|
    US6528892B2|2001-06-05|2003-03-04|International Business Machines Corporation|Land grid array stiffener use with flexible chip carriers|
    DE10142117A1|2001-08-30|2003-03-27|Infineon Technologies Ag|Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung|
    US7081373B2|2001-12-14|2006-07-25|Staktek Group, L.P.|CSP chip stack with flex circuit|
    SG104293A1|2002-01-09|2004-06-21|Micron Technology Inc|Elimination of rdl using tape base flip chip on flex for die stacking|
    KR100429885B1|2002-05-09|2004-05-03|삼성전자주식회사|열방출 특성을 개선한 멀티 칩 패키지|
    KR100631939B1|2002-07-16|2006-10-04|주식회사 하이닉스반도체|Semiconductor device formed by stacking BGP package and TSOP package|
    US6861288B2|2003-01-23|2005-03-01|St Assembly Test Services, Ltd.|Stacked semiconductor packages and method for the fabrication thereof|JP2009194143A|2008-02-14|2009-08-27|Elpida Memory Inc|半導体装置|
    US9293385B2|2008-07-30|2016-03-22|Stats Chippac Ltd.|RDL patterning with package on package system|
    US8004093B2|2008-08-01|2011-08-23|Stats Chippac Ltd.|Integrated circuit package stacking system|
    US9494618B2|2012-12-26|2016-11-15|Translarity, Inc.|Designed asperity contactors, including nanospikes, for semiconductor test using a package, and associated systems and methods|
    US9941240B2|2013-07-03|2018-04-10|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor chip scale package and manufacturing method thereof|
    KR20160003980A|2014-07-01|2016-01-12|삼성전자주식회사|반도체 패키지|
    US9472483B2|2014-12-17|2016-10-18|International Business Machines Corporation|Integrated circuit cooling apparatus|
    法律状态:
    2005-09-29| OP8| Request for examination as to paragraph 44 patent law|
    2007-06-06| 8364| No opposition during term of opposition|
    2019-10-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004010614A|DE102004010614B4|2004-03-02|2004-03-02|Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben|DE102004010614A| DE102004010614B4|2004-03-02|2004-03-02|Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben|
    PCT/DE2005/000307| WO2005086235A2|2004-03-02|2005-02-23|Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben|
    US10/598,483| US7755178B2|2004-03-02|2005-02-23|Base semiconductor component for a semiconductor component stack and method for the production thereof|
    [返回顶部]