• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die vorliegende Erfindung verwendet eine Vorspannungsspannung, die eine auswählbare Größe aufweist, um einen Schwachschreib-Herunterzieh-Transistor in einen Schreibtreiber eines statischen Direktzugriffsspeicherarrays (SRAM-Arrays) vorzuspannen. Ein Vorspannungserzeuger mit programmierbarem schwachem Schreibtestmodus (PWWTM) umfaßt ein Ausgangssignal, das ein logisch hoher Zustand in einem Voreinstellungsmodus ist, wenn ein WWTM nicht aktiv ist. Wenn der WWTM aktiv ist, ist das Erzeugerausgangssignal die Vorspannungspannung, die eine auswählbare Größe aufweist. Der logisch hohe Zustand des Voreinstellungsmodus wird aktiv beibehalten, wenn der Erzeugerausgang mit einer Last verbunden ist, wie z. B. dem Schreibtreiber des SRAM-Arrays. Ein WWTM-fähiges SRAM-System umfaßt den PWWTM-Vorspannungserzeuger. Ein Verfahren zum Treiben eines WWTM-fähigen SRAM umfaßt das Erzeugen und Anlegen des Ausgangssignals an ein Gate eines Schwachschreib-Herunterzieh-Transistors des SRAM-Array-Schreibtreibers in dem Voreinstellungsmodus und dem WWTM.
    公开号:DE102004008216A1
    申请号:DE200410008216
    申请日:2004-02-19
    公开日:2005-01-27
    发明作者:Blaine Fort Collins Stackhouse；Donald R. Fort Collins Weiss；John Fort Collins Wuu
    申请人:Hewlett Packard Development Co LP；
    IPC主号:G11C29-12
    专利说明:
    [0001] DieErfindung bezieht sich auf integrierte Schaltungen (IC = IntegratedCircuits). Insbesondere bezieht sich die Erfindung auf einen eingebautenSelbsttest (BIST = Built-In-Self-Test),der mit einem statischen Direktzugriffsspeicher (SRAM = Static RandomAccess Memory) verwendet wird.
    [0002] Unterden typischen Tests, die an SRAM-Arrays durchgeführt werden, sind Tests für Speicherzellendaten-Rückhaltefehler(DRFs; DRF = Data Retention Faults) und Speicherzellenstabilitätsfehler.Insbesondere resultieren DRFs und Stabilitätsfehler häufig aus Abweichungen bei Herstellungs-Materialien und -Verfahren. Inder Vergangenheit war das DRF- und Stabilitätsfehler-Testen in seiner Eigenschaftweitgehend funktional. Das heißt,ein Lese/Schreib-Algorithmuswird entwickelt, der den SRAM funktional ausführt. Der Lese/Schreib-Algorithmuswird dann durch ein Speichertestsystem außerhalb der IC ausgeführt. Ausden Ergebnissen des Funktionstestens wird ein Versuch durchgeführt, DRFsund Stabilitätsfehlerfür individuelleSpeicherzellen in dem SRAM herzuleiten.
    [0003] Kürzlich wurdenmehrere Testmethoden entwickelt, die direkt nach solchen Fehlerntesten, anstatt die Fehler von Funktionstests abzuleiten. Fernersind einige dieser Testmethoden gut geeignet, um als eingebauterSelbsttest (BIST = Built-In-Self-Test)implementiert zu werden, derart, daß Kosten und Zeit, die demTesten fürDRF und Stabilitätsfehlerunter Verwendung eines externen Speichertestsystems zugeordnet sind,reduziert oder effektiv beseitigt werden. Eine solche Methode, dieals Weak Write Test Mode (WWTM; WWTM = Schwachschreibtestmodus)bekannt ist, ist offenbart durch Banik u. a., U.S.-Patent Nr. 5.559.745,die hierin durch Bezugnahme aufgenommen ist.
    [0004] Wennein SRAM mit einem WWTM getestet wird, wird ein Versuch durchgeführt, einenDatenwert zu überschreiben,der in einer Speicherzelle gespeichert ist, unter Verwendung eines „schwachen" Schreibwerts oderSignals. Das schwache Schreibsignal ist nur in der Lage, den gespeichertenWert in der Speicherzelle zu überschreiben,wenn die Speicherzelle instabil oder fehlerhaft ist. Wenn somitder Schwachschreibtest erfolgreich ist, wird ein Defekt in der Speicherzelleangezeigt. Ein nicht erfolgreicher Schreibtest zeigt eine gesunde Speicherzellean, zumindest im Hinblick auf Stabilität und DRFs.
    [0005] Weissu. a., U.S.-Patent Nr. 6.192.001 B1, das hierin durch Bezugnahmeaufgenommen ist, offenbart einen WWTM-Lösungsansatz, der eine Schwachschreibtreiberfunktionalität in einenexistierenden herkömmlichenspaltenzugeordneten Schreibtreiber des SRAM integriert. Gemäß Weissu. a. werden nur zwei zusätzlicheTransistoren zu jedem herkömmlichenSchreibtreiber in jedem Satz von Spalten hinzugefügt, im Gegensatzzu sechs Transistoren pro Spalte gemäß Banik u. a. Ein Satz vonSpalten ist eine oder mehrere Spalten, abhängig davon, ob ein Spaltenmultiplexenin dem SRAM verwendet wird oder nicht. Insbesondere wird ein ersteroder Schwachschreib-Herunterzieh-Transistor bzw. Herunterzieh-Transistorhinzugefügt,der einen Pegel eines Ausgangssignals des Schreibtreibers modifiziert,wenn sich derselbe im WWTM befindet, und ein zweiter oder Umgehungs-Herunterzieh-Transistorwird hinzugefügt,der den ersten Transistor im wesentlichen umgeht, wodurch ermöglicht wird,daß einnormales oder starkes Schreibausgangssignal durch den Schreibtreibererzeugt wird, wenn sich derselbe nicht in dem WWTM befindet.
    [0006] Leiderlegt das Dimensionieren des Schwachschreib-Herunterzieh-Transistors von Weiss u.a. bestimmte prakti sche Schwierigkeiten bei der IC-Herstellung vor.Insbesondere muß derSchwachschreib-Herunterzieh-Transistor groß oder stark genug sein, umsicherzustellen, daß dasWWTM-Schreibtreiber-Ausgangssignaldie Speicherzellen des SRAM angemessen ausübt, was eine zuverlässige Erfassungvon fehlerhaften Speicherzellen erlaubt. Gleichzeitig muß der Schwachschreib-Herunterzieh-Transistorklein oder schwach genug sein, derart, daß das WWTM-Schreibtreiber-Ausgangssignal nichtin der Lage ist, Daten in gesunden Speicherzellen zu überschreiben,wodurch eine falsche Erfassung von Defekten erzeugt wird.
    [0007] Inder Praxis ist das Dimensionieren des Schwachschreib-Herunterzieh-Transistorsempfindlich gegenüberVariablen und Toleranzen einer gegebenen Herstellungsreihe und/oderUnzulänglichkeiteneiner Entwurfssimulation, um solche Variablen und Toleranzen zuberücksichtigen.Somit könnenviele Speicherentwurfs- und Prototyp-Iterationen notwendig sein,um einen ordnungsgemäß dimensioniertenSchwachschreib-Herunterzieh-Transistor herzustellen. Ferner, jedesmal,wenn der IC-Entwurf geändertwird, und/oder der Herstellungs-Prozeß/die -Reihe geändert odermodifiziert wird, muß deriterative Entwurfsprozeß üblicherweisewiederholt werden.
    [0008] Dementsprechendwäre esvorteilhaft, eine Möglichkeitzuhaben, einen WWTM zu implementieren, der weniger empfindlich gegenüber einerSchwachschreib-Herunterzieh-Transistor-Dimensionierungist. Zusätzlichdazu wärees vorteilhaft, wenn solche Implementierungen die Anzahl von Transistorenin dem SRAM-Array oder eine Anzahl von Leiterbahnen in der SRAM-ICnicht merkbar erhöhenwürden,die verwendet wird, um auf den WWTM zuzugreifen und denselben zuaktivieren. Eine solche Implementierung eines WWTM würde einenLangzeitbedarf in dem Bereich des BIST für ICs lösen, die SRAM-Arrays enthalten.
    [0009] Esist die Aufgabe der vorliegenden Erfindung, einen Vorspannungserzeugerfür einenprogrammierbaren Schwachschreibtestmodus, ein Schwachschreibtestmodus-aktiviertesstatisches Direktzugriffsspeicher-System und ein Verfahren zum Treibeneines mit Schwachschreibtestmodus ausgerüsteten statischen Direktzugriffsspeichersmit verbesserten Charakteristika zu schaffen.
    [0010] DieseAufgabe wird durch einen Vorspannungserzeuger gemäß Anspruch1 oder 6, ein statisches Direktzugriffsspeichersystem gemäß Anspruch16 und ein Verfahren gemäß Anspruch20 gelöst.
    [0011] Dievorliegende Erfindung schafft einen Schwachschreibtestmodus (WWTM;WWTM = Weak Write Test Mode) füreinen statischen Direktzugriffsspeicher (SRAM; SRAM = Static RandomAccess Memory). Insbesondere erzeugt und verwendet die vorliegendeErfindung eine Vorspannungsspannung, die eine auswählbare Stärke aufweist,um einen Schwachschreib-Herunterzieh-Transistorin einem Schreibtreiber eines SRAM vorzuspannen.
    [0012] Beieinem Aspekt der Erfindung wird ein programmierbarer Schwachschreibtestmodus-(PWWTM-; PWWTM = Programmable Weak Write Test Mode) Vorspannungserzeugerbereitgestellt. Der PWWTM-Vorspannungserzeuger weist eine Einrichtungzum Erzeugen eines Ausgangssignals auf, das auf einer logisch hohenEbene an einem Ausgang des PWWTM-Erzeugers in einem Voreinstellungsmodusvorliegt, wenn ein WWTM nicht logisch wahr gesetzt oder nicht aktivist. Das Ausgangssignal ist ein Vorspannungsspannungssignal, daseine auswählbareoder programmierbare Größe an demAusgang aufweist, wenn der WWTM logisch wahr gesetzt ist.
    [0013] Beieinigen Ausführungsbeispielenweist der PWWTM-Vorspannungserzeuger ein Array von Transistorenauf, die parallel zwischen eine erste Versorgungsspannung und einenAusgang des PWWTM-Vorspannungserzeugers geschaltet sind. Jeder der Array-Transistorendes Arrays ist individuell auswählbarund kann durch Auswählenindividuell aktiviert werden. Der PWWTM-Vorspannungserzeuger weistferner einen Pull-down-Transistorbzw. Herunterzieh-Transistor auf, der zwischen den PWWTM-Vorspannungserzeugerausgangund eine zweite Versorgungsspannung geschaltet ist. Der PWWTM-Vorspannungserzeugerweist ferner eine Gatevorspannungsschaltung auf, die zwischen einenModusauswahleingang und ein Gate des Herunterzieh-Transistors geschaltetist. Die Gatevorspannungsschaltung spannt den Herunterzieh-Transistorvor. Das Auswählenund Aktivieren von einem oder mehreren bestimmten der Arraytransistorenaus dem Array wählteine bestimmte Größe der Vorspannungsspannungan dem PWWTM-Vorspannungserzeugerausgang aus.
    [0014] DerPWWTM-Vorspannungserzeuger erzeugt ein Ausgangssignal oder eineVorspannungsspannung, das oder die verwendet wird, um ein Gate desSchwachschreib-Herunterzieh-Transistorsdes SRAM-Array-Schreibtreibers vorzuspannen, wenn der WWTM logischwahr gesetzt oder aktiv ist. Eine Größe der Vorspannungsspannungsteuert eine „aktivierte" Stärke desSchwachschreib-Herunterzieh-Transistors, die bewirkt, daß eine WWTM-Ausgabeoder ein Treiberpegel durch den Schreibtreiber erzeugt wird. Somitsteuert der PWWTM-Vorspannungserzeugerdurch einen Satz von Auswahleingaben den WWTM-Ausgangspegel desSRAM-Schreibtreibers währenddes WWTM-Testens des SRAM. Ferner ist ein voreingestellter Ausgangspegeldes PWWTM-Vorspannungserzeugers, wenn der WWTM nicht aktiv ist,ein logisch „hoher" Pegel oder Wert,derart, daß derSchwachschreib-Herunterzieh-Transistor in einen EIN-Zustand vorgespanntwird. Ferner kann ein einzelner PWWTM-Vorspannungserzeuger verwendetwerden, um eine Mehrzahl von Schwachschreib-Herunterzieh-Transistorenin einer Mehrzahl von Schreibtreibern des SRAM zu steuern.
    [0015] Beieinem anderen Aspekt der Erfindung wird ein Schwachschreibtestmodus-aktiviertes(WWTM-aktiviertes) SRAM-System geschaffen. Bei einem wiederum anderenAspekt der Erfindung wird ein Verfahren zum Treiben eines mit WWTMausgerüstetenSRAM unter Verwendung eines Vorspannungsspannungs-Ausgangssignals mithohem logischem Pegel in dem Voreinstellungsmodus geschaffen.
    [0016] BestimmteAusführungsbeispieleder vorliegenden Erfindung weisen andere Vorteile zu und anstatt denhierin vorangehend beschriebenen Vorteilen auf. Diese und andereMerkmale und Vorteile der Erfindung werden nachfolgend Bezug nehmendauf die Zeichnungen detaillierter erläutert.
    [0017] BevorzugteAusführungsbeispieleder vorliegenden Erfindung werden nachfolgend Bezug nehmend aufdie beiliegenden Zeichnungen nähererläutert.Es zeigen:
    [0018] 1 ein Blockdiagramm einesprogrammierbaren Schwachschreibtestmodus- (PWWTM-) Vorspannungserzeugersgemäß einemAusführungsbeispielder vorliegenden Erfindung;
    [0019] 2 ein Blockdiagramm einesanderen Ausführungsbeispielseines programmierbaren Schwachschreibtestmodus- (PWWTM-) Vorspannungserzeugersgemäß der vorliegendenErfindung;
    [0020] 3A ein Blockdiagramm einesexemplarischen Schwachschreibtestmodus-fähigen (WWTM-fähigen) SRRM-Systems gemäß einemAusführungsbeispielder vorliegenden Erfindung;
    [0021] 3B ein Blockdiagramm einesexemplarischen mit WWTM konfigurierten Schreibtreibers gemäß einemAusführungsbeispielder vorliegenden Erfindung;
    [0022] 4 ein Blockdiagramm einerprogrammierbaren Schwachschreibtestmodus- (PWWTM-) Erzeugerschaltung,die in der Technik bekannt ist; und
    [0023] 5 ein Flußdiagrammeines Verfahrens zum Treiben eines mit WWTM ausgerüsteten SRAMgemäß einemAusführungsbeispielder vorliegenden Erfindung.
    [0024] 1 stellt ein Blockdiagrammeines programmierbaren Schwachschreibtestmodus- (PWWTM-) Vorspannungserzeugers 100 gemäß einemAusführungsbeispielder vorliegenden Erfindung dar. Der PWWTM-Vorspannungserzeuger 100 hatzwei Operationsmodi. Ein erster Operationsmodus entspricht einem Schwachschreibtestmodus(WWTM) eines zugeordneten statischen Direktzugriffsspeichers (SRAM),während einzweiter Modus einem normalen Lese-/Schreib-Operationsmodus des SRAMentspricht. Anders ausgedrückt,wenn der WWTM aktiviert ist oder aktiv ist, arbeitet der PWWTM-Vorspannungserzeuger 100 indem ersten Modus oder dem WWTM. Ansonsten arbeitet der PWWTM-Vorspannungserzeuger 100 ineinem zweiten Modus oder nicht im „WWTM". Der zweite Modus wird hierin ebenfallsals ein „Voreinstellungs"-Modus bezeichnet.Eine Modusauswahleingabe (MS-Eingabe; MS = Mode Select) des PWWTM-Vorspannungserzeugers 100 steuerteine Auswahl zwischen dem WWTM und dem Voreinstellungsmodus.
    [0025] Wennder Operationsmodus WWTM ist, erzeugt der PWWTM-Vorspannungserzeuger 100 einAusgangssignal oder eine Vorspannungsspannung Vbias (Bias= Vorspannung), die eine programmierbare oder auswählbare Größe aufweist.Die Vorspannungsspannung Vbias wird an einemAusgang 102 des Vorspannungserzeugers 100 erzeugt.Die auswählbareGröße der VorspannungsspannungVbias kann Werte zwischen einem Spannungswerteiner ersten Versorgungsspannung VDD undeinem Spannungswert der zweiten Versorgungsspannung VSS annehmen,die geringer ist als die erste Versorgungsspannung VDD (d.h., VSS < VDD). Vorzugsweise ist die zweite VersorgungsspannungVSS im wesentlichen Null Volt (d. h., VSS ≈ 0V) und ist ein Massepotential oder eine Spannung des PWWTM- Vorspannungserzeugers 100.Die auswählbareGröße der VorspannungsspannungVbias in dem WWTM wird durch einen Satzvon Auswahleingaben Seli des PWWTM-Vorspannungserzeugers 100 gesteuert.
    [0026] Wennder Operationsmodus der Standardmodus ist oder „nicht WWTM", wird das Ausgangssignal, dasan dem PWWTM-Vorspannungserzeugerausgang 102 erzeugtwird, auf einen Spannungspegel voreingestellt, der einen logischhohen Zustand oder „1" für den SRAMdarstellt. Vorzugsweise ist der voreingestellte logisch hohe Zustanddes Ausgangssignals ungefährgleich zu der ersten Versorgungsspannung VDD.Ferner ist der PWWTM-Vorspannungserzeuger 100 in der Lage,aktiv den voreingestellten logisch hohen Pegel des Ausgangssignalsbeizubehalten, währender sich in dem Voreinstellungsmodus befindet, wenn der Ausgang 102 miteiner Last verbunden ist.
    [0027] DerPWWTM-Vorspannungserzeuger 100 weist ein Array 110 vonP-Typ- oder P-Kanal-Metalloxydhalbleiter-Transistoren (PMOS-Transistoren)M0 – M7auf. Wie in 1 dargestelltist, weist das exemplarische Array 110 acht PMOS-Transistoren M0 – M7 ausschließlich zuErörterungszweckenauf. Eine beliebige Anzahl von PMOS-Transistoren kann in dem Array 110 verwendetwerden und trotzdem innerhalb des Schutzbereichs der vorliegendenErfindung vorliegen.
    [0028] DieTransistoren M0 – M7des Arrays 110 sind zwischen die erste VersorgungsspannungVDD und den Ausgang 102 des PWWTM-Vorspannungserzeugers 100 geschaltet.Genauer gesagt, wie bei dem exemplarischen Ausführungsbeispiel aus 1 dargestellt ist, weistjeder der Arraytransistoren M0 – M7des Arrays 110 eine Source auf, die mit der ersten VersorgungsspannungVDD verbunden ist, und einen Drain, dermit dem Ausgang 102 des PWWTM-Vorspannungserzeugers 100 verbundenist.
    [0029] DerSatz von AuswahleingängenSeli ist mit allen Arraytransistoren M0 – M6 verbunden,außereinem letzten Arraytransistor M7 des Arrays 110. Genauergesagt ist ein Gate jedes Arraytransistors M0 – M6 mit einem unterschiedlichender AuswahleingängeSeli des Satzes verbunden, außer demletzten Arraytransistor M7. Anders ausgedrückt ist ein erster AuswahleingangSel0 mit einem Gate eines ersten TransistorsM0 des Arrays 110 verbunden. Ein zweiter AuswahleingangSel1 ist mit einem Gate eines zweiten TransistorsM1 des Arrays 110 verbunden, usw. Ein Gate des letztenArraytransistors M7 ist mit dem Modusauswahl-MS-Eingang des PWWTM-Vorspannungserzeugers 100 verbunden.
    [0030] DerSatz von AuswahleingängenSeli steuert die Aktivierung der ArraytransistorenM0 – M6.Insbesondere steuern die individuellen Auswahleingänge Seli, welche der Arraytransistoren M0 – M6 aktivsind, „EIN-geschaltetsind" oder in einenEIN-Zustand plaziert sind, und welche inaktiv sind, „AUS-geschaltetsind" oder in einenAUS-Zustand plaziert sind. Auf ähnlicheWeise steuert der Modusauswahl-MS-Eingang, ob der achte oder letzte ArraytransistorM7 EIN-geschaltetist oder nicht. Wenn derselbe EIN-geschaltet ist, nähert ein Metalloxydhalbleiter-(MOS-) Transistor einen Widerstand an und ein Strom Ids kanndurch den MOS-Transistor fließen. Wenner AUS-geschaltet ist, nähertder MOS-Transistor eine Leerlaufschaltung an. Wenn somit durch Aktiviereneiner oder mehrere der Auswahleingänge Seli desSatzes und/oder der Modusauswahl-MOS-Eingang aktiviert werden, leitetdas Array 110 Strom von der ersten VersorgungsspannungVDD und wirkt, um die VorspannungsspannungVbias hin zu einem Pegel der ersten VersorgungsspannungVDD „hochzuziehen". Zum Beispiel schaltetein Aktivieren des zweiten Auswahleingangs Sel1 durchAnlegen eines logisch niedrigen Zustands „0" (d. h., Sel1 istungefähr0 V) den zweiten Transistor M1 des Arrays 110 EIN. Derzweite Transistor M1 zieht dann die Vorspannungsspannung Vbias hoch. Auf ähnliche Weise wirkt der achteTransistor M7, um die Vorspannungsspannung Vbias hochzuziehen,wenn ein WWTM nicht mittels des Modusauswahl-MS-Eingangs aktiviertist (d.h., MS = „0"). Als solches istjeder der Transistoren M0 – M7des Arrays 110 ein „Hochzieh"-Transistor.
    [0031] Beieinigen Ausführungsbeispielendes PWWTM-Vorspannungserzeugers 100 weist jeder der ArraytransistorenMi eine unterschiedliche Größe von einemder anderen auf. Zum Beispiel kann der erste Arraytransistor M0kleiner sein als der zweite Arraytransistor M1. Auf ähnlicheWeise kann der zweite Arraytransistor M1 kleiner sein als ein dritterTransistor M2 des Arrays 110, usw. Vorzugsweise ist derachte Arraytransistor M7 (oder der letzte Arraytransistor z. B.)größer alsdie anderen Transistoren M0 – M6des Arrays 110.
    [0032] Wiehierin verwendet bezieht sich die Transistorgröße allgemein auf einen effektivenWiderstand eines aktiven oder EIN-geschalteten Transistors. Genauergesagt ist füreinen gegebenen Herstellungsprozeß eines Metalloxydhalbleiters(MOS = Metal Oxide Semiconductor) die Größe im wesentlichen eine inverseFunktion eines Verhältnisseszwischen einer Gate-Breite oder einer Transistor-Breite und einerGate-Längeoder einer Transistor-Länge.Somit erzeugt füreine gegebene Längeeine größere Breiteeinen niedrigeren effektiven Widerstand, wenn der MOS-TransistorEIN-geschaltet ist.
    [0033] EineTransistorstärkeist mit der Transistorgröße verwandt.Die Transistorstärkeist üblicherweiseeiner stromziehenden/verbrauchenden oder einer stromliefernden/erzeugendenFähigkeitdes Transistors zugeordnet. Zum Beispiel kann ein stärkerer Transistormehr Strom abgeben als ein schwächererTransistor. Wie hierin verwendet, werden Transistorstärke undTransistorgröße im wesentlichenaustauschbar verwendet. Genauer gesagt ist ein größerer Transistorein stärkererTransistor. Währenddie Transistorstärkejedoch auf die Transistorgröße bezogenist, kann eine Vorspannungsspannung, die an ein Gate des Transistorsangelegt ist, eben falls die Transistorstärke beeinflussen. Insbesonderekann eine Vorspannungsspannung mit einem Pegel zwischen einem Pegel,der den Transistor EIN-schaltet, und einem Pegel, der den TransistorAUS-schaltet, verwendet werden, um die Transistorstärke zu modulieren.Ein Fachmann auf dem Gebiet ist vertraut mit Transistorgröße und Transistorstärke undder Beziehung zwischen Größe/Stärke unddem Widerstand im EIN-Zustand des Transistors. Insbesondere kannein Fachmann auf dem Gebiet ohne weiteres geeignete Größen/Stärkenvon jedem und allen der MOS-Transistoren bestimmen, die in dem PWWTM-Vorspannungserzeuger 100 verwendetwerden, ohne übermäßige Untersuchungen.
    [0034] Beianderen exemplarischen Ausführungsbeispielensind alle der PMOS-Transistoren Mi des Arrays 110 im wesentlichengleich groß zueinander.Bei solchen Ausführungsbeispielenkann der Modusauswahl-MS-Eingang mit den Auswahleingängen Seli derart kombiniert werden, daß wenn derWWTM an dem Modusauswahl-MS-Eingang aktiviert wird, die Auswahleingänge Seli individuell und unabhängig aktiviert werden können. Alternativ,wenn der WWTM nicht an dem Modusauswahl-MS-Eingang aktiviert wird, werden alle TransistorenM0 – M7des Arrays 110 vorzugsweise EIN-geschaltet, um die VorspannungsspannungVbias gemeinschaftlich hochzuziehen. Beidem Beispiel, das die Arraytransistoren M0 – M7 derselben Größe aufweist, funktioniertin dem Voreinstellungsmodus kein bestimmter oder einzelner Arraytransistorals der Hochzieh-Transistor.Statt dessen wirken alle Transistoren M0 – M7 des Arrays 110 zusammen,um die Vorspannungsspannung Vbias auf denlogisch hohen Pegel „1" hochzuziehen.
    [0035] Fernerkönnenbei einigen Ausführungsbeispieleneiner oder mehrere der Transistoren Mi des Arrays 110 tatsächlich eineMehrzahl von PMOS-Transistoren darstellen, die in mindestens entwedereiner Reihen- und einer Parallel-Konfiguration verbunden sind. Dererste PMOS-Transistor M0 kann z. B. ein Paar von PMOS-Transistoren(nicht dargestellt) aufweisen, die in Reihe geschaltet sind undals ein einzel ner Transistor im Hinblick auf den ersten AuswahleingangSel0 wirken.
    [0036] DerPWWTM-Vorspannungserzeuger 100 weist ferner einen N-Typ- oder N-Kanal-Metalloxydhalbleiter-Transistor(NMOS-Transistor)M8 auf. Der Transistor M8 ist vorzugsweise ein schwacher Transistor.Der Transistor M8 ist zwischen den Ausgang 102 des PWWTM-Vorspannungserzeugers 100 unddie zweite Versorgungsspannung VSS geschaltet.Insbesondere ist ein Drain des Transistors M8 mit dem Ausgang 102 verbunden,und eine Source des Transistors M8 ist mit der zweiten VersorgungsspannungVSS verbunden.
    [0037] EineGate-Spannung Vg, allgemein größer alsNull Volt, angelegt an ein Gate des Transistors M8, aktiviert denTransistor M8 oder schaltet denselben EIN. Genauer gesagt schaltetein hoher Pegel oder eine logische „1", die an das Gate angelegt wird, denTransistor M8 EIN. Wenn derselbe EIN-geschaltet ist, leitet der TransistorM8 einen Strom Ids von dem Ausgang 102 zuder zweiten Versorgungsspannung VSS oderMasse. Ferner schaltet die Gate-Spannung Vg gleichungefährNull Volt (Vg = 0 V) den Transistor M8 AUS.Die Wirkung des EIN-Schaltens des Transistors M8 ist das „Herunterziehen" der VorspannungsspannungVbias hin zu der zweiten VersorgungsspannungVSS oder dem Massepotential. Somit ist derTransistor M8 ein Herunterziehtransistor, vorzugsweise ein schwacherHerunterziehtransistor, wenn er aktiv ist oder EIN-geschaltet ist.
    [0038] DieGate-Spannung Vg bezieht sich auf den Operationsmodus,der unter Verwendung des Modusauswahl-MS-Eingangs aktiviert wird.Genauer gesagt, wenn der WWTM an dem Modusauswahl-MS-Eingang logisch aktiviertwird, wird vorzugsweise eine positive (ungleich Null) Gate-SpannungVg an das Transistor-M8-Gate angelegt. Auf ähnlicheWeise, wenn der WWTM an dem Modusauswahl-MS-Eingang nicht aktiviertist, wird vorzugsweise ein logisch niedriger Zustand „0" an das Gate desTransistors M8 angelegt. Somit kann z. B. das Gate des HerunterziehtransistorsM8 direkt mit dem Modusauswahl-MS-Eingang verbunden sein und durch denselbengetrieben werden. Vorzugsweise weist der PWWTM-Vorspannungserzeuger 100 jedochferner eine Gate-Vorspannungsschaltung 120 auf, die zwischenden Modusauswahl-MS-Eingang und das Gate des HerunterziehtransistorsM8 geschaltet ist.
    [0039] Wiebei dem exemplarischen Ausführungsbeispielaus 1 dargestellt ist,weist die Gate-Vorspannungsschaltung 120 des PWWTM-Vorspannungserzeugers 100 einenNMOS-Transistor M9 auf, der zwischen das Gate des NMOS-TransistorsM8 und die zweite Versorgungsspannung VSS geschaltet ist, die alsein Herunterziehtransistor funktioniert. Die Gate-Vorspannungsschaltung 120 weistferner einen PMOS-Transistor M10und einen NMOS-Transistor M11 auf, die zwischen den Ausgang 102 unddas Gate des Herunterziehtransistors M8 geschaltet sind. Zusammenwirken die Transistoren M10 und M11 als ein herkömmliches Übertragungsgate. Die Gate-Vorspannungsschaltung 120 weistferner einen Inverter 122 auf, wobei ein Ausgang desselbenmit einem Gate des PMOS-Transistors M10 und einem Gate des NMOS-TransistorsM9 verbunden ist. Ein Gate des NMOS-Transistors M11 und ein Eingangdes Inverters 122 sind mit dem Modusauswahl-MS-Eingang des PWWTM-Vorspannungserzeugers 100 verbunden.
    [0040] Wennder WWTM aktiviert ist (d. h., MS = „1"), erzeugt der Inverter 122 einlogisches „0" Ausgangssignal undder Transistor M11 wird EIN-geschaltet. Das logische Signal „0" schaltet den TransistorM9 AUS und schaltet den Transistor M10 EIN. Wie hierin vorangehenderwähntwurde, ist die Kombination der Transistoren M11 und M10 im wesentlichenein Übertragungsgate,das in der Technik bekannt ist. Wenn somit beide Transistoren M10,M11 EIN-geschaltet werden, wird die Gate-Spannung Vg andem Gate des Transistors M8 ungefähr gleich der VorspannungsspannungVbias. Wenn die Vorspannungsspannung Vbias im wesentlichen an das Gate des TransistorsM8 angelegt ist, ist der Transistor M8 EIN-geschaltet.
    [0041] Wieferner hierin vorangehend erwähntwurde, wenn der WWTM aktiviert ist (d. h., MS = „1"), ist der Arraytransistor M7 AUS-geschaltet.Angenommen, zumindest einer der Arraytransistoren M0 – M6 wirdausgewählt,(d. h., eines aus Seli = „0" für i = 0,..., 6) , fließtStrom von der Versorgungsspannung VDD durchdas Array 110 und zu dem Ausgang 102. GleichzeitigfließtStrom von dem Ausgang 102 durch den HerunterziehtransistorM8 zu der Versorgungsspannung oder zu Masse VSS.Die Kombination der Hochziehaktion des Arrays 110 und derHerunterziehaktion des Transistors M8 richtet die auswählbare Größe der VorspannungsspannungVbias ein. Im wesentlichen nähert dasArray 110 in Kombination mit dem aktivierten HerunterziehtransistorM8 eine Spannungsteilerschaltung an. Ferner wird ein Teilungsfaktorder Teilerschaltung durch ein Verhältnis zwischen einem effektivenWiderstand des aktivierten Herunterziehtransistors M8 und einemeffektiven Widerstand von einem oder mehreren ausgewählten derArraytransistoren M0 – M6des Arrays 110 gesetzt. Anders ausgedrückt richtet das Verhältnis zwischeneiner Größe des schwachenHerunterziehtransistors M8 und einer effektiven Größe der aktiviertenTransistoren M0 – M6des Arrays 110 die Größe der VorspannungsspannungVbias ein. Die effektive Größe der aktivenArraytransistoren M0 – M6ist eine Summe der Größen von einemoder mehreren der ausgewähltenArraytransistoren M0 – M6.Wie hierin vorangehend beschrieben wurde, wird ein ArraytransistorM0 – M6ausgewählt,durch Anlegen einer logischen „0" an einen oder mehrereder entsprechenden AuswahleingängeSeli des PWWTM-Vorspannungserzeugers 100.Somit, durch Auswählen voneinem oder mehreren geeigneten der Arraytransistoren M0 – M6 wirdder Teilungsfaktor ausgewählt,und durch Auswählendes Teilungsfaktors wird die Größe des Ausgangssignalsoder der Vorspannungsspannung Vbias ausgewählt.
    [0042] ZumBeispiel, wenn jeder der Arraytransistoren M0 – M6 eine unterschiedlicheeindeutige Größe aufweist,dann ermöglichtdas individuelle Auswählenvon einem der Arraytransistoren M0 – M6, daß eine beliebige der siebenunterschiedlichen Größen derVorspannungsspannung Vbias ausgewählt wird.ZusätzlicheGrößen derVorspannungsspannung Vbias können ausgewählt werden,durch Auswählenvon Kombinationen der Arraytransistoren M0 – M6. Das Ändern einer Größendifferenzzwischen einem kleinsten Transistor in dem Array 110 undeinem größten Transistorin dem Array 110 kann ein Ausmaß eines Bereichs von auswählbaren Größen anpassen.Eine mittlere Größe der VorspannungsspannungVbias kann angepaßt werden, durch Anpassen einerrelativen Größe des HerunterziehtransistorsM8 im Hinblick auf eine Mittelwertgröße der Transistoren M0 – M6 desArrays 110. Ein Fachmann auf dem Gebiet wird ohne weitereserkennen, daß dierelative Größe der TransistorenM0 – M6und M8 eingestellt werden kann, durch Einstellen von mindestensentweder einer tatsächlichenGröße des HerunterziehtransistorsM8 oder einer tatsächlichenMittelwertgröße der ArraytransistorenM0 – M6.Ferner kann ein Fachmann auf dem Gebiet ohne weiteres die relativenund tatsächlichen Größen derArraytransistoren M0 – M6und des Herunterziehtransistors M8 bestimmen, um einen gewünschtenSatz von auswählbarenGrößen derVorspannungsspannungs Vbias ohne übermäßige Schätzung zuerzeugen.
    [0043] Wennder WWTM nicht aktiviert ist (d. h., MS = „0"), dann wird der PWWTM-Vorspannungserzeuger 100 inden Voreinstellungsmodus plaziert. In dem Voreinstellungsmodus erzeugtder Inverter 122 ein logisches „1" Ausgangssignal und der Transistor M11wird AUS-geschaltet. Das logische „1" Ausgangssignal des Inverters 122 schaltetden Transistor M9 EIN und schaltet den Transistor M10 AUS. Wennsowohl der Transistor M10 als auch M11 AUS-geschaltet ist, ist das Übertragungsgate,das durch die Transistoren M10 und M11 gebildet wird, AUS-geschaltet.Der Transistor M9, der EIN-geschaltetist, und das Übertragungsgate,das AUS-geschaltetist, verursacht, daß dieGatespannung Vg an dem Gate des HerunterziehtransistorsM8 auf ungefährdie zweite Versorgungsspannung VSS oderungefährauf Massepotential heruntergezogen wird. Als ein Ergebnis wird derHerunter ziehtransistor M8 AUS-geschaltet. Ferner, da der WWTM nichtaktiviert ist, wird eine logische „0" an das Gate des achten oder letztenTransistors M7 des Arrays 110 angelegt und der achte oderletzte Transistor M7 wird EINgeschaltet. Wenn der achte/letzte TransistorM7 EIN-geschaltet ist und der Herunterziehtransistor M8 AUS-geschaltetist, zieht Strom, der durch den aktivierten achten/letzten Transistor M7fließt,die Vorspannungsspannungs Vbias ungefähr auf dieerste Versorgungsspannung VDD hoch. Somit stelltdas erzeugte Ausgangssignal des PWWTM-Vorspannungserzeugers 100,dargestellt in 1, vorteilhaft aufeinen logisch hohen Zustand „1" ein, wenn der WWTMnicht logisch wahrgesetzt ist.
    [0044] 2 stellt ein anderes Ausführungsbeispieleines programmierbaren Schwachschreibtestmodus- (PWWTM-) Vorspannungserzeugers 100' gemäß der vorliegendenErfindung dar. Der PWWTM-Vorspannungserzeuger 100' ist ähnlich zudem PWWTM-Vorspannungserzeuger 100. Genauer gesagt weistder PWWTM-Vorspannungserzeuger 100' das Array 110 und denHerunterziehtransistor M8 auf. Ferner erzeugt der PWWTM-Vorspannungserzeuger 100' ein Ausgangssignaloder eine Vorspannungsspannung Vbias, wennder WWTM an dem Modusauswahl-MS-Eingang aktiviert ist, und das Ausgangssignalwird auf einen logisch hohen „1" Spannungspegel voreingestellt,wenn der WWTM nicht logisch als der Modusauswahl-MS-Eingang aktiviertist. Der PWWTM-Vorspannungserzeuger 100' unterscheidet sich von dem vorangehendbeschriebenen PWWTM-Vorspannungserzeuger 100 imwesentlichen darin, daß eineandere, etwas einfachere Gatevorspannungsschaltung 120' anstelle derhierin vorangehend beschriebenen Gatevorspannungsschaltung 120 verwendetwird.
    [0045] DieGatevorspannungsschaltung 120' weist den Inverter 122 undden Herunterziehtransistor M9 auf, die, wie hierin vorangehend beschriebenwurde, im Hinblick auf die Gatevorspannungsschaltung 120 angeschlossensind. Die einfachere Gatevorspannungsschaltung 120' weist fernereinen Hoch ziehtransistor M12 auf, der zwischen die VersorgungsspannungVDD und das Gate des HerunterziehtransistorsM8 geschaltet ist. Ein Gate des Hochziehtransistors M12 ist mitdem Ausgang des Inverters 122 verbunden. Aus der Gatevorspannungsschaltung 120' sind der TransistorM10 und der Transistor M11 weggelassen, die das Übertragungsgate der Gatevorspannungsschaltung 120 bildeten.
    [0046] DieGatevorspannungsschaltung 120' arbeitet, um den HerunterziehtransistorM8 auf eine Weise zu treiben, die im wesentlichen ähnlich zuder ist, die vorangehend hierin beschrieben wurde. Genauer gesagt, wennder WWTM aktiviert ist, erzeugt der Inverter 122 ein logischniedriges „0" Ausgangssignal.Das logisch niedrige „0" Ausgangssignal schaltetden Herunterziehtransistor M9 AUS und schaltet den Hochziehtransistor M12EIN. Die Gatespannung Vg wird auf die VersorgungsspannungVDD hochgezogen und der Transistor M8 wirdEIN-geschaltet. Alternativ dazu, wenn der WWTM nicht aktiviert ist,erzeugt der Inverter 122 ein logisch hohes „1" Ausgangssignal.Das logisch hohe „1" Ausgangssignal schaltetden Herunterziehtransistor M9 EIN und schaltet den HochziehtransistorM12 AUS. Die Gatespannung Vg wird auf diezweite Versorgungsspannung VSS oder aufMasse heruntergezogen und der Transistor M8 wird AUS-geschaltet.
    [0047] EinFachmann auf dem Gebiet kann ohne weiteres andere Abweichungen derGatevorspannungsschaltung erdenken, wobei alle derselben innerhalbdes Schutzbereichs der vorliegenden Erfindung liegen. Zum Beispielkann eine Gatevorspannungsschaltung als ein einzelner Nichtinvertierungstreiber(nicht dargestellt) implementiert sein, der zwischen den Modusauswahl-MS-Eingangund das Gate des Herunterziehtransistors M8 geschaltet ist. Beieinem wiederum anderen Ausführungsbeispiel,wie hierin vorangehend erwähnt wurde,kann die Gatevorspannungsschaltung im wesentlichen vollständig weggelassenwerden, durch Verbinden des Modusauswahl-MS-Eingangs direkt mitdem Gate des Herunterziehtransistors M8. Andere Variationen desPWWTM-Vorspannungs erzeugers 100, 100' innerhalb desSchutzbereichs der vorliegenden Erfindung umfassen, sind jedochnicht beschränktauf, das Verwenden eines Arrays von individuell auswählbaren Transistoren(nicht dargestellt) anstelle von oder zusätzlich zu dem HerunterziehtransistorM8.
    [0048] Gemäß der vorliegendenErfindung liefert der PWWTM-Vorspannungserzeuger 100, 100' das Ausgangssignaloder die Vorspannungsspannung Vbias zu einemstatischen Direktzugriffsspeicher (SRAM), der eine Schwachschreibtestmoduskonfigurationaufweist. 3A stelltein Blockdiagramm eines exemplarischen Schwachschreibmodus-fähigen (WWTM-fähigen) SRAM-Systems 200 gemäß einemAusführungsbeispielder vorliegenden Erfindung dar. Der WWTM-fähige SRAM 200 weistein WWTM-konfiguriertes SRAM-Array 201 und den PWWTM-Vorspannungserzeuger 100, 100' auf. Das WWTM-konfigurierteSRAM-Array 201 weist eine Mehrzahl von Speicherzellen 210 auf,die in Spalten angeordnet sind, und eine Mehrzahl von Schreibtreibern 220,wobei jeder Schreibtreiber 220 eine oder mehrere der Spaltentreibt. Das SRAM-Array 201 weist einen WRITE-Eingang (Schreib-Eingang),einen inversen Modusauswahl-MS-Eingang,einen Satz von WORD-Eingängen(Wort-Eingängen)und einen Satz von DATA-Eingängen(Danten-Eingängen) auf.Sowohl der WRITE-Eingang als auch der inverse Modusauswahl-MS-Eingang sind mit jedemSchreibtreiber 220 aus der Mehrzahl von jeweiligen Eingängen derselbenverbunden. Jeder Schreibtreiber 220 ist mit einem unterschiedlichen DATA-Eingangdes Satzes von DATA-Eingängen verbunden.Der Ausgang 102 des PWWTM-Vorspannungserzeugers 100, 100' ist mit einementsprechenden Analogschwachschreibtestmodus-Eingang (AWWTM-Eingang)von jedem der Schreibtreiber 220 verbunden.
    [0049] JederSchreibtreiber 220 ist mit den Speicherzellen 210 inder zugeordneten Spalte durch eine BIT-Leitung und eine inverse BIT-Leitung verbunden. JedeSpeicherzelle 210 in der Spalte ist mit einem unterschiedlichenWORD-Eingang des Satzes verbunden. Die WORD-Eingänge werden manchmal als „Zeilenauswahlmöglichkeiten" bezeichnet, in Anbetrachtder Zuordnung zwischen den WORD-Eingängen und den Zeilen von Speicherzellen 210 indem SRAM-Array 201. Der inverse Modusauswahl-MS-Eingang steuert, ob der Schreibtreiber 220 indem Schwachschreibtestmodus (WWTM = Weak Write Test Mode) arbeitet,wenn Daten in eine ausgewählteSpeicherzelle 210 in der Spalte geschrieben werden.
    [0050] UmDaten in eine individuelle Speicherzelle 210 zu schreiben,wird ein entsprechender WORD-Eingang aktiviert (z. B., WORD = „1"). Das Aktivierendes WORD-Eingangs ermöglichteine Verbindung innerhalb der Speicherzelle 210 zwischender Speicherzelle 210 und den BIT- und BIT-Leitungen der Spalte. Der Schreibtreiber 220 treibtdann die BIT- und BIT-Leitungenmit den Daten aus dem angeschlossenen DATA-Eingang.
    [0051] ZumBeispiel, wenn der WWTM nicht aktiviert ist (d. h., MS = „0" oder MS = „1"), führt derSchreibtreiber 220 ein starkes Schreiben an der ausgewählten Speicherzelle 210 durch.Der Ausdruck „starkesSchreiben" ist einAusdruck der Technik, der relativ zu einem anderen Ausdruck derTechnik „schwachesSchreiben" steht,der nachfolgend beschrieben wird. Somit, wenn die Daten an dem DATA-Eingangeine „1" sind, erzeugt derSchreibtreiber 220 einen logisch hohen Zustand „1" an der BIT-Leitungund einen logisch niedrigen Zustand „0" an der inversen BIT-Leitung. Umgekehrt, wenn die Datenan dem DATA-Eingang eine „0" sind, erzeugt derSchreibtreiber 220 einen logisch niedrigen Zustand „0" an der BIT-Leitungund einen logisch hohen Zustand „1" an der inversen BIT-Leitung. Wenn das starke Schreibenvorliegt, speichert die ausgewählteSpeicherzelle 210 die Daten, die durch die BIT- und BIT-Leitungen codiert werden,wobei ein vorangehender Zustand der Speicherzelle 210 überschriebenwird.
    [0052] Beieinem anderen Beispiel, wenn der WWTM aktiviert wahrgesetzt ist(d. h., MS = „1", oder MS = „0"), führt der Schreibtreiber 220 einschwaches Schreiben an der ausgewählten Speicherzelle 210 durch,im Gegensatz zu dem oben erwähnten „starkenSchreiben". Wieoben in Banik u. a. beschrieben ist, besteht ein schwaches Schreibenaus dem Schreiben in eine Speicherzelle 210 unter Verwendungeines anormalen Signalpegels oder -werts. Üblicherweise ist der anormaleSignalpegel ein Signalpegel, der von einem normalen Signalpegelabweicht oder denselben unterschreitet. Somit, wenn die Daten andem DATA-Eingang eine „1" sind, erzeugt derSchreibtreiber 220 einen Spannungspegel auf der BIT-Leitung,der etwas unter einem normalen logischen „1" Spannungspegel liegt. Gleichzeitigerzeugt der Schreibtreiber 220 einen Spannungspegel ander inversen BIT-Leitung,der etwas überdem normalen logischen Zustand „0" liegt. Gemäß der WWTM-Methodik, wenn dieanormalen Signalpegel, die durch den Schreibtreiber 220 erzeugtwerden, in der Lage sind, zu verursachen, daß die ausgewählte Speicherzelle 210 ihrenZustand ändert(z. B. Überschreiben einer „0" durch eine „1"), dann wird dieSpeicherzelle 210 als fehlerhaft betrachtet.
    [0053] 3B stellt ein Blockdiagrammeines exemplarischen WWTM-konfiguriertenSchreibtreibers 220 gemäß einemAusführungsbeispielder vorliegenden Erfindung dar. Der WWTM-konfigurierte Schreibtreiber 220, derin 3B dargestellt ist,basiert auf dem integrierten WWTM-SRAM, der durch Weiß u. a.offenbart ist. Insbesondere weist der Schreibtreiber 220 PMOS-TransistorenM21 und M24, NMOS-TransistorenM22, M23, M25 und M26 und einen Inverter 222 auf. Die TransistorenM21 und M22 sind verbunden, um einen ersten herkömmlichen Inverter/Treiber 223 zubilden. Insbesondere sind Drains der Transistoren M21 und M22 miteinanderverbunden, um einen Ausgang des Inverters/Treibers 223 zubilden, währendGates der Transistoren M21 und M22 miteinander verbunden sind, umeinen Eingang des Inverters/Treibers 223 zu bilden. DerAusgang des Inverters/Treibers 223 ist durch einen DurchlaßtransistorM25 mit der BIT-Leitung verbunden. Ein Gate des Durchlaßtransi storsM25 ist mit dem WRITE-Eingang des SRAM-Arrays 201 verbundenund durch denselben aktiviert. Der Eingang des Inverters/Treibers 223 istmit einem Ausgang des Inverters 222 verbunden. Ein Sourcedes Transistors M21 bei dem Inverter/Treiber 223 ist mitder Versorgungsspannung VDD verbunden.
    [0054] Aufeine ähnlicheWeise zu dem ersten Inverter/Treiber 223 sind die TransistorenM24 und M23 verbunden, um einen zweiten herkömmlichen Inverter/Treiber 224 zubilden. Ein Ausgang des zweiten Inverters/Treibers 224 istdurch einen DurchlaßtransistorM26 mit der inversen BIT-Leitungverbunden. Ein Gate des DurchlaßtransistorsM26 ist mit dem WRITE-Eingang des SRAM-Arrays 201 verbundenund durch denselben aktiviert. Sowohl ein Eingang des Inverters/Treibers 224 alsauch ein Eingang des Inverters 222 sind mit einem jeweiligenDATA-Eingang verbunden, der dem Schreibtreiber 220 zugeordnetist. Eine Source des Transistors M24 bei dem Inverter/Treiber 224 istmit der Versorgungsspannung VDD verbunden.
    [0055] DerSchreibtreiber 220 weist ferner einen Umgehungs-NMOS-Transistor M27 undeinen Schwachschreib-Herunterzieh-NMOS-Transistor M28 auf. Eine Source desTransistors M22 des ersten Inverters/Treibers 223 und eineSource des Transistors M23 des zweiten Inverters/Treibers 224 sindmiteinander verbunden und mit einer Source des UmgehungstransistorsM27 und einer Source des Schwachschreibherunterziehtransistors M28verbunden. Ein Drain jedes Umgehungstransistors M27 und jedes Schwachschreib-Herunterzieh-TransistorsM28 ist mit der zweiten Versorgungsspannung VSS odermit Masse verbunden. Ein Gate des Umgehungstransistors M27 ist mitdem inversen Modusauswahl-MS-Eingangdes SRAM-Arrays 201 verbunden. Ein Gate des Schwachschreib-Herunterzieh-Transistors M28 istmit dem Ausgang 102 des PWWTM-Vorspannungserzeugers 100, 100' verbunden undempfängtein Ausgangssignal von dem Ausgang 102 des PWWTM-Vorspannungserzeugers 100, 100'.
    [0056] BeimBetrieb im normalen Schreibmodus (d. h., WWTM ist nicht aktiviertist und MS = „0", MS = „1"), sind beide derTransistoren M27 und M28 EIN-geschaltet. Der UmgehungstransistorM27 ist EIN-geschaltet, aufgrund der Anwendung des inversen Modusauswahl-MS-Eingangs. Der Schwachschreib-Herunterzieh-TransistorM28 ist EIN-geschaltet, aufgrund des voreingestellten logischenhohen „1" Pegels des Ausgangssignals,das durch den PWWTM-Vorspannungserzeuger 100, 100' erzeugt wurde.Als ein Ergebnis werden die Drains der Transistoren M22 und M23im wesentlichen auf die zweite Versorgungsspannung VSS oder Masseheruntergezogen.
    [0057] Alternativ,beim Betrieb in dem WWTM (d. h., WWTM ist aktiviert und MS = „1", MS = „0"), ist der UmgehungstransistorM27 AUS-geschaltet. Zusätzlichdazu wird das Vorspannungs-Vbias-Ausgangssignal,das durch den PWWTM-Vorspannungserzeuger 100, 100' erzeugt wird,an das Gate des Schwachschreib-Herunterzieh-Transistors M28 angelegt.Als ein Ergebnis der Schwachschreib-Herunterziehaktion des Transistors M28ist eine Vorspannungsspannung allgemein ungleich Null an den Sourcesder Transistoren M22 und M23 vorhanden. Das Vorhandensein der Vorspannungsspannungungleich Null an den Sources der Transistoren M22, M23 bewirkt,daß dieSpannungen, die durch die Inverter/Treiber 223, 224 erzeugtwerden, unter einen normalen logischen Spannungspegel fallen. Somitwird ein „schwaches" logisches Signalan der ausgewählten Speicherzelle 210 vorgelegt,mit Hilfe der DurchlaßtransistorenM25, M26.
    [0058] EintatsächlicherPegel der Vorspannungsspannung ungleich Null an den Sources derTransistoren M22 und M23 hängtvon der Größe des Schwachschreib-Herunterzieh-TransistorsM28 und der ausgewählten Größe der VorspannungsspannungVbias ab. Genauer gesagt, durch Auswählen voneiner Größe unterschiedlichzu den auswählbarenGrößen unterVerwendung des Arrays 110 des PWWTM-Vorspannungserzeugers 100, 100', wie oben beschriebenist, kann ein tatsächlicherPegel der Vorspannungsspannung Vbias ungleich Nullerhöhtoder verringert werden. Die Operation oder effektive Herunterziehstärke desSchwachschreib-Herunterzieh-Transistors M28 wird durch die auswählbare Größe der VorspannungsspannungVbias moduliert, erzeugt durch den PWWTM-Vorspannungserzeuger 100, 100' gemäß der vorliegendenErfindung.
    [0059] VorteilhafterweisekönnenHerstellungsabweichungen bei einer üblichen Stärke des Schwachschreib-Herunterzieh-Transistors M28 durchAuswähleneiner bestimmten der verfügbarenauswählbarenGrößen derVorspannungsspannung Vbias berücksichtigtwerden. Eine solche Fähigkeitzum Berücksichtigenvon Herstellungsabweichungen bei der Stärke des Transistors M28 kanndie Erträgewährendder Herstellung erhöhenund kann eine Anzahl von Entwurfsiterationen verringern, die benötigt werden,um annehmbare Erträge zuerzeugen. Zusätzlichdazu schaltet das logisch hohe „1" Ausgangssignal, das durch den PWWTM-Vorspannungserzeuger 100, 100' gemäß der vorliegendenErfindung erzeugt wird, den Schwachschreib-Herunterzieh-TransistorM28 EIN, wenn der WWTM nicht aktiviert wahrgesetzt ist. Durch EIN-Schalten des Schwachschreib-Herunterzieh-TransistorsM28 parallel dazu, daß derUmgehungstransistor M27 ebenfalls EIN-geschaltet wird, gemäß der vorliegendenErfindung, kann eine Schreibspanne der Speicherzelle 210 verbessert werden.Vorteilhafterweise kann die verbesserte Schreibspanne ferner dieErträgewährendder Herstellung erhöhen.
    [0060] 4 stellt eine programmierbareSchwachschreibtestmodus-(PWWTM-)Erzeugerschaltung 300 dar, die in der Technik bekannt ist.Die PWWTM-Erzeugerschaltung 300 weist einen Satz von Auswahleingängen Sel1 – Sel7, einen Modusauswahl-MS-Eingang, einen inversen Modusauswahl-MS-Eingang und einen Ausgang 302 auf.Wenn der WWTM an dem Modusauswahl-MS-Eingang (d. h., MS = „1" und MS = „0") aktiviert ist,erzeugt die PWWTM-Erzeugerschaltung 300 an dem Ausgang 302 einAusgangssignal oder eine Vorspannungsspannung Vbias,die eine auswählbareGröße aufweist.Die auswählbareGröße wird durchdie AuswahleingängeSel1 – Sel7 gesteuert. Es wird darauf hingewiesen,daß imallgemeinen füreine normale Operation der PWWTM-Erzeugerschaltung 300 Sel7 gleich der Modusauswahl MS gesetzt ist(d. h., Sel7 = MS). Wenn WWTM nicht aktiviertist (d. h., MS = „0", Sel7 = „0" und MS = „1"), dann erzeugt diePWWTM-Erzeugerschaltung 300 ein Ausgangssignal, das einenlogisch niedrigen „0" Pegel an dem Ausgang 302 darstellt.Anders ausgedrücktführt diePWWTM-Erzeugerschaltung 300 eine Voreinstellung auf einlogisch niedriges „0" Ausgangssignal durch,wenn der WWTM nicht aktiviert ist.
    [0061] DieherkömmlichePWWTM-Erzeugerschaltung 300 weist ein Array 310 vonPMOS-Transistoren M30 – M37auf. Die Source von jedem der Transistoren M30 – M37 ist mit der VersorgungsspannungVDD verbunden. Ein Gate von jedem der TransistorenM30 – M37ist mit einem unterschiedlichen Auswahleingang des Satzes Sel0 – Sel7 verbunden. Der Transistor M30 ist ein kleinsteroder schwächsterTransistor des Arrays 310, das einen relativ gesehen höchsten Widerstandim EIN-Zustand aufweist, währendder Transistor M37 ein größter oderstärksterTransistor des Arrays 310 ist, der einen relativ gesehenniedrigsten Widerstand im EIN-Zustand aufweist.
    [0062] DieherkömmlichePWWTM-Erzeugerschaltung 300 weist ferner einen PMOS-TransistorM38 und einen NMOS-Transistor M39 auf. Eine Source des TransistorsM38 ist mit Drains von jedem der Transistoren M30 – M37 desArrays 310 verbunden. Ein Gate des Transistors M38 undein Gate des Transistors M39 sind mit dem inversen Modusauswahl-MS-Eingang der Erzeugerschaltung 300 verbunden.Ein Drain des Transistors M38 und ein Drain des Transistors M39sind mit dem Ausgang 302 der Erzeugerschaltung 300 verbunden. EineSource des Transistors M39 ist mit der Versorgungsspannung VSS verbunden.
    [0063] DieherkömmlichePWWTM-Erzeugerschaltung 300 weist ferner einen schwachenHerunterzieh-NMOS-Transistor M40 auf. Der schwache Herunterzieh-TransistorM40 weist einen Drain auf, der mit dem Ausgang 302 verbundenist, und eine Source, die mit der Versorgungsspannung VSS odermit Masse verbunden ist. Ein Gate des schwachen Herunterzieh-TransistorsM40 ist mit einem Ausgang einer Gate-Vorspannungsschaltung 320 verbunden.Die Gate-Vorspannungsschaltung 320 ist im wesentlichen ähnlich zuder Gate-Vorspannungsschaltung 120, die hierin vorangehendbeschrieben wurde. Genauer gesagt weist die Gate-Vorspannungsschaltung 320 einenInverter 322, einen Herunterzieh-NMOS-Transistor M41, einen PMOS-Transistor M42 undeinen NMOS-Transistor M43 auf. Ein Drain des Transistors M41 istmit dem Gate des schwachen Herunterzieh-Transistors M40 verbunden,währendeine Source des Transistors M41 mit der Versorgungsspannung VSS verbunden ist. Eine Source des TransistorsM42 und ein Drain des Transistors M43 sind miteinander verbundenund mit dem Ausgang 302 verbunden. Ein Drain des TransistorsM42 und eine Source des Transistors M43 sind miteinander verbundenund mit dem Gate des Transistors M40 verbunden. Miteinander bildendie Transistoren M42 und M43 ein Übertragungsgate ähnlich zudem Übertragungsgate, dashierin vorangehend Bezug nehmend auf die Gate-Vorspannungsschaltung 120 beschriebenwurde. Ein Ausgang des Inverters 322 ist mit einem Gatedes Herunterziehtransistors M41 und einem Gate des Transistors M42verbunden. Ein Eingang des Inverters 322 und ein Gate desTransistors M43 sind mit einem achten Auswahleingang Sel7 verbunden. Wie hierin vorangehend erwähnt wurde,funktioniert der Auswahleingang Sel7 alsder Modusauswahl-MS-Eingang.
    [0064] Wennder WWTM aktiviert ist (d. h., MS = „1" und MS = „0"), wird der TransistorM38 EIN-geschaltet und der Transistor M39 wird AUS-geschaltet. DieGate-Vorspannungsschaltung 320 legt eine Gatespannung Vg ungefährgleich der Vorspannungsspannung Vbias andas Gate des schwachen Herunterziehtransistors M40 an, die den TransistorM40 EIN- schaltet.Die auswählbareGröße des Ausgangssignalsder Vorspannungsspannung Vbias wird gesteuertdurch Auswählenund EIN-Schalten von einem der Transistoren M30 – M37 unter Verwendung derAuswahleingängeSel0-Sel7. Ein resistiverTeiler, gebildet durch einen Effektiver-Zustand-Widerstand des ausgewählten TransistorsM30 – M37des Arrays 310 in Reihe mit dem EIN-Zustand-Widerstand desTransistors M39 und dem EIN-Zustand-Widerstand des schwachen HerunterziehtransistorsM40, bestimmt die tatsächlicheGröße der VorspannungsspannungVbias auf eine Weise ähnlich zu der, die hierin vorangehendBezug nehmend auf den Vorspannungserzeuger 100, 100' beschriebenwurde, aber ohne einen Bedarf nach dem Transistor M39.
    [0065] Wennder WWTM nicht aktiviert ist (d. h., MS = „0" und MS = „1"), wird der TransistorM38 AUS-geschaltet und der Transistor M39 wird EIN-geschaltet. Zusätzlich dazugarantiert die Gate-Vorspannungsschaltung 320, daß der schwacheHerunterziehtransistor M40 AUS-geschaltet ist. Da der TransistorM38 AUS-geschaltet ist, kann kein Strom von der VersorgungsspannungVDD zu dem Ausgang 302 fließen. Ferner,da der Transistor M39 EIN-geschaltet ist, wird ein logisch niedriges „0" Ausgangssignal ungefähr gleichder Versorgungsspannung VSS oder Masse andem Ausgang 302 erzeugt.
    [0066] ImGegensatz zu dem PWWTM-Vorspannungserzeuger 100, 100' gemäß der vorliegendenErfindung führtdie herkömmlichePWWTM-Erzeugerschaltung 300 eine Voreinstellung auf einlogisch niedriges „0" Ausgangssignal aus,wenn WWTM nicht logisch wahrgesetzt ist. Bei dem SRAM-System 200,das in 3A dargestelltist, beeinträchtigtdie herkömmlichePWWTM-Erzeugerschaltung 300 anstelle des PWWTM-Vorspannungserzeugers 100, 100' der vorliegendenErfindung das SRAM-Array 201 auf eine nicht triviale Weise.Zum Beispiel, wenn die herkömmlichePWWTM-Erzeugerschaltung 300 eine Voreinstellung auf daslogisch niedrige „0" Ausgangssignal durchführt, wirdder schwache Schreibherunterziehtransistor M28 des SRAM-Array-Schreibtreibers 220 durchdie PWWTM- Erzeugerschaltung 300 AUS-geschaltet.Somit verbessert das Verwenden der PWWTM-Erzeugerschaltung 300 dieSchreibspanne der Speicherzelle 210 nicht.
    [0067] DieherkömmlichePWWTM-Erzeugerschaltung 300 verwendet ferner allgemeingrößere Transistoren alsjene, die verwendet werden, um den PWWTM-Vorspannungserzeuger 100, 100' gemäß der vorliegenden Erfindungzu implementieren. Insbesondere führt das Vorhandensein des Reihenwiderstandsdes Transistors M38 bei der herkömmlichenSchaltung 300 zu einem Bedarf, die Größen der Transistoren M30 – M37 indem Array 310 relativ zu denen in dem Array 110 dervorliegenden Erfindung zu erhöhen,um entsprechende Ergebnisse im Hinblick auf die auswählbarenGrößen dererzeugten Vorspannungsspannung Vbias zuerreichen. Zum Beispiel, wenn Implementierungen des Vorspannungserzeugers 100 derErfindung und der herkömmlichenErzeugerschaltung 300, die entsprechende auswählbare Größen desVorspannungsspannungs-Vbias-Ausgangssignals aufweist,verglichen werden, ist eine Gesamtlänge der Arraytransistoren M0 – M7 ungefähr die Hälfte einerGesamtlängeder Arraytransistoren M30 – M37.
    [0068] Tabelle1 stellt Simulationsergebnisse dar, die die relativen Transistorgrößen (d.h. Breiten) fürdie Arraytransistoren M0 – M7und die Arraytransistoren M30 – M37des PWWTM-Vorspannungserzeugers 100 bzw. der herkömmlichenPWWTM-Erzeugerschaltung 300 vergleichen. Tabelle 1 umfaßt fernereinen Zielausfall-Widerstand R, der dem Schwachschreib-Herunterzieh-TransistorM28 des SRAM-Array-Schreibtreibers 220 zugeordnet ist,um einen Ausfall der Speicherzelle 210 während desWWTM-Testens zu erzeugen, und umfaßt ferner eine ausgewählte Größe der VorspannungsspannungVbias in Volt, erzeugt durch den Vorspannungserzeuger 100 unddie herkömmlicheErzeugerschaltung 300 währenddes WWTM-Testens.
    [0069] DieTransistorgrößen (-breiten),die in Tabelle 1 vorgelegt sind, sind in Mikrometern und gehen voneiner Gatelängevon 0,09 um fürdie aufgelisteten Transistoren aus. Die Simulation verwendete eine2,0/0,1 μm (Breite/Länge) für den TransistorM28 und 0,88/0,12 mm (Breite/Länge)für denTransistor M40. Gemäß den Simulationsergebnissenbeträgteine Gesamtbreite der Transistoren M0 – M7 13,56 μm im Gegensatz zu einer Gesamtbreitevon 21,85 μmfür dieTransistoren M30 – M37.Somit kann der PWWTM-Vorspannungserzeuger 100, 100' gemäß der vorliegendenErfindung kleiner sein und weniger IC-Nutzfläche verbrauchen als die PWWTM-Erzeugerschaltung 300,wie in der Technik bekannt ist.
    [0070] 5 stellt ein Flußdiagrammeines Verfahrens 400 zum Treiben eines statischen Direktzugriffsspeichers(SRAM) dar, der mit einem Schwachschreibtestmodus (WWTM) ausgerüstet ist,gemäß einemAusführungsbeispielder vorliegenden Erfindung. Das Verfahren 400 zum Treibenweist das Erzeugen 410 einer Vorspannungsspannung, dieeine auswählbareGröße aufweistund das Anlegen 420 der erzeugten Vorspannungsspannungan ein Gate des Schwachschreibherunterzieh-Transistors des Schreibleiters auf,währendein WWTM-Test des SRAM durchgeführtwird. Der Schwachschreib-Herunterzieh-Transistor ist vorzugsweiseein Transistor zwischen einer Masseverbindung von einem oder mehrerenInvertern des Schreibtreibers und einer Schaltungsmasse VSS des SRAM. Die Vorspannungsspannung mitauswählbarerGröße modulierteinen effektiven „EIN"-Zustands-Widerstanddes Schwachschreib-Herunterzieh-Transistors. Durch Modulieren des EIN-Zustand-Widerstands kanneine Schwelle eines erfaßtenSpeicherzellenausfalls angepaßtwerden. Insbesondere kann die Schwelle eingestellt werden, durchAuswähleneiner geeigneten Größe aus denauswählbarenGrößen. DieFähigkeit,die Schwelle einzustellen, kann verwendet werden, um herstellungsbezogeneAbweichungen bei dem EIN-Zustand-Widerstand des Schwachschreib-Herunterzieh-Transistorszu begründen.
    [0071] DasVerfahren 400 weist ferner das Erzeugen 430 eineslogisch hohen „1" Ausgangssignalsund das Anlegen 440 des logisch hohen „1" Signals an das Gate des schwachen Herunterzieh-Transistorsauf, währendsich derselbe im voreingestellten Modus befindet, oder d. h. keinenWWTM-Tests des SRAM ausführt. Daslogisch hohe Signal „1" weist eine Spannungauf, die ausreichend ist, um den Schwachschreib-Hochzieh-Transistor EIN-zuschalten.Vorzugsweise ist das logisch hohe Signal „1" im wesentlichen gleich zu einer VersorgungsspannungVDD. Die Anwendung 440 des logischhohen „1" Signals garantiert,daß derSchwachschreib-Herunterzieh-TransistorEIN-geschaltet wird, wenn der SRAM in einem normalen Modus arbeitet(d. h. keinen WWTM-Test durchführt).Vorteilhafterweise kann die Anwendung 440 des logisch hohen „1" Signals eine Schreibspannevon Speicherzellen in dem SRAM verbessern.
    [0072] Einesoder mehrere der nachfolgenden Merkmale und/oder Vorteile können durchdie vorliegende Erfindung realisiert werden. Die auswählbare Größe oderder Pegel der Ausgangssignal-Vorspannungsspannung kann verwendetwerden, um Prozeßabweichungenbei der Stärkedes Schwachschreibherunterzieh-Transistors zu berücksichtigenoder zu kompensieren. Genauer gesagt ermöglicht die auswählbare Größe der Vorspannungsspannungeine SRAM-Herstellung durch Reduzieren eines Bedarfs nach iterativenEntwurfsanpassungen der Größe des Schwachschreibherunterzieh-Transistors.Somit wird gemäß der vorliegendenErfindung die Empfindlichkeit gegenüber der Dimensionierung desSchwachschreib-Herunterzieh-Transistorsdes SRAM, der einem Schwachschreibtesten unterzogen wird, reduziert.Ferner kann die voreingestellte Ausgabe mit hohem Pegel des PWWTM-Vorspannungserzeugers 100, 100' gemäß der vorliegendenErfindung eine Schreibspanne des SRAM verbessern, durch Vorspannendes Schwachschreib-Herunterzieh-Transistors auf den EIN-Zustand, wenn derWWTM nicht aktiviert ist. Ferner, da ein PWWTM-Vorspannungserzeuger 100, 100' verwendet werdenkann, um eine Anzahl von Schwachschreib-Herunterzieh-Transistorenin dem SRAM vorzuspannen, sind Kosten im Hinblick auf einen Schaltungsbereichzur Verwendung des PWWTM-Vorspannungserzeugers 100, 100' sehr geringim Vergleich zu einem Gesamtschaltungsbereich des SRAM.
    [0073] Eswurde somit ein PWWTM-Vorspannungserzeuger 100, 100' und ein WWTM-aktiviertesSRAM-System 200 beschrieben. Zusätzlich dazu ist ein Verfahren 400 zumTreiben eines mit WWTM ausgerüsteten SRAMoffenbart.
    权利要求:
    Claims (24)
    [1] Programmierbarer Schwachschreibtestmodus- (PWWTM-)Vorspannungserzeuger (100, 100') für das Schwachschreibtestmodus-(WWTM-) Testen eines statischen Direktzugriffsspeichers (SRAM),der folgende Merkmale aufweist: eine Einrichtung zum Erzeugeneines Ausgangssignals an einem Ausgang des PWWTM-Vorspannungserzeugers(100, 100'),wobei das Signal ein logisch hohes Signal in einem voreingestelltenModus ist, und das Ausgangssignal eine Vorspannungsspannung (Vbias) ist, die in einem WWTM eine auswählbare Größe aufweist.
    [2] PWWTM-Vorspannungserzeuger gemäß Anspruch 1, bei dem das erzeugteAusgangssignal ein Gate eines Schwachschreib-Herunterzieh-Transistorseines Schreibtreibers in dem SRAM vorspannt.
    [3] PWWTM-Vorspannungserzeuger (100, 100') gemäß Anspruch1 oder 2, der ferner einen Modusauswahleingang, der eine Auswahlzwischen dem WWTM und dem voreingestellten Modus steuert, eine ersteVersorgungsspannung, eine zweite Versorgungsspannung und einen Satzvon Auswahleingängenaufweist, die die auswählbareGröße der erzeugtenVorspannungsspannung im WWTM steuern, wobei die zweite Versorgungsspannunggeringer ist als die erste Versorgungsspannung und die zweite Versorgungsspannungoptional Null Volt oder eine Massespannung ist.
    [4] PWWTM-Vorspannungserzeuger (100, 100') gemäß Anspruch3, bei dem, wenn sich derselbe in dem voreingestellten Modus befindet,das logisch hohe Signal ungefährgleich der ersten Versorgungsspannung ist, wobei das logisch hoheSignal des Voreinstellungsmodus aktiv beibehalten wird, wenn derPWWTM-Vorspannungserzeugerausgang mit einer Last verbunden ist.
    [5] PWWTM-Vorspannungserzeuger (100, 100') gemäß Anspruch3 oder 4, bei dem die Einrichtung zum Erzeugen folgende Merkmaleaufweist: ein Array von Transistoren (110), die derartverbunden sind, daß eineSource jedes Arraytransistors mit der ersten Versorgungsspannungverbunden ist, ein Drain jedes Arraytransistors mit dem PWWTM-Vorspannungserzeugerausgangverbunden ist und ein Gate jedes Arraytransistors außer einemGate eines letzten Arraytransistors mit einem unterschiedlichenAuswahleingang des Satzes von Auswahleingängen verbunden ist, wobei dasGate des letzten Arraytransistors mit dem Modusauswahleingang verbundenist; einen Herunterzieh-Transistor, der zwischen den PWWTM-Vorspannungserzeugerausgangund die zweite Versorgungsspannung geschaltet ist und eineGate-Vorspannungsschaltung (120, 120'), die zwischenden Modusauswahleingang und ein Gate des Herunterzieh-Transistorsgeschaltet ist, wobei die Arraytransistoren P-Typ-Metalloxydhalbleiter-Transistoren(PMOS-Transistoren) sind, die funktionieren, um das erzeugte Signalhochzuziehen, wenn sie sich in einem EIN-Zustand befinden, wobeider Herunterzieh-Transistor ein N-Typ-Metalloxydhalbleiter-Transistor ist (NMOS-Transistor),der funktioniert, um das erzeugte Signal auf die zweite Versorgungsspannungherunterzuziehen, wenn er sich in dem EIN-Zustand befindet.
    [6] Programmierbarer Schwachschreibtestmodus- (PWWTM-)Vorspannungserzeuger (100, 100') für das Schwach schreibtestmodus-(WWTM-) Testen eines statischen Direktzugriffsspeichers (SRAM),der folgende Merkmale aufweist: ein Array von Transistoren(110), die parallel zwischen eine erste Versorgungsspannung(VDD) und einen Ausgang (102) desPWWTM-Vorspannungserzeugers (100, 100') geschaltetsind; einen ersten Herunterzieh-Transistor (M8), der zwischenden PWWTM-Vorspannungserzeugerausgang (102) und eine zweiteVersorgungsspannung (VSS) geschaltet ist; und eine Gate-Vorspannungsschaltung(120, 120'),die den ersten Herunterzieh-Transistor (M8) vorspannt, die zwischeneinen Modusauswahleingang (MS) und ein Gate des ersten Herunterzieh-Transistors(M8) geschaltet ist, wobei, während eines Voreinstellungsmodus,wenn der WWTM nicht aktiv ist, ein Ausgangssignal an dem PWWTM-Vorspannungserzeugerausgang(102) ein Signal auf hoher logischer Ebene ist, und wobei,währendder WWTM aktiv ist, das Ausgangssignal an dem PWWTM-Vorspannungserzeugerausgang eineVorspannungsspannung (Vbias) ist, die eineauswählbareGröße aufweist.
    [7] PWWTM-Vorspannungserzeuger gemäß Anspruch 6, bei dem die Transistorendes Arrays (110) P-Typ-Metalloxydhalbleiter-Arraytransistoren(PMOS-Arraytransistoren) sind, wobei der erste Herunterzieh-Transistor(M8) ein N-Typ-Metalloxydhalbleiter (NMOS) ist.
    [8] PWWTM-Vorspannungserzeuger (100, 100') gemäß Anspruch6 oder 7, bei dem die Transistoren des Arrays (110) fernermit einem Satz von Auswahleingängen(Sel) verbunden sind, wobei ein Gate jedes Arraytransistors desArrays (100) mit einem unterschiedlichen Auswahleingang(Seli) des Satzes mit Ausnahme eines letztenArraytransistors verbunden ist, wobei ein Gate des letzten Arraytransistorsmit dem Modusauswahleingang (MS) verbunden ist, wobei jeder derArraytransistoren individuell auswählbar und individuell aktivierbarist, derart, daß einebestimmte Auswahl und Aktivierung der Arraytransistoren eine bestimmteGröße der auswählbarenGrößen derVorspannungsspannung (Vbias) auswählt.
    [9] PWWTM-Vorspannungserzeuger gemäß Anspruch 8, bei dem einebestimmte Größenauswahldas Auswählenvon einem oder mehreren Transistoren derart aufweist, daß mehr auswählbare Größen vorliegen alsArraytransistoren in dem Array (110) vorliegen.
    [10] PWWTM-Vorspannungserzeuger (100, 100') gemäß einemder Ansprüche6 bis 9, bei dem zumindest ein Arraytransistor des Arrays (110)eine Transistorgröße aufweist,die sich von zumindest einem anderen Arraytransistor unterscheidet.
    [11] PWWTM-Vorspannungserzeuger (100, 100') gemäß einemder Ansprüche6 bis 10, bei dem der Modusauswahleingang (MS) eine Auswahl zwischendem WWTM und dem Voreinstellungsmodus steuert, und bei dem die zweiteVersorgungsspannung (VSS) geringer ist alsdie erste Versorgungsspannung (VDD), wobei diezweite Versorgungsspannung (VSS) optionalNull Volt oder eine Massespannung (Vg) ist.
    [12] PWWTM-Erzeuger (100, 100') gemäß einemder Ansprüche6 bis 11, bei dem, wenn er sich in dem Voreinstellungsmodus befindet,das Signal mit logisch hohem Pegel einen Spannungspegel ungefähr gleich derersten Versorgungsspannung (VDD) aufweist,wobei das Signal mit lo gisch hohem Pegel im Voreinstellungsmodusaktiv beibehalten wird, wenn der programmierbare WWTM-Vorspannungserzeugerausgang(102) mit einer Last verbunden ist.
    [13] PWWTM-Vorspannungserzeuger (100') gemäß einemder Ansprüche6 bis 12, bei dem die Gate-Vorspannungsschaltung (120') einen zweitenHerunterzieh-Transistor(M9), der zwischen das Gate des ersten Herunterzieh-Transistors(M8) und die zweite Versorgungsspannung (VSS)geschaltet ist, einen P-Typ-Transistor, der mit dem ersten Gatedes Herunterzieh-Transistors verbunden ist, und einen Inverter aufweist,der zwischen den Modusauswahleingang (MS) und jeweilige Gates desP-Typ-Transistors und des zweiten Herunterzieh-Transistors (M9) geschaltet ist.
    [14] PWWTM-Vorspannungserzeuger (100') gemäß Anspruch13, bei dem der P-Typ-Transistor (M12) ferner mit der ersten Versorgungsspannung(VDD) verbunden ist.
    [15] PWWTM-Vorspannungserzeuger (100') gemäß Anspruch13 oder 14, bei dem die Gate-Vorspannungsschaltung ferner einenN-Typ-Transistor aufweist, der mit dem P-Typ-Transistor verbunden ist, der ferner mitdem ersten Gate des Herunterzieh-Transistors verbunden ist, wobeider P-Typ-Transistor und der N-Typ-Transistor ferner mit dem PWWTM-Vorspannungserzeugerausgang(102) verbunden sind, wobei ein Gate des N-Typ-Transistorsferner mit dem Modusauswahleingang verbunden ist.
    [16] Schwachschreibtestmodus-fähiges (WWTM-fähiges) statischesDirektzugriffsspeicher- (SRAM-) System, das folgende Merkmale aufweist: einSRAM-Array (201), das einen Schwachschreib-Herunterzieh-Transistor(M28) in einem Schreibtreiber (220) aufweist; und eineEinrichtung zum Vorspannen des Schwachschreib-Herunterzieh-Transistorsmit einer Vorspannungsspannung, wobei die Vorspannungsspannung eineSpannung entsprechend einem logisch hohen Pegel des SRAM in einemVoreinstellungsmodus aufweist, wenn der WWTM nicht aktiv ist, wobeidie Vorspannungsspannung eine auswählbare Größe aufweist, wenn der WWTMaktiv ist.
    [17] WWTM-fähigesSRAM-System gemäß Anspruch16, bei dem die auswählbareGröße der Vorspannungsspannungdie Veränderbarkeitder Stärkedes Schwachschreib-Herunterzieh-Transistors kompensiert, derart,daß dieEmpfindlichkeit des WWTM gegenübereiner Dimensionierung des Schwachschreib-Herunterzieh-Transistorsreduziert wird.
    [18] WWTM-fähigesSRAM-System gemäß Anspruch16 oder 17, bei dem die Einrichtung zum Vorspannen eine programmierbareWWTM- (PWWTM-) Vorspannungserzeugerschaltung aufweist, die folgendeMerkmale aufweist: ein Array von Transistoren, das parallelzwischen eine erste Versorgungsspannung und einen Ausgang des PWWTM-Vorspannungserzeugersgeschaltet ist; einen Erzeuger-Herunterzieh-Transistor, derzwischen den PWWTM-Vorspannungserzeugerausgang und eine zweite Versorgungsspannunggeschaltet ist; eine Gate-Vorspannungsschaltung, die zwischeneinen Modusauswahleingang und ein Gate des Erzeuger-Herunterzieh-Transistorsgeschaltet ist, wobei die Gate-Vorspannungsschaltung den Erzeuger-Herunterzieh-Transistor vorspannt;und einen Satz von Auswahleingängen, wobei ein Gate jedesArraytransistors des Arrays mit einem unterschiedli chen Auswahleingangdes Satzes außereinem letzten Arraytransistor verbunden ist, wobei das Gate desletzten Arraytransistors mit dem Modusauswahleingang verbunden ist, wobeidie Vorspannungsspannung mit logisch hoher Größe in dem Voreinstellungsmodusgarantiert, daß der Schwachschreib-Herunterzieh-Transistordes Schreibtreibers auf einen EIN-Zustand vorgespannt wird.
    [19] Programmierbares WWTM-fähiges SRAM-System gemäß Anspruch18, bei dem die auswählbareGröße der Vorspannungsspannungausgewähltwird durch Aktivieren von einem oder mehreren der Auswahleingänge desSatzes, die jeweils einen oder mehrere Arraytransistoren des Arraysaktivieren.
    [20] Verfahren zum Treiben eines mit Schwachschreibtestmodus(WWTM) ausgerüstetenstatischen Direktzugriffsspeichers (SRAM), das folgende Schritteaufweist: Erzeugen einer Vorspannungsspannung und Anlegen dererzeugten Vorspannungsspannung an ein Gate eines Schwachschreib-Herunterzieh-Transistorseines Schreibtreibers, währendein WWTM-Test des SRAM durchgeführtwird; und Erzeugen eines logisch hohen Ausgangssignals undAnlegen des logisch hohen Ausgangssignals an das Gate des Schwachschreib-Herunterzieh-Transistors,währender sich in einem Voreinstellungsmodus befindet, wenn der WWTM-Testdes SRAM nicht durchgeführtwird.
    [21] Verfahren zum Treiben gemäß Anspruch 20, bei dem dieVorspannungsspannung eine auswählbare Größe aufweist,die einen effektiven EIN-Zustand-Widerstand des Schwachschreib-Herunterzieh-Transistors derartmoduliert, daß eineSchwelle eines erfaßtenSpeicherzel lenausfalls eingestellt werden kann, durch Auswählen einerGröße aus einerMehrzahl von auswählbarenGrößen.
    [22] Verfahren zum Treiben gemäß Anspruch 21, bei dem dieeinstellbare Schwelle verwendet wird, um herstellungsbezogene Abweichungenbei dem EIN-Zustand-Widerstand des Schwachschreib-Herunterzieh-Transistorszu berücksichtigen.
    [23] Verfahren zum Treiben gemäß einem der Ansprüche 20 bis22, bei dem das logisch hohe Ausgangssignal eine Spannung aufweist,die ausreichend ist, um einen EIN-Zustand des Schwachschreib-Herunterzieh-Transistorszu aktivieren, derart, daß derSchwachschreib-Herunterzieh-Transistor EIN-geschaltet wird, wennder SRAM in dem Voreinstellungsmodus arbeitet.
    [24] Verfahren zum Treiben gemäß einem der Ansprüche 20 bis23, bei dem die Anwendung des logisch hohen Ausgangssignals eineSchreibspanne von Speicherzellen in dem SRAM verbessert.
    类似技术:
    公开号 | 公开日 | 专利标题
    US5142496A|1992-08-25|Method for measuring VT &#39;s less than zero without applying negative voltages
    US7333385B2|2008-02-19|Semiconductor memory device having the operating voltage of the memory cell controlled
    KR950012023B1|1995-10-13|동기 및 비동기동작을 할 수 있는 반도체집적회로 및 그 동작방법
    KR100578038B1|2006-05-11|전원선 및/또는 접지선의 전위레벨이 제어가능한 반도체기억장치
    JP4061121B2|2008-03-12|ワードライン放電方法及び半導体メモリ装置
    KR100326824B1|2002-03-04|부동 게이트를 갖는 ｍｏｓ 트랜지스터를 구비한 기준전압 발생회로
    CA2212089C|2006-10-24|Bist memory test system
    US5936977A|1999-08-10|Scan path circuitry including a programmable delay circuit
    US4612630A|1986-09-16|EEPROM margin testing design
    US5930188A|1999-07-27|Memory circuit for performing threshold voltage tests on cells of a memory array
    KR960001300B1|1996-01-25|반도체기억장치
    US4683382A|1987-07-28|Power-saving voltage supply
    US5917365A|1999-06-29|Optimizing the operating characteristics of a CMOS integrated circuit
    US6700416B2|2004-03-02|Input buffer and method for voltage level detection
    US5079744A|1992-01-07|Test apparatus for static-type semiconductor memory devices
    EP0293339B1|1991-08-28|Nichtflüchtige Speichereinrichtung, die eine grosse Zahl von Programmierungszyklen verträgt
    US6351426B1|2002-02-26|DRAM having a power supply voltage lowering circuit
    US5896400A|1999-04-20|Memory circuit with switch for selectively connecting an input/output pad directly to a nonvolatile memory cell
    EP0615253B1|1999-08-11|Halbleiterspeicher mit eingebauter Einbrennprüfung
    US6292424B1|2001-09-18|DRAM having a power supply voltage lowering circuit
    US7088607B2|2006-08-08|Static memory cell and SRAM device
    US8284593B2|2012-10-09|Multi-port memory having a variable number of used write ports
    US6031778A|2000-02-29|Semiconductor integrated circuit
    KR100460459B1|2004-12-08|향상된 테스트 모드를 갖는 반도체 메모리 장치
    US7474553B2|2009-01-06|Device writing to a plurality of rows in a memory matrix simultaneously
    同族专利:
    公开号 | 公开日
    US7133319B2|2006-11-07|
    US20040260986A1|2004-12-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-01-27| OP8| Request for examination as to paragraph 44 patent law|
    2007-12-13| 8139| Disposal/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]