• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die vorliegende Erfindung betrifft ein Verfahren, mit dem durch Ätzvorgänge verursachte Schäden an der Kante der Halbleiterscheibe durch Ausbilden eines Randes aus Photoresist oder anderen Materialien vermieden werden, wobei der Rand an der Außenkante der Halbleiterscheibe mit einer Dicke ausgebildet wird, die bewirkt, dass die auf den Rand projezierten Bilder unscharf genug sind, dass sie nicht entwickelt werden und dass das Ätzen nur im inneren Bereich stattfindet.
    公开号:DE102004007105A1
    申请号:DE200410007105
    申请日:2004-02-13
    公开日:2004-09-09
    发明作者:Wolfgang Bergner；Xiaochun Linda Chen；Stephan Kudelka；Franz Zach
    申请人:Infineon Technologies AG；International Business Machines Corp；
    IPC主号:G03F7-00
    专利说明:
    [0001] Die vorliegende Erfindung betrifftLithographieverfahren bei der Bearbeitung integrierter Schaltungenund insbesondere bei der Strukturierung von Halbleiterscheiben voreinem Ätzschritt.
    [0002] Bei der Bearbeitung integrierterSchaltungen besteht eine Standardabfolge von Arbeitsschritten darin,eine Materialschicht und anschließend eine Photoresistschichtaufzubringen, den Photoresist durch Projizieren einer Struktur undEntwickeln des Resists zu strukturieren, so dass sich eine Struktur mitoffenen Bereichen ergibt, die das Material freilegen, während dieanderen Bereiche noch von dem Photoresist abgedeckt sind Beim Ätzvorgangwird Wärmeerzeugt, so dass die Struktur vorzugsweise bis an die Ränder derHalbleiterscheibe ausgedehnt wird, obwohl nur ein Teil der integriertenSchaltung am Rand der Halbleiterscheibe vorhanden ist und dahernicht funktionsfähigsein wird. Grund dafürist, dass die Ätzungdes Teilchips am Rand der Halbleiterscheibe in der Regel dazu führt, dasssich die durch das Ätzenverursachte Wärmegleichmäßiger ausdehnt,als dies ansonsten der Fall wäre,was zu einer geringeren Beanspruchung der Halbleiterscheibe, sowiezu einem geringeren Auftreten von Verzerrungen führt.
    [0003] Obwohl dieser Ansatz mit der Verminderung derBeanspruchung seinen Hauptzweck erfüllt, hat er dennoch den Nachteil,dass er währendder Grabenkondensatorätzungbisweilen die Bildung von dicht aneinander liegenden schmalen Rissenin der Silizium-Halbleiterscheibe, dem sogenannten „blacksilicon", zulässt odergar verstärkt.Der Begriff „blacksilicon" beziehtsich auf das dunkle Erscheinungsbild bei Lichteinfall, was daraufberuht, dass die schmalen splitterartigen Siliziumstrukturen inhohem Maße Lichtabsorbieren. Die schmalen Siliziumsplitter zwischen den Rissen neigenbei nachfolgender Bearbeitung zum Abbrechen, wodurch Partikel entstehen, dieSchädenan der integrierten Schaltung und andere Probleme verursachen.
    [0004] Ein bekanntes Verfahren zum Vermeiden von „blacksilicon" ist dieVerwendung von „Schattenringen" in manchen Ätzwerkzeugen.Schattenringe sind kreisrunde Stückeaus ätzresistentemMaterial, die den Ätzvorgangam Rand der Halbleiterscheibe, wie in 8 gezeigtund nachfolgend erläutert,blockieren. Ein Problem tritt bei diesen Werkzeugen möglicherweisedann auf, wenn der Schattenring in physischen Kontakt mit dem Photoresisttritt, wodurch das Werkzeug verunreinigt wird und Partikel entstehenkönnen.
    [0005] Da die Ringe mechanische Gegenstände sind,könnensie darüberhinaus nicht so exakt positioniert werden, wie das bei lithografischenStrukturen der Fall ist. Daher ist es erforderlich, dass zwischender Ringposition und dem am nächstenliegenden Speicherchip auf der Halbleiterscheibe ein Abstand alsPuffer verbleibt. Dieser Puffer ist notwendig, damit alle potentiellfunktionsfähigenSpeicherchip korrekt geätztwerden.
    [0006] Das „black silicon"-Phänomen istein Problem, das nur in unmittelbarer Nähe der Halbleiterscheibenkanteauftritt (in aktuellen Technologien 3 bis 5 mm von der Halbleiterscheibenkanteentfernt).
    [0007] Die Aufgabe der vorliegenden Erfindungbesteht darin, ein Verfahren bereitzustellen, bei dem das Ätzen beider Grabenätzungund anderen Ätzvorgänge mithoher Genauigkeit blockiert werden kann, wie es bei einer steuerbarenStruktur erforderlich ist.
    [0008] Diese Aufgaben wird durch das Verfahren gemäß Anspruch1 und 8, sowie durch eine Halbleiterscheibe gemäß Anspruch 14 gelöst. Bevorzugte Weiterbildungensind in den abhängigenAnsprüchen angegeben.
    [0009] Die vorliegende Erfindung betrifftein Verfahren zum Blockieren einer Ätzung am Rand einer Halbleiterscheibedurch Ausbilden einer blockierenden Materialschicht, die dick genugist, dass das Abbild einer auf die Halbleiterscheibe projiziertenStruktur unscharf ist.
    [0010] Gemäß einer ersten Ausführungsformder Erfindung wird ein Negativ-Photoresist verwendet, der dickerist als der Bildbereich der optischen Belichtungseinheit, die dieStruktur auf die Halbleiterscheibe projiziert.
    [0011] Gemäß einer weiteren Ausführungsformder Erfindung wird eine ätzresistenteBlockierschicht verwendet.
    [0012] Gemäß einer weiteren Ausführungsformder Erfindung wird eine Blockierschicht mit rechtwinkligen Abstufungenausgebildet, wobei der naheliegendste Abstand zur Halbleiterscheibenkanteoberhalb eines Mindestwerts liegt.
    [0013] Die Erfindung wird nun anhand derbeigefügtenZeichnungen nähererläutert.Es zeigen:
    [0014] 1 eineQuerschnittsdarstellung einer erfindungsgemäß präparierten Halbleiterscheibenach der Beschichtung mit der Blockierschicht aus Negativ-Photoresist;
    [0015] 2 dengleichen Bereich nach dem Belichten der Blockierschicht;
    [0016] 3 denBereich nach dem Entwickeln des Resistmaterials auf der Blockierschicht;
    [0017] 4 denBereich nach dem Aufbringen eines Struktur-Photoresists;
    [0018] 5 denBereich nach dem Strukturieren der Strukturschicht;
    [0019] 6 denBereich nach dem Ätzenvon Gräben;
    [0020] 7 eineDraufsicht auf zwei Ausführungsformender erfindungsgemäßen Halbleiterscheibe;
    [0021] 8 eineQuerschnittsdarstellung eines Verfahrens aus dem Stand der Technikzum Lösen desProblems; und
    [0022] 9 eineDraufsicht auf das Stand-der-Technik-Verfahren von 8.
    [0023] Im folgenden wird beispielhaft einerfindungsgemäßes Verfahrenbeschrieben. Eine Halbleiterscheibe, z.B. aus Silizium, Gallium-Arsenid,Silizium-Germanium-Legierung, SOI-Substrat o.a. wird entsprechendden Anforderungen der herzustellenden Schaltung und der verwendetenTechnologie präpariert.
    [0024] 1 zeigtein Substrat oder eine Halbleiterscheibe 10 für die integrierteSchaltung, auf der Schicht 11 schematisch die Nitridkontaktschicht,die Oxidkontaktschicht und andere vorläufig aufgebrachte Schichtenrepräsentiert.Die Abmessungen in den Zeichnungen sind nicht maßstabsgetreu. Bei einer Halbleiterscheibemit einem Durchmesser von dreihundert Millimeter entsprechen derrelative Anteil des Blockiermaterials, das an dem noch zu bestimmendenRand ausgebildet werden soll, die Dicke des Materials und der Durchmesserder Halbleiterscheibe den nachfolgenden Ausführungen. Die in den Zeichnungendargestellten Abmessungen wurden im Sinne einer klareren Darstellungund Erläuterungausgewählt.
    [0025] Eine dicke Schicht Negativ-Photoresist 110 wirddurch Aufschleudern aufgebracht und nach herkömmlichen Verfahren zur Belichtungund Entwicklung vorbereitet. Die Belichtungszeit und -menge entsprichtden Standardwerten fürden betreffenden Photoresist.
    [0026] Wie in 2 dargestelltist, wird anschließendder Photoresist 110 am Rand übereinen radial verlaufenden Bereich 114 belichtet, um soeinen Rand 112 zu definieren, der den äußeren Rand der Halbleiterscheibe 10 umgibt.Der Bereich 114 ist, wie unten erläutert, im allgemeinen nichtgleichmäßig.
    [0027] 3 zeigtden entwickelten Photoresist, bei dem der mittlere Teil entferntwurde und der belichtete Teil als eine blockierende Materialschichtin einem Blockierbereich verbleibt und so einen in der Mitte desBlockierbereichs liegenden Innenbereich für die Herstellung der integriertenSchaltung festlegt.
    [0028] In 4 istderselbe Bereich nach dem Aufbringen einer Schicht 115 gezeigt,die schematisch sowohl einen Struktur-Photoresist, der im nächsten Ätzschrittdurch Belichten mit einem Muster aus opaken und durchsichtigen Bereichenstrukturiert wird, als auch eine optionale Hartmaskensicht darstellt, z.B.aus Nitrid, die überdie Öffnungender Photoresistschicht geätztwerden kann. Es sollte darauf geachtet werden, dass verschiedeneSchichten 112 und 115 verwendet werden, wenn dieGefahr einer unerwünschtenVermischung besteht. Die im Photoresist 115 auszubildendeStruktur wird als Bauelementestruktur bezeichnet. Eine Hartmaskeist nicht immer erforderlich und wird dann verwendet, wenn der Ätzvorgangaggressiver ist oder lange Zeit andauert, so dass der Photoresistallein nicht ausreicht, um der Wirkung des Ätzmittels zu widerstehen.
    [0029] In 4 zeigtder Pfeil auf der rechten Seite der Zeichnung den Höhenunterschiedzwischen dem Photoresist 115 auf dem Blockiermaterial 112 und demPhotoresist im mittleren Bereich der Halbleiterscheibe an. Bei heutigenTechnologien ist die Tiefenschärfeder in optischen Belichtungseinheiten verwendeten hochnumerischenBlenden sehr gering. Aus diesem Grund ist kein großer Höhenunterschied 113 erforderlich,um den Bereich des Photoresists 115 auf eine Höhe zu bringen,bei der das Abbild eines Grabens ausreichend unscharf wird, so dassdie Lichtstärkeunterhalb des Mindestwerts fürden Photoresist liegt, d.h. dass das Abbild auf dem erhöhten Resistanteil 115 nichtentwickelt wird. Dabei wird vorausgesetzt, dass die Fokussierungder Belichtungseinheit so ausgerichtet wurde, dass die automatische Fokussieranpassungim Randbereich der Photoresiststruktur unterdrückt wird.
    [0030] Da der Photoresist 115 imerhöhtenBereich nicht entwickelt wird, werden in diesem Bereich keine Strukturenausgebildet und die Maske (entweder die in der Schicht 115 enthaltenePhotoresist- oder Hartmaske) schütztdas Silizium in diesem Bereich vor der Ätzung.
    [0031] Die Dicke der Schicht 112 istvorzugsweise so ausgebildet, dass die Dicke des Blockiermaterials nachdem Entwickeln mehr als etwa 1 μmbeträgt. Dietypische Tiefenschärfeeiner Grabenstrukturierung nach dem Stand der Technik liegt im Bereich von0,5 μm,weshalb der Struktur-Photoresist 115 außerhalb des Fokussierbereichsfür dasBild liegt; d.h. wenn ein Bild auf dem mittig aufgebrachten Photoresistscharf ist, wird das entsprechende Bild am Rand unscharf sein. Eswird darauf hingewiesen, dass die oben angegebenen Daten derzeitige(vom Datum der vorliegenden Erfindung ausgehende) Parameter für die Strukturierungvon Gräbenwiedergeben und in Abhängigkeitvom jeweils eingesetzten Verfahren variieren können.
    [0032] In 5 istderselbe Bereich nach dem Entwickeln des Photoresists 115 gezeigt,wobei der entwickelte Photoresist 120 Öffnungen 122 umfasst,die einzelne Grabenstrukturen in dem Photoresist darstellen. DieHalbleiterscheibe kann nun dem Ätzverfahrenunterzogen werden.
    [0033] 6 zeigtden Bereich nach vollendeter Grabenätzung. Die Gräben 20 wurdenin den gewünschtenStellen ausgebildet, wobei die Bereiche zwischen den Gräben, undauch der erhöhteBereich der Halbleiterscheibe am Rand, durch die Schutzschicht 120 bedecktsind.
    [0034] Währenddes Ätzvorgangswird die Schicht 120 im mittleren Bereich der Halbleiterscheibe(als Schicht 120' dargestellt)teilweise, an der Kante jedoch vollständig entfernt. Die zusätzlicheSchicht 112 verhindert eine Ätzerosion in diesem Bereichder Halbleiterscheibe.
    [0035] Die Schichten 120 und 112 werdenentfernt, wenn sie nicht mehr notwendig sind, oder wenn ein chemisch-mechanischerPolierschritt oder ein anderes Planarisierungsverfahren durchgeführt werden soll.
    [0036] Neue Schichten 112 können, wieerforderlich, ausgebildet werden, obwohl der Graben für die Halbleiterscheibedie größte Belastungdarstellt, da er den längsten Ätzvorgangerfordert.
    [0037] Die Blockierschicht kann in einemeinzelnen Beschichtungsvorgang aufgetragen werden und Beschichtungsmodule,Kühlplatten,Heizplatten und, in einer Ausführungsformder vorliegenden Erfindung, ein handelsübliches Modul zum Belichtenvon Rändern(das üblicherweiseals WEE bezeichnet wird) zusammen mit Heizplatten und Entwicklungsmodulenzum Einsatz nach der Belichtung umfassen. Für die in 7 gezeigten Ausführungsformen ist eine zusätzlicheBelichtungseinheit erforderlich. Die auf der linken Seite der 7 gezeigte Ausführungsform kannin einem maskenlosen Verfahren auf einer standardmäßigen Belichtungseinheit,die die Randstruktur 706 belichtet, eingesetzt werden.Die auf der rechten Seite der 7 gezeig teAusführungsformerfordert ein Verfahren, bei dem eine Maske eingesetzt wird.
    [0038] Die Beschichtung mit der Schicht 115 erfolgt standardmäßig unterVerwendung von Beschichtungsmodulen, Heizplatten und Entwicklungsmodulen.Durch sorgfältigeAuswahl der Materialien 115 und 111 kann ein unerwünschtesMischen derselben verhindert werden. Die Strukturierung der Schicht 115 wirdgemäß dem für dieseSchicht eingesetzten Standardverfahren durchgeführt (Stepper oder Scanner,248 nm, 193 nm usw., abhängigvon der verwendeten Technologie).
    [0039] Vorzugsweise wird zum Vervollständigen vonSchritt 3 (3) ein eigenerVorgang angewandt, da die Halbleiterscheiben durch ein Einwicklungsmodulgeschickt werden müssen,so dass der Vorgang vor der Durchführung von Schritt 4 vollständig abgeschlossenwerden kann.
    [0040] In 8 istim Querschnitt ein Verfahren aus dem Stand der Technik zum Schutzder Halbleiterscheibenkante währenddes Ätzensdargestellt. Ein mechanischer Ring 820 aus Edelstahl undeinem anderen, Ätzgas-resistentenMaterial wird auf dem Rand der Halbleiterscheibe 10 positioniert,so dass er einen radialen Abstand 114' abdeckt und durch einen Zwischenraumvom Photoresist 115 getrennt ist. Der Ring 820 wirdnach dem Präparierender Halbleiterscheibe mit Photoresist positioniert und bleibt während des Ätzens inPosition, so dass die Ätzgaseden Photoresist 115 nicht angreifen. Der Photoresist 115 unterhalbdes Rings wurde (mit einer nicht gezeigten Struktur) entwickelt,weil der Bereich am Rand der Halbleiterscheibe belichtet wurde,um die Gleichmäßigkeitder Hitzebelastung währendder Ätzungzu verbessern. Aus diesem Grund beinhaltet der Photoresist an derHalbleiterscheibenkante Grabenöffnungen,wie angegriffen und geätztwürden,wenn der Ring nicht vorhanden wäre.Das Material des Rings beeinträchtigtdas elektrische Feld währenddes Ätzens,was unerwünsch teAuswirkungen auf die Ätzgleichmäßigkeitin der Nähedes Rings hat.
    [0041] 9 zeigteine Draufsicht auf die Anordnung von 8.Hier ist deutlich zu erkennen, dass der Ring ein einheitliches Materialstück ist,dass einen Teil der Speicherchip-Strukturen 922 amRand der Halbleiterscheibe abdeckt (bei der derzeitigen Technologie3 bis 5 mm vom Halbleiterscheibenrand).
    [0042] 7 zeigteine entsprechende Draufsicht auf eine erfindungsgemäß bearbeiteteHalbleiterscheibe. Die Halbleiterscheibe wird durch die gestricheltesenkrechte Linie 750 in zwei Hälften geteilt, um zwei Ausführungsformender Erfindung zu beschreiben. Auf der rechten Seite ist die dasMaterial 115 belichtende Einheit nicht in der Lage, einenBereich zu belichten, der als Kante eine 45°-Linie (oder andere diagonaleLinien) aufweist; d.h. die Einheit kann nur senkrechte Linien 708 undwaagrechte Linien 704 erkennen. Folglich erreicht der Blockierbereich 706 dieKante der Speicherchips 726. Wenn es wünschenswert ist, so kann derBereich 706 so definiert werden, dass er der Halbleiterscheibenkantebis auf einen Mindestabstand 712 nahe kommt, wie auf derrechten Seite der Halbleiterscheibe gezeigt ist, wobei ein Teilchip 726' die Lücke zwischendem nächstenvollständigenSpeicherchip 726 und der Blockierschicht ausfüllt, wasden zu strukturierenden Bereich bis auf einen Maximalwert erhöhen würde undauf gleichmäßigere Weisezur Halbleiterscheibenkante vordringen würde, als wenn keine teilweise belichtetenSpeicherchipstrukturen eingesetzt werden würden.
    [0043] Im unteren Teil der Figur ist eineLinie 714 als Alternative zu einer Linie 714' gezeigt. DieLinie 714' würde zu nahean die Halbleiterscheibenkante herankommen, d.h. der Abstand zwischender Halbleiterscheibenkante und dem nächsten, mit 712' bezeichnetenSpeicherchip wärezu klein, wenn ein vollständigerSpeicherchip entlang der Linie 714' strukturiert würde. Bei Verwendung eines Teilchipshätte diesePosition eine gleichmäßigere Hitzebelastung, ähnlich derauf der rechten Seite der Figur dargestellten Situation.
    [0044] Auf der linken Seite der Figur istdie Belichtungseinheit in der Lage, 45°-Winkel zu erkennen, so dassdiagonale Linien 710 gezogen werden können und die Einheit in derLage ist, eine erste Anzahl von Kanten im rechten Winkeln und einezweite Anzahl in spitzen Winkeln (z.B. 45°) in Bezug auf die erste Anzahlvon Kanten zu ziehen. Andere Einheiten können in der Lage sein, Linienmit anderen Winkeln zu ziehen. Diese Funktion ermöglicht anverschiedenen Stellen eine bessere Annäherung an die Halbleiterscheibenkante,sowie in manchen Fällendie Belichtung eines vollständigenSpeicherchips, sowie in anderen Fällen die gleichmäßigere Belichtungvon Teilchips (und dadurch eine gleichmäßigere Temperaturbelastung).Ein solcher Teilchip 728 ist auf der linken Seite der Figurneben den vollständigenSpeicherchips 722 und 724 dargestellt. Die Teilbelichtungist darauf zurückzuführen, dassder auf dem Rand 712 liegende Teil des Speicherchips unscharfist. Im Interesse einer klareren Darstellung sind zwei verschiedeneSpeicherchipgrößen gezeigt.
    [0045] Als alternative Belichtungseinheitkönnen anstelleeines Steppers Strahler unter Verwendung einer Näherungsmaske eingesetzt werden,welche den mittleren Bereich der Halbleiterscheibe bedeckt und soeine Struktur wie in 9 gezeigtaufbringt (wenn ein Negativ-Photoresist verwendet wird). Wird Positiv-Photoresistverwendet, kann eine invertierte Maske eingesetzt werden. Ein mechanischesHandhabungsgerätzum Platzieren einer Maske in die Mitte der Halbleiterscheibe undBelichten des Photoresists am Rand wäre sehr viel kostengünstigerals ein Stepper, würdeaber dennoch füreine angemessene Ausrichtung sorgen.
    [0046] Eine weitere Alternative bestehtdarin, einen Laser mit geeigneter Wellenlänge zum Belichten des Photoresists 115 sozu positionieren, dass die Halbleiterscheibenkante belichtet wird,währenddie Halbleiterscheibe unter dem Laser gedreht wird (oder der Laserkann in einem Kreis auf dem Rand der feststehenden Halbleiterscheibeherum geführtwerden). HandelsüblicheEinheiten, die anderen Zwecken dienen, können mit einer solchen Ausführungsformder Erfindung verwendet werden.
    [0047] Geeignete Kandidaten für das Blockiermaterial 115 umfassenhandelsüblicheNegativ-Photoresists und verwandte Materialien oder Positiv-Photoresists.Wird ein Positiv-Photoresist verwendet, wird der mittlere Bereichbelichtet, wodurch der unentwickelte Photoresist auf dem Kantenbereichverbleibt.
    [0048] In der aktuellen Technologie beträgt die Belichtungstoleranzfür dasMaterial 112 (d.h. eine zulässige Schwankung des innerenRadius des Materials 112) 0,1 mm. Der Hauptgesichtspunktist nicht die genaue Position, da die Ausrichtung nicht der kritischeFaktor ist. Ausschlaggebend ist jedoch die Menge an Fläche, dienicht mit vollständigenSpeicherchips ausgefülltwerden kann, da ein Sicherheitsspielraum erforderlich ist, damitein Herstellungschip nicht durch Projizieren auf die Kante des Blockiermaterials 112 beschädigt wird.
    权利要求:
    Claims (15)
    [1] Verfahren zum Herstellen einer Anzahl von integriertenSchaltungen auf einer Halbleiterscheibe, umfassend Vorbereiteneines Substrats fürdie integrierte Schaltung; Aufbringen einer lichtempfindlichenMaterialschicht mit einer blockierenden Dicke auf der Halbleiterscheibe; Belichtendes lichtempfindlichen Materials, um entwickeltes Material in einemBlockierbereich an der Außenkanteder Halbleiterscheibe zu hinterlassen; Entwickeln des lichtempfindlichenMaterials, um eine Schicht des Blockiermaterials in dem Bereichzu hinterlassen; Aufbringen einer Struktur-Photoresistschichtauf der Halbleiterscheibe; Belichten der Struktur-Photoresistschichtinnerhalb des Blockierbereichs mit einer Anzahl von Bildern einerBauelementstruktur eines Bauelements der integrierten Schaltung; Ätzen derHalbleiterscheibe unter Verwendung der Bauelementstruktur; und Fortfahrenmit der Bearbeitung der integrierten Schaltung.
    [2] Verfahren nach Anspruch 1, wobei das Blockiermaterialeine Dicke umfasst, die bewirkt, dass die Bilder der Bauelementstrukturauf dem Blockierbereich unscharf sind, wenn entsprechende Bilder derBauelementstruktur innerhalb des Blockierbereichs scharf sind, sodass die Bilder der Bauelementstruktur auf dem Blockierbereich nichtentwickelt werden.
    [3] Verfahren nach Anspruch 1 oder 2, wobei die Bilderder Bauelementstruktur Bilder der Grabenöffnungen in DRAM-Speicherzellen sind.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, wobei das lichtempfindlicheMaterial auf einer Schicht ätzresistentenMaterials aufgetragen wird.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, wobei das lichtempfindlicheMaterial ein Negativ-Photoresist ist.
    [6] Verfahren nach einem der Ansprüche 1 bis 5, wobei die innereGrenzlinie des Blockierbereichs nur rechtwinklige Kanten umfasst.
    [7] Verfahren nach einem der Ansprüche 1 bis 5, wobei die innereGrenzlinie des Blockierbereichs eine erste Anzahl rechtwinkligerKanten und eine zweite Anzahl von Kanten umfasst, die im 45°-Winkel vonder ersten Anzahl von Kanten angeordnet sind.
    [8] Verfahren zum Ätzenvon mehreren Öffnungen inein Werkstück,umfassend: Aufbringen einer lichtempfindlichen Materialschicht miteiner blockierenden Dicke auf dem Werkstück; Belichten des lichtempfindlichenMaterials in einem Blockierbereich am äußeren Rand des Werkstücks; Entwickelndes lichtempfindlichen Materials, um eine Schicht des Blockiermaterialsin dem Bereich zu hinterlassen; Aufbringen einer strukturierendenPhotoresistschicht auf dem Werkstück; Belichten der Struktur-Photoresistschichtinnerhalb des Blockierbereichs mit einer Anzahl von Bildern der Öffnungen;und Ätzendes Werkstücksunter Verwendung der Bauelementstruktur.
    [9] Verfahren nach Anspruch 8, wobei das Blockiermaterialeine Dicke umfasst, die bewirkt, dass die Bilder der Öffnungenauf dem Blockierbereich unscharf sind, wenn entsprechende Bilderder Öffnungeninnerhalb des Blockierbereichs scharf sind, so dass die Bilder derBauelementstruktur auf dem Blockierbereich nicht entwickelt werden.
    [10] Verfahren nach Anspruch 8 oder 9, wobei die Abbilderder Bauelementstruktur Bilder der Grabenöffnungen in DRAM-Speicherzellen sind.
    [11] Verfahren nach einem der Ansprüche 8 bis 10, wobei das lichtempfindlicheMaterial ein Negativ-Photoresist ist.
    [12] Verfahren nach einem der Ansprüche 8 bis 11, wobei die innereGrenzlinie des Blockierbereichs nur rechtwinklige Kanten umfasst.
    [13] Verfahren nach einem der Ansprüche 8 bis 11, wobei die innereGrenzlinie des Blockierbereichs eine erste Anzahl rechtwinkligerKanten und eine zweite Anzahl von Kanten umfasst, die im 45°-Winkel vonder ersten Anzahl von Kanten angeordnet sind.
    [14] Halbleiterscheibe umfassend einen inneren Bereichfür dieHerstellung integrierter Schaltungen und einen äußeren Rand mit einer Dicke,die bewirkt, dass ein auf die Halbleiterscheibe projiziertes Bildin dem inneren Bereich scharf, ein auf den äußeren Rand projiziertes Bildunscharf ist.
    [15] Halbleiterscheibe nach Anspruch 14, wobei die Dickeso beschaffen ist, dass ein in einer Photoresistschicht im innerenBereich ausgebildetes Bild entwickelt wird und ein in einer Photoresistschichtauf dem Rand ausgebildetes Bild unentwickelt bleibt.
    类似技术:
    公开号 | 公开日 | 专利标题
    JP3009925B2|2000-02-14|軸外照明を用いたリソグラフィックパターンニング用マスク
    US7594216B2|2009-09-22|Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
    US6815308B2|2004-11-09|Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
    US6043133A|2000-03-28|Method of photo alignment for shallow trench isolation chemical-mechanical polishing
    EP1425787B1|2013-09-18|System und verfahren zur erkennung von füllstrukturen auf einer maskenschicht
    US5723385A|1998-03-03|Wafer edge seal ring structure
    US6701004B1|2004-03-02|Detecting defects on photomasks
    JP2009200510A|2009-09-03|リソグラフィックテンプレート
    KR20060103888A|2006-10-04|폴리머 필름에 부분-깊이 피처의 형성 방법
    JP4040423B2|2008-01-30|基板保持装置
    JP4499616B2|2010-07-07|露光用マスクとその製造方法、及び半導体装置の製造方法
    US7460704B2|2008-12-02|Device for stabilizing a workpiece during processing
    KR100501139B1|2005-07-18|패턴 전사용 포토마스크의 패턴 레이아웃 방법
    JP4560487B2|2010-10-13|直接書き入れ方式のウェーハ修復方法
    JP2004118194A|2004-04-15|マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ
    US7460211B2|2008-12-02|Apparatus for wafer patterning to reduce edge exclusion zone
    JP2007243177A|2007-09-20|ゲートパターンを形成するための二重露光二重レジスト層プロセス
    US5780187A|1998-07-14|Repair of reflective photomask used in semiconductor process
    JPH08227161A|1996-09-03|パターニング方法及びレジストの硬化方法
    US5877562A|1999-03-02|Photo alignment structure
    US8435884B2|2013-05-07|Method for forming an interconnect structure
    US20110250540A1|2011-10-13|Semiconductor lithography process
    JP2007508717A|2007-04-05|トレンチを有する複合的パターニング方法及びその装置
    US20080014684A1|2008-01-17|Two-print-two-etch method for enhancement of CD control using ghost poly
    JP2005303214A|2005-10-27|半導体ウェーハの研削方法
    同族专利:
    公开号 | 公开日
    DE102004007105B4|2007-07-26|
    US20040166677A1|2004-08-26|
    US6927172B2|2005-08-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-09-09| OP8| Request for examination as to paragraph 44 patent law|
    2008-01-24| 8364| No opposition during term of opposition|
    2009-01-08| 8327| Change in the person/name/address of the patent owner|Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2009-12-17| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]