德国专利DE102004005667A1 Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung

专利PDF首页>>德国专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
Ein integrierter Halbleiterspeicher (1000) umfasst eine Temperatursensorschaltung (20) zur Erzeugung eines temperaturabhängigen Steuersignals (VT), eine Referenzschaltung (10) zur Erzeugung eines temperaturunabhängigen Referenzsignals (VREF), eine Vergleicherschaltung (30) und eine Spannungsgeneratorschaltung (50). Die Vergleicherschaltung (30) erzeugt in Abhängigkeit vom Vergleich des ihr eingangsseitig zugeführten Steuersignals (VT) mit dem ihr eingangsseitig zugeführten Referenzsignals (VREF) einen ersten Pegel oder zweiten Pegel eines Aktivierungssignals (AS1, AS2). In Abhängigkeit vom Pegel des Aktivierungssignals erzeugt die Spannungsgeneratorschaltung (50) eine erste Steuerspannung (VPP1) oder eine zweite Steuerspannung (VPP2). Der integrierte Halbleiterspeicher ermöglicht die Erzeugung zweier Steuerspannungen (VPP1, VPP2) für einen Auswahltransistor einer Speicherzelle in Abhängigkeit davon, ob die Temperatursensorschaltung eine Temperatur in einem ersten Temperaturbereich oder in einem zweiten Temperaturbereich detektiert.
公开号:DE102004005667A1
申请号:DE200410005667
申请日:2004-02-05
公开日:2005-09-15
发明作者:Dirk Dr. Fuhrmann；Reidar Dr. Lindstedt
申请人:Infineon Technologies AG；
IPC主号:G11C5-14

专利说明:
[0001] DieErfindung betrifft einen integrierten Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung.Die temperaturabhängigerzeugten Spannungen stellen dabei vorzugsweise Steuerspannungeneines Auswahltransistors einer DRAM-(= Dynamic Random Access Memory)-Speicherzelledar.
[0002] Deraktuelle Trend in der Entwicklung von integrierten Halbleiterspeichernzielt auf eine zunehmende Verkleinerung der Speicherprodukte unddamit eine Reduzierung von internen und externen Spannungen. Gleichzeitigsollen Speicherprodukte beispielsweise bei der Verwendung in mobilenSystemen füreinen immer größeren Temperaturbereich ausgelegtsein. Dies führtzu immer höherenAnforderungen bei der Gewährleistungder Funktionalitätvon Speicherprodukten im spezifizierten Temperaturbereich. Gegenwärtig wirdversucht, durch optimierte Designtechniken und verbesserte Technologieverfahreneinen weiten Temperaturbereich abzudecken. Vom Design her sind zumBeispiel Spannungsregler vorgesehen, die Spannungen temperaturunabhängig generieren,teilweise abgeleitet aus sogenannten Bandgap-Schaltungen. Bei denHerstellungsverfahren von integrierten Halbleiterspeichern kommenImplantationstechniken zum Einsatz, die die Funktionalität von Speicherproduktenin einem erweiterten Temperaturbereich sicherstellen sollen. EineOptimierung von Herstellungs- und Designtechniken wird dadurch erschwert,dass zur Gewährleistungder Funktionalitätbei hohen und tiefen Temperaturen unterschiedliche und teilweiseentgegengesetzte Anforderungen an den integrierten Halbleiterspeichergestellt werden.
[0003] ZurVerdeutlichung der bei hohen und niedrigen Temperaturen auftretendenphysikalischen Effekte ist in 1 eine DRAM-Speicherzelle dargestellt.Die Speicherzelle SZ umfasst einen Auswahltransistor AT und einenSpeicherkondensator SC. Die erste Elektrode des SpeicherkondensatorsSC ist mit einem Anschluß Mzum Anlegen eines Bezugspotentials V_plate verbunden.Die zweite Elektrode des Speicherkondensators SC ist über einesteuerbare Strecke des Auswahltransistors mit einer Bitleitung BLverbunden. Ein Steueranschluß STdes Auswahltransistors ist mit einer Wortleitung WL verbunden. EinSubstratanschluß desAuswahltransistors ist mit einem Potential Vbb verbunden.
[0004] Wennauf die Speicherzelle zugegriffen werden soll, so wird auf der Wortleitungein Potential VPP erzeugt, das den Auswahltransistor AT in den leitendenZustand schaltet. Der Speicherkondensator ist in diesem Fall über dieleitend gesteuerte Strecke des Auswahltransistors mit der Bitleitungverbunden. Bei einem Lesezugriff entlädt sich der SpeicherkondensatorSC und verändertdas Potential der Bitleitung. Wenn auf dem Speicherkondensator eineLadung vorhanden ist, die dem logischen Zustand 0 (Low-Zustand)entspricht, so nimmt die Bitleitung das Potential Vbll an. Wennauf dem Speicherkondensator eine Ladung vorhanden ist, die dem logischenZustand 1 (High-Zustand) entspricht, so nimmt die Bitleitung dasPotential Vblh an. Wenn bei einem Schreibzugriff in der Speicherzelleeine Information, die dem Low-Zustand entspricht, abgespeichertwerden soll, so wird auf der Bitleitung das Potential Vbll erzeugt.Wenn in der Speicherzelle eine Information abgespeichert werdensoll, die dem High-Zustand entspricht,so wird auf der Bitleitung das Potential Vblh erzeugt, das den SpeicherkondensatorSC entsprechend auflädt.Bei nichtaktiver Speicherzelle wird der Auswahltransistor im Sperrbetriebbetrieben, so dass der Speicherkondensator mit der Bitleitung nichtleitend verbunden ist. Auf der Wortleitung WL wird in diesem Falldas Potential VNWLL erzeugt.
[0005] Wennder integrierte Halbleiterspeicher bei niedrigen Temperaturen betriebenwird, so erhöht sichdie Einsatzspannung des Auswahltransistors. Gleichzeitig erhöht sichauch der Widerstand und damit die RC-Konstante für das Schreiben einer Informationin die Speicherzelle. Die Erhöhungder Einsatzspannung resultiert dabei aus der Erhöhung der Fermispannung undder Erniedrigung der intrinsischen Ladungsträgerdichte bei niedrigen Temperaturen.Beide Effekte sorgen dafür,dass beispielsweise beim Schreiben einer 1-Information im SpeicherkondensatorSC eine geringere Ladung abgespeichert wird, als dies bei hohenTemperaturen der Fall ist.
[0006] Wennder integrierte Halbleiterspeicher bei höheren Temperaturen betriebenwird, so verringert sich die Einsatzspannung. Gleichzeitig erhöht sich auchder sogenannte Subthreshold-Swing.Der Subthreshold-Swing ist eine Kennzahl, die das Unterschwellverhaltenund damit das Schließverhalten desAuswahltransistors AT beschreibt. Bei hohen Temperaturen kommt esbeim Betreiben des Auswahltransistors im Sperrbereich zu erhöhten Leckströmen. DieFolge ist ein Abfließender im Speicherkondensator SC gespeicherten Ladung, was zu einemInformationsverlust der in der Speicherzelle SZ gespeicherten Informationführenkann.
[0007] DieAnforderungen, die beim Betrieb der Speicherzelle SZ in unterschiedlichenTemperaturbereichen an die Höheeiner geeigneten Steuerspannung des Auswahltransistors gestelltwer den, sind also entgegengesetzt. Im Niedrigtemperaturbereich isteine Erhöhungder Steuerspannung wünschenswert,da sich auch die Einsatzspannung des Auswahltransistors erhöht. Im Hochtemperaturbereich führt hingegeneine Erhöhungder Steuerspannung zu einer Erhöhungder Leckströme,so dass in diesem Fall die Verwendung einer niedrigeren Steuerspannungempfehlenswert ist. Die Verwendung einer einzigen Steuerspannungfür denBetrieb des integrierten Halbleiterspeichers im Hoch- und Niedrigtemperaturbereicherfordert daher einen Kompromiß beider Wahl der Steuerspannungen der Auswahltransistoren. Die Folgesind Leistungs- und Qualitätseinbußen beimBetrieb in Hoch- und Niedrigtemperaturbereichen.
[0008] DieAufgabe der Erfindung ist es daher, einen integrierten Halbleiterspeichermit einer getrennten Optimierung der Steuerspannungen der Auswahltransistorenfür einenHochtemperaturbereich und einen Niedrigtemperaturbereich sowie einVerfahren zum Betreiben eines derart ausgebildeten integriertenHalbleiterspeichers anzugeben.
[0009] DieAufgabe wird gelöstdurch einen integrierten Halbleiterspeicher mit temperaturabhängiger Spannungserzeugungmit mindestens einer Speicherzelle mit einem Auswahltransistor,der einen Steueranschluß zumAnsteuern des Auswahltransistors aufweist, mit einer Temperatursensorschaltung zurAufnahme einer Temperatur des integrierten Halbleiterspeichers,die einen Ausgangsanschluß zurErzeugung eines temperaturabhängigenSteuersignals aufweist, mit einer Referenzschaltung, die einen Ausgangsanschluß zur Erzeugungeines temperaturunabhängigenReferenzsignals, mit einer Vergleicherschaltung, die eine Eingangsseiteund einen Ausgangsanschluß zurErzeugung eines Aktivierungssignals aufweist, mit einer Spannungsgeneratorschaltung,die einen Eingangsanschluß zumAnlegen des Aktivierungssignals, einen ersten Ausgangsanschluß zur Erzeugungeiner ersten Steuerspannung und einen zweiten Ausgangsanschluß zur Erzeugungeiner zweiten Steuerspannung aufweist. Die Vergleicherschaltungist eingangsseitig mit dem Ausgangsanschluß der Temperatursensorschaltung unddem Ausgangsanschluß derReferenzschaltung verbunden. Der Ausgangsanschluß der Vergleicherschaltungist mit dem Eingangsanschluß derSpannungsgeneratorschaltung verbunden. Der erfindungsgemäße integrierteHalbleiterspeicher ist in einem ersten Temperaturbereich und ineinem zweiten Temperaturbereich betreibbar, wobei der erste Temperaturbereichoberhalb des zweiten Temperaturbereichs liegt. Das Aktivierungssignalist mit der Vergleicherschaltung mit einem ersten Pegel erzeugbar, wenndie von der Temperatursensorschaltung aufgenommene Temperatur imersten Temperaturbereich liegt, und mit einem zweiten Pegel erzeugbar,wenn die von der Temperatursensorschaltung aufgenommene Temperaturim zweiten Temperaturbereich liegt. Die erste Steuerspannung wirddabei dem Steueranschluß desAuswahltransistors zugeführt,wenn die Spannungsgeneratorschaltung mit dem ersten Pegel des Aktivierungssignalsangesteuert wird. Die zweite Steuerspannung wird dem Steueranschluß des Auswahltransistorszugeführt,wenn die Spannungsgeneratorschaltung mit dem zweiten Pegel des Aktivierungssignalsangesteuert wird.
[0010] Ineiner Ausgestaltungsform des integrierten Halbleiterspeichers istdurch die Temperatursensorschaltung eine sich mit verändernderTemperatur des integrierten Halbleiterspeichers veränderndeSteuerspannung erzeugbar.
[0011] Ineiner weiteren Ausgestaltungsform des integrierten Hableiterspeichersenthältdie Temperatursensorschaltung ein Halbleiterbauelement mit einem temperaturabhängigen Abstandzwi schen einem Valenzband und einem Leitungsband. In dieser Ausgestaltungsformist durch die Temperatursensorschaltung eine vom Abstand zwischendem Valenzband und dem Leitungsband abhängige Steuerspannung erzeugbar.
[0012] Ineiner Ausführungsformenthältdie Temperatursensorschaltung eine pn-Diode zur Erzeugung der temperaturabhängigen Steuerspannung.
[0013] Ineiner anderen Ausführungsvariantedes integrierten Halbleiterspeichers weist die Referenzschaltungeinen ersten Eingangsanschluß zumAnlegen eines Stellsignals auf. Die Referenzschaltung ist bei dieserAusführungsformderart ausgebildet, dass eine temperaturunabhängige Referenzspannung über dasAnlegen des Stellsignals einstellbar ist.
[0014] Ineiner weiteren Ausführungsvariantedes integrierten Halbleiterspeichers weist die Referenzschaltungein programmierbares Element und einen zweiten Eingangsanschluß zum Anlegeneines Programmiersignals zum Programmieren des programmierbarenElements auf. Die Referenzschaltung ist bei dieser Ausführungsformderart ausgebildet, dass die temperaturunabhängige Referenzspannung in Abhängigkeitvom Programmierzustand des programmierbaren Elements in diskretenStufen einstellbar ist. Das programmierbare Element ist dabei beispielsweiseals ein elektrisch programmierbares nichtflüchtiges Speicherelement ausgebildet.
[0015] Ineiner Weiterbildung des integrierten Halbleiterspeichers ist dieVergleicherschaltung derart ausgebildet, dass das erzeugte Aktivierungssignaleinen ersten Pegel annimmt, wenn die am ersten Eingangsanschluß der Vergleicherschaltunganliegende temperaturabhängigeSteuerspannung größer istals die am zweiten Eingangsanschluß der Vergleicherschaltunganliegende Referenzspannung. Darüber hinausist mit der Vergleicherschaltung ein Aktivierungssignal mit einemzweiten Pegel erzeugbar, wenn die am ersten Eingangsanschluß der Vergleicherschaltunganliegende temperaturabhängige Steuerspannungkleiner ist als das am zweiten Eingangsanschluß der Vergleicherschaltunganliegende Referenzspannung.
[0016] Ineiner Ausgestaltungsform des integrierten Halbleiterspeichers umfasstdie Spannungsgeneratorschaltung eine erste Ladungspumpe zur Erzeugungder ersten Steuerspannung und eine zweite Ladungspumpe zur Erzeugungder zweiten Steuerspannung. Die erste und zweite Ladungspumpe weisenjeweils einen Anschluß zumAktivieren der jeweiligen Ladungspumpe auf. Die jeweiligen Anschlüsse zumAktivieren der zugehörigenLadungspumpen sind mit dem Eingangsanschluß der Spannungsgeneratorschaltungverbunden. Die erste Ladungspumpe ist beim Anlegen des ersten Pegelsdes Aktivierungssignals aktivierbar. Die zweite Ladungspumpe istbeim Anlegen des zweiten Pegels des Aktivierungssignals aktivierbar.
[0017] Ineiner Weiterbildung des integrierten Halbleiterspeichersweist dieSpannungsgeneratorschaltung einen dritten Ausgangsanschluß zur Erzeugung einerdritten Steuerspannung und einen vierten Ausgangsanschluß zur Erzeugungeiner vierten Steuerspannung auf. Die Spannungsgeneratorschaltung umfasstin dieser Ausführungsformeine dritte Ladungspumpe zur Erzeugung der dritten Steuerspannungund eine vierte Ladungspumpe zur Erzeugung der vierten Steuerspannung.Die dritte und vierte Ladungspumpe weisen jeweils einen Anschluß zum Aktivierender jeweiligen Ladungspumpe auf. Die jeweiligen Anschlüsse zumAktivieren der zugehörigenLadungspumpen sind mit dem Eingangsanschluß der Spannungsgeneratorschaltungver bunden. Die dritte Ladungspumpe ist beim Anlegen des ersten Pegels desAktivierungssignals aktivierbar. Die vierte Ladungspumpe ist beimAnlegen des zweiten Pegels des Aktivierungssignals aktivierbar.Die dritte Steuerspannung wird dem Steueranschluß des Auswahltransistors zugeführt, wenndie von der Temperatursensorschaltung aufgenommene Temperatur imersten Temperaturbereich liegt. Die vierte Steuerspannung wird demSteueranschluß desAuswahltransistors zugeführt,wenn die von der Temperatursensorschaltung aufgenommene Temperaturim zweiten Temperaturbereich liegt.
[0018] Ineiner Weiterbildung des integrierten Halbleiterspeichers umfasstdie Spannungsgeneratorschaltung eine fünfte Ladungspumpe zur Erzeugung derersten Steuerspannung, einen ersten steuerbaren Schalter mit einemSteueranschluß undeine erste Zusatzschaltung zur Spannungserhöhung einer eingangsseitig angelegtenSpannung mit einem Eingangsanschluß zum Anlegen der ersten Steuerspannung.Die zweite Steuerspannung ist mit der ersten Zusatzschaltung untereingangsseitiger Zuführung derersten Steuerspannung erzeugbar. Die erste Zusatzschaltung ist ausgangsseitigmit dem zweiten Ausgangsanschluß derSpannungsgeneratorschaltung zur Erzeugung der zweiten Steuerspannung verbunden.Der Steueranschluß desersten steuerbaren Schalters ist mit dem Eingangsanschluß der Spannungsgeneratorschaltungverbunden. Der erste steuerbare Schalter ist beim Anlegen des erstenPegels des Aktivierungssignals in einen ersten Schaltzustand undbeim Anlegen des zweiten Pegels des Aktivierungssignals in einenzweiten Schaltzustand schaltbar. Im ersten Schaltzustand des erstensteuerbaren Schalters ist die fünfteLadungspumpe ausgangsseitig mit dem ersten Ausgangsanschluß der Spannungsgeneratorschaltungzur Erzeugung der ersten Steuerspannung verbunden. Im zweiten Schaltzustanddes ersten steuerbaren Schalters ist die fünfte Ladungspumpe ausgangsseitigmit dem Eingangsanschluß derersten Zusatzschaltung verbunden.
[0019] Ineiner anderen Ausführungsformdes integrierten Halbleiterspeichers weist die Spannungsgeneratorschaltungeinen dritten Ausgangsanschluß zurErzeugung einer dritten Steuerspannung und einen vierten Ausgangsanschluß zur Erzeugungeiner vierten Steuerspannung auf. In dieser Ausführungsvariante umfasst dieSpannungsgeneratorschaltung eine sechste Ladungspumpe zur Erzeugungder dritten Steuerspannung, einen zweiten steuerbaren Schalter miteinem Steueranschluß undeine zweite Zusatzschaltung zur Spannungserhöhung einer eingangsseitig angelegtenSpannung mit einem Eingangsanschluß zum Anlegen der dritten Steuerspannung.Die vierte Steuerspannung ist mit der zweiten Zusatzschaltung untereingangsseitiger Zuführung derersten Steuerspannung erzeugbar. Die zweite Zusatzschaltung istausgangsseitig mit dem vierten Ausgangsanschluß der Spannungsgeneratorschaltungzur Erzeugung der vierten Steuerspannung verbunden. Der Steueranschluß des zweitensteuerbaren Schalters ist mit dem Eingangsanschluß der Spannungsgeneratorschaltungverbunden. Der zweite steuerbare Schalter ist beim Anlegen des ersten Pegeldes Aktivierungssignals in einen ersten Schaltzustand und beim Anlegendes zweiten Pegels des Aktivierungssignals in einen zweiten Schaltzustand schaltbar.Im ersten Schaltzustand des zweiten steuerbaren Schalters ist diesechste Ladungspumpe ausgangsseitig mit dem dritten Ausgangsanschluß der Spannungsgeneratorschaltungzur Erzeugung der dritten Steuerspannung verbunden. Im zweiten Schaltzustanddes zweiten steuerbaren Schalters ist die sechste Ladungspumpe ausgangsseitigmit dem Eingangsanschluß derzweiten Zusatzschaltung verbunden. Die dritte Steuerspannung istdem Steueranschluß desAuswahltransistors zuführbar,wenn die von der Temperatursensorschaltung aufgenommene Tem peraturim ersten Temperaturbereich liegt. Die vierte Steuerspannung istdem Steueranschluß desAuswahltransistors zuführbar,wenn die von der Temperatursensorschaltung aufgenommene Temperaturim zweiten Temperaturbereich liegt.
[0020] Ineiner weiteren Ausführungsformdes integrierten Halbleiterspeichers ist der Augangsanschluß der Vergleicherschaltung über einentaktgesteuerten Schalter mit dem Eingangsanschluß der Spannungsgeneratorschaltungverbindbar.
[0021] Ineiner weiteren Ausgestaltungsform des integrierten Halbleiterspeichersweist die im ersten Temperaturbereich erzeugbare erste Steuerspannungim Vergleich zu der im zweiten Temperaturbereich erzeugbaren zweitenSteuerspannung einen niedrigeren Spannungswert auf. Ferner weistdie im ersten Temperaturbereich erzeugbare dritte Steuerspannungim Vergleich zu der im zweiten Temperaturbereich erzeugbaren zweitenSteuerspannung einen niedrigeren Spannungswert auf. Wenn die dritte undvierte Steuerspannung beispielsweise als negative Spannungen ausgebildetsind, so weist die dritte Steuerspannung einen negativeren Wertauf als die vierte Steuerspannung.
[0022] Ineiner weiteren Ausgestaltungsvariante des integrierten Halbleiterspeicherssind die erste und zweite Steuerspannung der Spannungsgeneratorschaltungderart ausgebildet, dass beim Zugriff auf die Speicherzelle derAuswahltransistor durch das Anlegen der ersten oder zweiten Steuerspannungleitend steuerbar ist. Die dritte und vierte Steuerspannung sindderart ausgebildet, dass bei nichtaktiver Speicherzelle der Auswahltransistordurch das Anlegen der dritten oder vierten Steuerspannung im Sperrbetriebbetreibbar ist.
[0023] Imfolgenden wird ein Verfahren zum Betreiben eines integrierten Halbleiterspeichersbeschrieben, das ebenfalls das Problem löst: Bei Anwendung desVerfahrens ist der integrierte Halbleiterspeicher, der in einemersten Temperaturbereich und in einem zweiten Temperaturbereichbetreibbar ist, nach einer der oben beschriebenen Ausführungsformenzu verwenden. Der erste Temperaturbereich liegt dabei unterhalbdes zweiten Temperaturbereichs. Eine Referenzschaltung erzeugt ein temperaturunabhängiges Referenzsignal.Das Referenzsignal ist dabei vorzugsweise als eine Referenzspannungausgebildet. Eine Temperatursensorschaltung erzeugt ein temperaturabhängiges Steuersignal.Das Steuersignal ist dabei vorzugsweise als eine Steuerspannungausgebildet. Eine Vergleicherschaltung vergleicht das temperaturabhängige Steuersignalmit dem temperaturunabhängigenReferenzsignal und erzeugt in Abhängigkeit von diesem Vergleichein Aktivierungssignal. Wenn die Temperatursensorschaltung eineTemperatur im ersten Temperaturbereich detektiert, so erzeugt dieVergleicherschaltung ausgangsseitig einen ersten Pegel des Aktivierungssignals.Wenn das Aktivierungssignal einen ersten Pegel annimmt, so erzeugteine Spannungsgeneratorschaltung eine erste Steuerspannung zur Steuerungeines Auswahltransistors einer Speicherzelle. Wenn die Temperatursensorschaltungeine Temperatur im zweiten Temperaturbereich detektiert, so erzeugtdie Vergleicherschaltung ausgangsseitig einen zweiten Pegel desAktivierungssignals. Wenn das Aktivierungssignal einen zweiten Pegelannimmt, so erzeugt die Spannungsgeneratorschaltung eine zweiteSteuerspannung zur Steuerung des Auswahltransistors der Speicherzelle.
[0024] Ineiner Ausführungsformdes Verfahrens zum Betreiben eines integrierten Halbleiterspeiches erzeugtdie Referenzschaltung durch das eingangsseitige Anlegen eines Stellsignalsausgangsseitig eine temperaturunabhängige Referenzsspannung.
[0025] Ineiner anderen Ausführungsformdes Verfahrens zum Betreiben eines integrierten Halbleiterspeichesweist die Referenzschaltung ein programmierbares Element auf. Dasprogrammierbare Element wird durch das eingangsseitige Anlegen eines Programmiersignalsprogrammiert. In Abhängigkeit vomZustand des programmierbaren Elements erzeugt die Referenzschaltungausgangsseitig eine temperaturunabhängige Referenzspannung.
[0026] Ineiner weiteren Ausführungsformdes Verfahrens zum Betreiben eines integrierten Halbleiterspeicheserzeugt die Temperatursensorschaltung eine linear von der Temperaturdes integrierten Halbleiterspeichers abhängige Steuerspannung.
[0027] Ineiner Weiterbildung des Verfahrens zum Betreiben eines integriertenHalbleiterspeichers erzeugt die Temperatursensorschaltung die Steuerspannungoberhalb der Referenzspannung, wenn die Temperatursensorschaltungeine Temperatur im ersten Temperaturbereich detektiert. Wenn dieTemperatursensorschaltung hingegen eine Temperatur im zweiten Temperaturbereichdetektiert, so erzeugt die Temperatursensorschaltung die Steuerspannungunterhalb der Referenzspannung.
[0028] Ineiner weiteren Ausgestaltungsform des Verfahrens zum Betreiben desintegrierten Halbleiterspeichers ist ein taktgesteuerter Schalterzwischen dem Ausgangsanschluß derVergleicherschaltung und dem Eingangsanschluß der Spannungsgeneratorschaltungvorgesehen. Das Aktivierungssignal wird über den taktgesteuerten Schalterder Spannungsgeneratorschaltung zugeführt. Der taktgesteuerter Schalterwird von einem Taktsignal mit einer Periodendauer angesteuert. Während derPeriodendauer des Taktsignals wird der taktgesteuerte Schalter kurzzeitggeschlossen und wieder geöffnet,wobei die Periodendauer überdie Frequenz des Taktsignals eingestellt wird.
[0029] DieErfindung soll im folgenden anhand der in den Figuren dargestelltenAusführungsbeispiele näher erläutert werden.Es zeigen:
[0030] 1 eineDRAM-Speicherzelle mit angeschlossener Wort- und Bitleitung,
[0031] 2 einenintegrierten Halbleiterspeicher zur Erzeugung temperaturabhängiger Spannungen gemäß der Erfindung,
[0032] 3 eineerste Ausführungsformeiner Spannungsgeneratorschaltung gemäß der Erfindung,
[0033] 4 einezweite Ausführungsformder Spannungsgeneratorschaltung gemäß der Erfindung,
[0034] 5 einedritte Ausführungsformder Spannungsgeneratorschaltung gemäß der Erfindung,
[0035] 6 einevierte Ausführungsformder Spannungsgeneratorschaltung gemäß der Erfindung,
[0036] 7 eineSpannungsskala mit Steuer- und Versorgungsspannungen zum Betreibendes erfindungsgemäßen integriertenHalbleiterspeichers.
[0037] 2 zeigteinen integrierten Halbleiterspeicher 1000 mit Eingangsanschlüssen 1, 2,..., n und einem Anschluß Vinzum Anlegen eines Versorgungspotentials VDD. Der integrierte Halbleiterspeicher umfassteine Steuer-/Logikschaltung 100, die eingangsseitig mit den Eingangsanschlüssen 1, 2,..., n des integrierten Halbleiterspeichers verbunden ist. An dieEingangsanschlüsse 1, 2,..., n werden im Betrieb des integrierten Halbleiterspeichers KommandosignaleK1, K2, ..., Kn angelegt. Die Steuerschaltung wertet diese Kommandosignaleaus und erzeugt ausgangsseitig Steuersignale zur Steuerung des integriertenHalbleiterspeichers. Zu diesen Steuersignalen gehört ein StellsignalVST, ein Programmiersignal VPR, ein Taktsignal TS und ein Zugriffssignal ZS.Der integrierte Halbleiterspeicher umfasst ferner eine Dekoderschaltung 300,die von der Steuerschaltung 100 über das Zugriffssignal ZS ansteuerbarist. Die Dekoderschaltung 300 ist ausgangsseitig über Wortleitungstreiber 400a, 400b,..., 400n mit den Wortleitungen eines Speicherzellenfeldes 500 verbunden.Der besseren Übersichtlichkeithalber sind fürdas Speicherzellenfeld 500 nur eine Wortleitung WL, eineBitleitung BL und eine Speicherzelle SZ dargestellt. Die Speicherzelledes integrierten Halbleiterspeichers ist im Ausführungsbeispiel der 2 alsDRAM-Speicherzelle ausgebildet. Ihr Aufbau und ihre Funktion entsprechender in 1 beschriebenen DRAM-Speicherzelle. Der AuswahltransistorAT ist mit seinem Steueranschluß STmit der Wortleitung WL verbunden. Die steuerbare Strecke des Auswahltransistorsist mit der Bitleitung BL verbunden. Der integrierte Halbleiterspeicherumfasst ferner eine Schaltungseinheit 600, die eingangsseitigmit dem Anschluß Vinzum Anlegen des Versorgungspotentials VDD verbunden ist und ausgangsseitigein internes Versorgungspotential Vint bereitstellt. Das interneVersorgungspotential Vint stellt eine stabile Spannungsversorgungfür Schaltungskomponentendes integrierten Halbleiterspeichers dar.
[0038] Derintegrierte Halbleiterspeicher umfasst ferner eine Schaltungseinheit 200 zurErzeugung temperaturabhängigerSteuerspannungen fürden Auswahltransistor AT der Speicherzelle SZ des Speicherzellenfeldes 500.Die Schaltungseinheit 200 umfasst eine Spannungsreferenzschaltung 10 miteinem ersten Eingangsanschluß 10a zumAnlegen des Stellsignals VST, einen zweiten Eingangsanschluß 10b zumAnlegen des Programmiersignals VPR und einen Ausgangsanschluß 10c zurErzeugung eines temperaturunabhängigenReferenzsignals VREF. Weiterhin umfasst der integrierte Halbleiterspeicher eineTemperatursensorschaltung 20 zur Aufnahme der Chiptemperaturdes integrierten Halbleiterspeichers mit einem Ausgangsanschluß 20b zurErzeugung eines temperaturabhängigenSteuersignals VT. Der Ausgangsanschluß 20b der Temperatursensorschaltung 20 istmit einem ersten Eingangsanschluß 30a einer Vergleicherschaltung 30 zumAnlegen eines ersten Vergleichssignals V1 verbunden. Der Ausgangsanschluß 10c derSpannungsreferenzschaltung 10 ist mit einem zweiten Eingangsanschluß 30b derVergleicherschaltung 30 zum Anlegen eines zweiten VergleichssignalsV2 verbunden. Die Vergleicherschaltung weist einen Ausgangsanschluß 30c zurErzeugung eines Aktivierungssignals AS auf, der über einen taktgesteuerten Schalter 40 miteinem Eingangsanschluß 50a einerSpannungsgeneratorschaltung 50 verbunden ist. Die Spannungsgeneratorschaltungweist einen ersten Ausgangsanschluß 50b zur Erzeugungeiner ersten Steuerspannung VPP1 und einen zweiten Ausgangsanschluß 50c zurErzeugung einer zweiten Steuerspannung VPP2 auf. Die erste Steuerspannung VPP1und die zweite Steuerspannung VPP2 werden der Dekoderschaltung 300 eingangsseitigzugeführt. DieReferenzschaltung 10, die Temperatursensorschaltung 20 unddie Spannungsgeneratorschaltung 50 weisen jeweils einenAnschluß Vazum Anlegen des internen Versorgungspotentials Vint und einen Anschluß Vb zumAnlegen des Massepotentials VSS auf.
[0039] Imfolgenden soll die Funktionsweise der Schaltungseinheit 200 zurErzeugung der temperaturabhängigenSteuerspannungen fürden Auswahltransistor AT der Speicherzelle SZ des Speicherzellenfeldes 500 beschriebenwerden.
[0040] DieTemperatursensorschaltung 20 erzeugt in Abhängigkeitvon der Chiptemperatur des integrierten Halbleiterspeichers dastemperaturabhängigeSteuerssignal VT. Die Chiptemperatur des integrierten Halbleiterspeichersist dabei abhängigvon den Betriebsbedingungen des integrierten Halbleiterspeichers,beispielsweise der Taktfrequenz, mit der der Halbleiterspeicherbetrieben wird, sowie von Einflüssender Umgebung des Chips. Die Temperatursensorschaltung kann beispielsweiseals ein sogenannter Bandgap-Temperatursensor ausgebildet sein. Sieerzeugt in dieser Ausgestaltungsform an ihrem Ausgangsanschluß 20b beispielsweiseeine stabile, linear von der Temperatur abhängige Steuerspannung VT. DerBandgap-Temperatursensornutzt dabei die Temperaturabhängigkeitdes Bandabstandes zwischen dem Leitungs- und Valenzband eines Halbleiterbauelementesaus. Dieser Bandabstand nimmt bei Halbleiterbauelementen, beispielsweise einerpn-Diode 21, mit zunehmender Temperatur ab. Neben dem Bandgap-Temperatursensorist jedoch auch jede andere platzsparende CMOS-Schaltung mit einemgeeigneten Temperaturkoeffizienten einsetzbar.
[0041] DieSpannungsreferenzschaltung 10 erzeugt im Gegensatz zurTemperatursensorschaltung an ihrem Ausgangsanschluß 10c dastemperaturunabhängigeReferenzssignal VREF. Das Referenzsignal VREF ist dabei über einStellsignal VST, das von der Steuerschaltung 100 bereitgestelltwird, einstellbar. In einer ersten Ausführungsform der Spannungsreferenzschaltung 10 istdas Stellsignal VST eine trimmbare Stellspannung, die beispielsweise über eine Softwareeinstellbar ist. Je nach Höheder trimmbaren Stellspannung VST ist ausgangsseitig das Referenzsignalin Form einer Referenzspannung VREF stufenlos einstellbar. In einerweiteren Ausführungsformder Temperatursensorschaltung wird die Referenzspannung VREF über dasProgrammiersignal VPR, das von der Steuerschaltung bereitgestellt wird,eingestellt. Die Referenzschaltung umfasst in dieser Ausgestaltungmindestens ein programmierbares Element 11, das in 2 alssteuerbarer Schalter dargestellt ist. Das programmierbare Element 11 istbeispielsweise als ein elektrisch programmierbares nichtflüchtigesSpeicherelement ausgebildet, das über das Programmiersignal VPRprogrammierbar ist. Je nach Programmierzustand des programmierbarenElementes ist damit die Referenzspannung VREF in diskreten Stufenvorgebbar.
[0042] DietemperaturabhängigeSteuerspannung VT der Temperatursensorschaltung 20 wirdder Vergleicherschaltung 30 über ihren ersten Eingangsanschluß 30a alserste Vergleichsspannung V1 zugeführt. Die temperaturunabhängige ReferenzspannungVREF der Spannungsreferenzschaltung 10 wird dem zweitenEingangsanschluß 30b derVergleicherschaltung 30 als zweite Vergleichsspannung V2 zugeführt. DieVergleicherschaltung 30 vergleicht die erste und zweiteVergleichsspannung miteinander und erzeugt an ihrem Ausgangsanschluß ein AktivierungssignalAS. Dieses Aktivierungssignal nimmt einen ersten Pegel an, wenndie am ersten Eingangsanschluß derVergleicherschaltung 30 anliegende temperaturabhängige SteuerspannungVT größer ist, alsdie am zweiten Eingangsanschluß derVergleicherschaltung 30 anliegende temperaturunabhängige Referenzspan nungVREF. Das Aktivierungssignal AS nimmt einen zweiten Pegel an, wenndie am ersten Eingangsanschluß derVergleicherschaltung 30 anliegende temperaturabhängige Steuerspannung VTkleiner ist, als die am zweiten Eingangsanschluß der Vergleicherschaltung 30 anliegendetemperaturunabhängigeReferenzspannung VREF. Wenn vorausgesetzt wird, dass die Temperatursensorschaltung 20 einelinear von der Temperatur abhängige Steuerspannungerzeugt, so lassen sich, je nachdem, ob das Aktivierungssignal denersten Pegel oder den zweiten Pegel angenommen hat, zwei Temperaturbereicheunterscheiden. Wenn das am Ausgang der Vergleicherschaltung erzeugteAktivierungssignal den ersten Pegel AS1 annimmt, so liegt die Chiptemperaturbeispielsweise in einem ersten höherenTemperaturbereich. Wenn das am Ausgang der Vergleicherschaltungerzeugte Aktivierungssignal beispielsweise den zweiten Pegel AS2annimmt, so liegt die Chiptemperatur beispielsweise in einem zweitenniedrigeren Temperaturbereich.
[0043] Ineiner zusätzlichenAusführungsformdes integrierten Halbleiterspeichers ist zwischen dem Ausgangsanschluß 30c derVergleicherschaltung 30 und dem Eingangsanschluß 50a derSpannungsgeneratorschaltung 50 ein taktgesteuerter Schalter 40 geschaltet.Der Schalter 40 öffnetbzw. schließtsich in bestimmten Zeitabständen,die überdie Frequenz des Taktsignal TS, das dem taktgesteuerten Schalter vonder Steuerschaltung 100 zugeführt wird, einstellbar sind.Durch diese Ausgestaltungsform des erfindungsgemäßen integrierten Halbleiterspeicherswird insbesondere im Übergangsbereichzwischen dem ersten und zweiten Temperaturbereich ein häufiges Schaltendes Aktivierungssignals zwischen dem ersten und zweiten Pegel vermieden.
[0044] DasAktivierungssignal AS wird dem Eingangsanschluß 50a der Spannungsgeneratorschaltung 50 zugeführt. DieSpannungsgeneratorschaltung aktiviert in Abhängigkeit von dem Pegel desihr zugeführtenAktivierungssignals Spannungsgeneratoren, die beispielsweise alsLadungspumpen ausgebildet sind, und erzeugt damit an ihrem erstenAusgangsanschluß 50b eineerste Steuerspannung VPP1 oder eine zweite Steuerspannung VPP2.Auf die Ausgestaltung der Spannungsgeneratorschaltung 50 wirdbei der Beschreibung der 3 bis 6 detaillierteingegangen.
[0045] Dieerste und zweite Steuerspannung wird eingangsseitig der Dekoderschaltung 300 zugeführt. Ebenfallswird der Dekoderschaltung 300 das Zugriffssignal ZS zugeführt, dasanzeigt, ob die Speicherzelle SZ des Speicherzellenfeldes 500 für einen Zugriffaktiviert werden soll oder im deaktivierten Zustand betrieben werdensoll. Bei einem Zugriff auf die Speicherzelle SZ steuert die Dekoderschaltungden zugehörigeAuswahltransistor AT überden an der Wortleitung WL liegenden Wortleitungstreiber 400a mitder ersten oder zweiten Steuerspannung an.
[0046] Mitder Schaltungseinheit 200 ist es damit möglich, inAbhängigkeitdavon, ob die Temperatursensorschaltung die Chiptemperatur des integrierten Halbleiterspeichers1000 im ersten Temperaturbereich oder im zweiten Temperaturbereichdetektiert, unterschiedliche Steuerspannungen VPP1 und VPP2, mitdenen der Auswahltransistor AT in den leitenden Zustand geschaltetwird, zu erzeugen. Bei einer Chiptemperatur im ersten Temperaturbereich, beispielsweiseeiner vergleichsweise hohen Chiptemperatur, lässt sich die erste Steuerspannung VPP1erzeugen, die von ihrem Wert her unterhalb der zweiten erzeugbarenSteuerspannung VPP2 liegt. Dadurch lässt sich die Steuerspannung,der niedriger gewordenen Einsatzspannung an passen. Bei einer Chiptemperaturim zweiten Temperaturbereich, beispielsweise einer vergleichsweiseniedrigen Chiptemperatur, lässtsich die zweite Steuerspannung erzeugen, die von ihrem Wert heroberhalb der ersten Steuerspannung liegt. Dadurch lässt sichdie Steuerspannung, der höhergewordenen Einsatzspannung anpassen. Durch die Verwendung unterschiedlicherSteuerspannungen fürhohe bzw. niedrige Temperaturen, die zur Erniedrigung bzw. Erhöhung derEinsatzspannung des Auswahltransistors führen, lässt sich das Schaltverhaltendes Auswahltransistors AT der Speicherzelle SZ für einen Niedrig- bzw. Hochtemperaturbereichgetrennt optimieren.
[0047] Die 3 bis 6 zeigenjeweils Ausführungsformender Spannungsgeneratorschaltung 50. 3 zeigteine erste Ausführungsformder Spannungsgeneratorschaltung mit einem Eingangsanschluß 50a,einem ersten Ausgangsanschluß 50b undeinem zweiten Ausgangsanschluß 50c.Die Spannungsgeneratorschaltung 50 umfasst eine erste Ladungspumpe 51 zurErzeugung der ersten Steuerspannung VPP1 und eine zweite Ladungspumpe 52 zurErzeugung der zweiten Steuerspannung VPP2. Die beiden Ladungspumpenweisen jeweils einen ersten Anschluß Va zum Anlegen des internenVersorgungspotentials Vint und einen Anschluß Vb zum Anlegen des BezugspotentialsVSS auf. Die erste Ladungspumpe 51 ist ausgangsseitig mitdem ersten Ausgangsanschluß 50b verbunden.Die zweite Ladungspumpe 52 ist ausgangsseitig mit dem zweiten Ausgangsanschluß 50c verbunden.Die erste Ladungspumpe 51 weist einen Anschluß 51a zumAnlegen des Aktivierungssignals AS auf. Die zweite Ladungspumpe 52 weisteinen Anschluß 52a zumAnlegen des Aktivierungssignals AS auf. Wenn von der in 2 dargestelltenVergleicherschaltung 30 ein erster Pegel des AktivierungssignalsAS1, beispielsweise bei Betreiben des integrierten Halb leiterspeichers imHochtemperaturbereich, an den Eingangsanschluß 50a der Spannungsgeneratorschaltung 50 angelegtwird, so wird die erste Ladungspumpe 51 aktiviert und erzeugtdie erste Steuerspannung VPP1. Wenn von der Vergleicherschaltung 30 ein zweiterPegel des Aktivierungssignal AS2, beispielsweise beim Betreibendes integrierten Halbleiterspeichers im Niedrigtemperaturbereich,an den Eingangsanschluß 50a derSpannungsgeneratorschaltung angelegt wird, so wird die zweite Ladungspumpe 52 aktiviertund erzeugt die zweite Steuerspannung VPP2. Die Ladungspumpen 51 und 52 sinddabei so ausgebildet, dass die von der ersten Ladungspumpe 51 erzeugteSteuerspannung VPP1 unterhalb der von der zweiten Ladungspumpe 52 erzeugten SteuerspannungVPP2 liegt. Die erste und zweite Steuerspannung wird während einesZugriffs auf eine Speicherzelle zum Schalten des Auswahltransistors derSpeicherzelle in den leitenden Zustand verwendet.
[0048] 4 zeigteine weitere Ausführungsform derSpannungsgeneratorschaltung 50 mit einem Eingangsanschluß 50a,einem ersten Ausgangsanschluß 50b,einem zweiten Ausgangsanschluß 50c, einemdritten Ausgangsanschluß 50d undeinem vierten Ausgangsanschluß 50e.Die Spannungsgeneratorschaltung umfasst eine erste Ladungspumpe 51 zurErzeugung einer ersten Steuerspannung VPP1, die mit dem ersten Ausgangsanschluß 50b derSpannungsgeneratorschaltung 50 verbunden ist, eine zweiteLadungspumpe 52 zur Erzeugung einer zweiten SteuerspannungVPP2, die mit dem zweiten Ausgangsanschluß 50c der Spannungsgeneratorschaltungverbunden ist, eine dritte Ladungspumpe 53 zur Erzeugungeiner dritten Steuerspannung VNWLL1, die mit dem dritten Ausgangsanschluß 50d derSpannungsgeneratorschaltung verbunden ist und eine vierte Ladungspumpe 54 zurErzeugung einer vierten Steuerspannung VNWLL2, die mit dem viertenAusgangsanschluß 50e derSpannungsgeneratorschaltung verbun den ist. Die Ladungspumpen 51,..., 54 weisen jeweils einen ersten Anschluß Va zumAnlegen des internen Versorgungspotentials Vint und einen Anschluß Vb zumAnlegen des Bezugspotentials VSS auf. Weiterhin weisen die Ladungspumpen 51,..., 54 jeweils einen Anschluß 51a, ..., 54a zumAktivieren der jeweiligen Ladungspumpe auf. Wenn von der in 2 dargestelltenVergleicherschaltung 30 das Aktivierungssignal mit demersten Pegel AS1, beispielsweise beim Betreiben des integriertenHalbleiterspeichers im Hochtemperaturbereich, an den Eingangsanschluß 50a derSpannungsgeneratorschaltung angelegt wird, so wird die erste Ladungspumpe 51 aktiviertund erzeugt die erste Steuerspannung VPP1. Gleichzeitig wird auchdie dritte Ladungspumpe 53 aktiviert und erzeugt die dritteSteuerspannung VNWLL1. Wenn von der Vergleicherschaltung 30 dasAktivierungssignal mit dem zweiten Pegel AS2, beispielsweise beiBetreiben des integrierten Halbleiterspeichers im Niedrigtemperaturbereich,an den Eingangsanschluß 50a derSpannungsgeneratorschaltung angelegt wird, so wird die zweite Ladungspumpe 52 aktiviertund erzeugt die zweite Steuerspannung VPP2. Gleichzeitig wird auch dievierte Ladungspumpe 54 aktiviert und erzeugt die vierteSteuerspannung VNWLL2. Die Ladungspumpen sind dabei so ausgebildet,dass die von der ersten Ladungspumpe 51 erzeugte Steuerspannung VPP1unterhalb der von der zweiten Ladungspumpe 52 erzeugtenSteuerspannung VPP2 liegt und, dass die von der dritten Ladungspumpe 53 erzeugtedritte Steuerspannung VNWLL1 unterhalb der von der vierten Ladungspumpe 54 erzeugtenvierten Steuerspannung VNWLL2 liegt. Da die dritte und vierte Steuerspannungvorzugsweise als negative Spannungen ausgebildet sind, wird diedritte Steuerspannung VNWLL1 mit einem negativeren Spannungspegelerzeugt als die vierte Steuerspannung VNWLL2. Die erste und zweiteSteuerspannung VPP1 und VPP2 wird während eines Zugriffs auf eineSpeicherzelle zum Schalten des Auswahltran sistors der Speicherzellein den leitenden Zustand verwendet. Die dritte und vierte SteuerspannungVNWLL1 und VNWLL2 wird im deaktivierten Zustand der Speicherzellezum Betreiben des Auswahltransistors im Sperrbereich verwendet.
[0049] 5 zeigteine weitere Ausführungsform derSpannungsgeneratorschaltung 50 mit einem Eingangsanschluß 50a,einem ersten Ausgangsanschluß 50b undeinem zweiten Ausgangsanschluß 50c.Die Spannungsgeneratorschaltung umfasst eine fünfte Ladungspumpe 55 zurErzeugung einer ersten Steuerspannung VPP1, einen steuerbaren SchalterSW1 mit einem Steueranschluß P1zum Anlegen des Aktivierungssignals AS sowie eine Zusatzschaltung 56 zurSpannungserhöhungeiner eingangsseitig angelegten Spannung mit einem zugehörigen Eingangsanschluß 56a.Die fünfteLadungspumpe 55 und die Zusatzschaltung 56 sindjeweils zwischen einen Anschluß Vazum Anlegen des internen Versorgungspotentials Vint und einen Anschluß Vb zumAnlegen des Massepotentials VSS geschaltet. Die Zusatzschaltungist derart ausgebildet, dass sie beim eingangsseitigen Anlegen derersten Steuerspannung VPP1 die zweite Steuerspannung VPP2 erzeugt.
[0050] Wenndie Vergleicherschaltung einen ersten Pegel des AktivierungssignalAS1 erzeugt, beispielsweise beim Betreiben des integrierten Halbleiterspeichersim Hochtemperaturbereich, so nimmt der steuerbare Schalter SW1 einenersten Schaltzustand ein und verbindet die fünfte Ladungspumpe 55 ausgangsseitigmit dem ersten Ausgangsanschluß 50b derSpannungsgeneratorschaltung. Am Ausgangsanschluß 50b wird in diesemFall die erste Steuerspannung VPP1 erzeugt. Wenn die Vergleicherschaltungeinen zweiten Pegel des Aktivierungssignal AS2 erzeugt, beispielsweisebeim Betreiben des integrierten Halbleiterspeichers im Niedrigtemperaturbereich, sonimmt der steuerba re Schalter SW1 einen zweiten Schaltzustand anund verbindet die fünfteLadungspumpe 55 ausgangsseitig mit dem Eingangsanschluß 56a derZusatzschaltung 56. Der Zusatzschaltung 56 wirdin diesem Betriebszustand die erste Steuerspannung VPP1 zugeführt. DieZusatzschaltung erzeugt folglich am zweiten Ausgangsanschluß 50c derSpannungsgeneratorschaltung die zweite Steuerspannung VPP2. Dieerste und zweite Steuerspannung VPP1 und VPP2 werden während einesZugriffs auf eine Speicherzelle SZ zum Schalten des AuswahltransistorsAT der Speicherzelle in den leitenden Zustand verwendet.
[0051] 6 zeigteine weitere Ausführungsform derSpannungsgeneratorschaltung 50 mit einem Eingangsanschluß 50a,einem ersten Ausgangsanschluß 50b,einem zweiten Ausgangsanschluß 50c, einemdritten Ausgangsanschluß 50d undeinem vierten Ausgangsanschluß 50e.Die Spannungsgeneratorschaltung umfasst die bereits in 3 beschriebenefünfteLadungspumpe 55, mit der sich die erste SteuerspannungVPP1 erzeugen lässt,den ersten steuerbaren Schalter SW1 und die erste Zusatzschaltung 56,mit der sich aus der ersten Steuerspannung VPP1 die zweite SteuerspannungVPP2 erzeugen lässt.Zusätzlichzu dieser ersten Schaltungseinheit umfasst die Spannungsgeneratorschaltungin dieser Ausgestaltungsform eine zweite identisch aufgebaute Schaltungseinheit.Die zweite Schaltungseinheit dient zur Erzeugung einer dritten SteuerspannungVNWLL1 und einer vierten Steuerspannung VNWLL2. Sie umfasst einesechste Ladungspumpe 57 zur Erzeugung der dritten SteuerspannungVNWLL1, einen zweiten steuerbaren Schalter SW2 mit einem Steueranschluß P2 undeine zweite Zusatzschaltung 58 zur Spannungserhöhung einereingangsseitig angelegten Spannung mit einem zugehörigen Eingangsanschluß 58a.Die sechste Ladungspumpe 57 und die Zusatzschaltung 58 sindjeweils zwischen einen Anschluß Vazum Anlegen des internen Versor gungsspotentials Vint und einen Anschluß Vb zumAnlegen des Massepotentials VSS geschaltet. Die Zusatzschaltung 58 istderart ausgebildet, dass sie beim eingangsseitigen Anlegen der drittenSteuerspannung VNWLL1 die vierte Steuerspannung VNWLL2 erzeugt.Die Funktionsweise der zweiten Schaltungseinheit entspricht derin 5 beschriebenen Funktionsweise der ersten Schaltungseinheit.Im Unterschied zur ersten und zweiten Steuerspannung, die beim Zugriffauf die Speicherzelle SZ zum Schalten des Auswahltransistors inden leitenden Zustand verwendet wird, wird die dritte und vierteSteuerspannung VNWLL1 und VNWLL2 zum Betrieben des AuswahltransistorsAT im Sperrbereich währendeiner nichtaktiven Phase der Speicherzelle SZ verwendet. Wenn derintegrierte Halbleiterspeicher im Hochtemperaturbereich betrieben wird,so wird der Auswahltransistor AT während der nichtaktiven Phasemit der dritten Steuerspannung VNWLL1 angesteuert. Wenn der integrierteHalbleiterspeicher im Niedrigtemperaturbereich betrieben wird, sowird der Auswahltransistor AT währendder nichtaktiven Phase mit der vierten Steuerspannung VNWLL2 angesteuert.
[0052] 7 zeigtin einem Überblickeine Auswahl von Spannungen, die zum Betreiben der SpeicherzelleSZ erforderlich sind. Die Spannungen sind entlang einer Spannungsskalavon unten nach oben in aufsteigender Größenordnung angeordnet. Derpositive Spannungsbereich befindet sich oberhalb der 0V Marke, dernegative Spannungsbereich befindet sich unterhalb dieser Marke.Die Spannung VSS stellt das Massepotential dar und liegt auf 0V.Die Spannung VDD gibt den positiven Wert des Versorgungspotentialsan, das von außenan den integrierten Halbleiterspeicher angelegt wird. Das darausabgeleitete interne Versorgungspotential Vint liegt auf der Skalaunterhalb des externen Versorgungspotentials VDD. Das Spannungspotential Vblh,das dem Spannungspotential des logischen 1-Zustands entspricht und dasSpannungspotential Vbll, das dem Spannungspotential des logischen0-Zustands entspricht, liegen im Beispiel der 7 zwischendem Massepotentials VSS und dem internen Versorgungspotential Vint. Oberhalbdes internen Bezugspotentials Vint liegen die erste SteuerspannungVPP1 und darüberdie zweite Steuerspannung VPP2, die jeweils an den Steueranschluß des Auswahltransistorsgelegt werden, um den Auswahltransistor leitend zu steuern. Dieerste Steuerspannung VPP1, die zu diesem Zweck im Hochtemperaturbereichverwendet wird, liegt vorzugsweise unterhalb der zweiten SteuerspannungVPP2, die im Niedrigtemperaturbereich verwendet wird. Unterhalbdes Bezugspotentials VSS liegen die dritte Steuerspannung VNWLL1und die vierte Steuerspannung VNWLL2, die im deaktivierten Zustandan den Steueranschluß desAuswahltransistors angelegt werden. Die dritte Steuerspannung VNWLL1,die im Hochtemperaturbereich zum Betreiben des Auswahltransistorsim Sperrbereich verwendet wird, liegt dabei vorzugsweise unterhalbder vierten Steuerspannung VNWLL2, die im Niedrigtemperaturbereichzum Betreiben des Auswahltransistors im Sperrbereich verwendet wird.Die dritte und vierte Steuerspannung sind im allgemeinen als negativeSpannungen ausgebildet, so dass die dritte Steuerspannung VNWLL1einen negativeren Spannungswert aufweist als die vierte SteuerspannungVNWLL2.
1,.., n Eingangsanschlüsse desHalbleiterspeichers 10 Referenzschaltung 11 programmierbaresElement 20 Temperatursensorschaltung 21 pn-Diode 30 Vergleicherschaltung 40 taktgesteuerterSchalter 50 Spannungsgeneratorschaltung 100 Steuer-/Logikschaltung 200 Schaltungseinheitzur temperaturabhängigenSpan nungserzeugung 300 Dekoderschaltung 400 Wortleitungstreiber 500 Speicherzellenfeld AS Aktivierungssignal AT Auswahltransistor BL Bitleitung K Kommandosignal M Bezugspotentialanschluß SC Speicherzelle ST Steueranschluß TS Taktsignal Va Anschluß zum Anlegendes internen Versorgungspoten tials Vb Anschluß zum Anlegendes Massepotentials Vbb Substratpotential Vblh Spannungspotentialdes logischen High-Zustands Vbll Spannungspotentialdes logischen Low-Zustands VDD externesVersorgungspotential Vin Anschluß zum Anlegendes Versorgungspotentials Vint internesVersorgungspotential VNWLL Steuerspannungbei nichtaktiviertem Auswahltransis tors VPP Steuerspannungzum Schalten des Auswahltransistors inden leitenden Zustand VPR Programmiersignal VREF Referenzssignal VSS Massepotential VST Stellsignal VT temperaturabhängiges Steuersignal WL Wortleitung ZS Zugriffssignal

权利要求:
Claims (23)
[1] Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung, – der ineinem ersten Temperaturbereich und in einem zweiten Temperaturbereichbetreibbar ist, wobei der erste Temperaturbereich oberhalb des zweiten Temperaturbereichsliegt, – mitmindestens einer Speicherzelle (SZ) mit einem Auswahltransistor(AT), der einen Steueranschluß (ST)zum Ansteuern des Auswahltransistors aufweist, – mit einerTemperatursensorschaltung (20) zur Aufnahme einer Temperaturdes integrierten Halbleiterspeichers und mit einem Ausgangsanschluß (20b) zurErzeugung eines temperaturabhängigenSteuersignals (VT), – miteiner Referenzschaltung (10) mit einem Ausgangsanschluß (10c)zur Erzeugung eines temperaturunabhängigen Referenzsignals (VREF), – mit einerVergleicherschaltung (30) mit einer Eingangsseite (30a, 30b)und mit einem Ausgangsanschluß (30c)zur Erzeugung eines Aktivierungssignals (AS), – mit einerSpannungsgeneratorschaltung (50) mit einem Eingangsanschluß (50a)zum Anlegen des Aktivierungssignals (AS), mit einem ersten Ausgangsanschluß (50b)zur Erzeugung einer ersten Steuerspannung (VPP1) und einem zweitenAusgangsanschluß zurErzeugung einer zweiten Steuerspannung (VPP2), – bei demdie Vergleicherschaltung (30) eingangsseitig (30a, 30b)mit dem Ausgangsanschluß (20b)der Temperatursensorschaltung (20) und dem Ausgangsanschluß (10c)der Referenzschaltung (10) verbunden ist, – bei demder Ausgangsanschluß (30c)der Vergleicherschaltung mit dem Eingangsanschluß (50a) der Spannungsgeneratorschaltung(50) verbunden ist, – bei dem das Aktivierungssignalmit einem ersten Pegel (AS1) erzeugbar ist, wenn die von der Temperatursensorschaltungaufgenommene Temperatur im ersten Temperaturbereich liegt, – bei demdas Aktivierungssignal mit einem zweiten Pegel (AS2) erzeugbar ist,wenn die von der Temperatursensorschaltung aufgenommene Temperaturim zweiten Temperaturbereich liegt, – bei dem dem Steueranschluß (ST) desAuswahltransistors (AT) die erste Steuerspannung (VPP1) zugeführt wird,wenn die Spannungsgeneratorschaltung (50) mit dem erstenPegel des Aktivierungssignals (AS1) angesteuert wird und, – bei demdem Steueranschluß (ST)des Auswahltransistors (AT) die zweite Steuerspannung (VPP2) zugeführt wird,wenn die Spannungsgeneratorschaltung (50) mit dem zweitenPegel des Aktivierungssignals (AS2) angesteuert wird.
[2] Integrierter Halbleiterspeicher nach Anspruch 1,bei dem durch die Temperatursensorschaltung (20) eine sichmit verändernderTemperatur des integrierten Halbleiterspeichers veränderndeSteuerspannung (VT) erzeugbar ist.
[3] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 oder2, – beidem die Temperatursensorschaltung (20) ein Halbleiterbauelementmit einem temperaturabhängigenAbstand zwischen einem Valenzband und einem Leitungsband umfasst, – bei demdurch die Temperatursensorschaltung (20) eine vom Abstandzwischen dem Valenzband und dem Leitungsband abhängige Steuerspannung (VT) erzeugbarist.
[4] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis3, bei dem die Temperatursensorschaltung (20) eine pn-Diode(21) zur Erzeugung der temperaturabhängigen Steuerspannung (VT)enthält.
[5] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis4, – beidem die Referenzschaltung (10) einen ersten Eingangsanschluß (10a)zum Anlegen eines Stellsignals (VST) aufweist, – bei demdie Referenzschaltung (10) derart ausgebildet ist, dasseine temperaturunabhängigeReferenzspannung (VREF) überdas Anlegen des Stellsignals (VST) einstellbar ist.
[6] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis5, – beidem die Referenzschaltung (10) ein programmierbares Element(11) und einen zweiten Eingangsanschluß (10b) zum Anlegeneines Programmiersignals (VPR) zum Programmieren des programmierbarenElements aufweist, – beidem die Referenzschaltung derart ausgebildet ist, dass die temperaturunabhängige Referenzspannung(VREF) in Abhängigkeitvom Programmierzustand des programmierbaren Elements (11)in diskreten Stufen einstellbar ist.
[7] Integrierter Halbleiterspeicher nach Anspruch 6, beidem das programmierbare Element (11) als ein elektrischprogrammierbares nichtflüchtigesSpeicherelement ausgebildet ist.
[8] Integrierter Halbleiterspeicher nach einem der Ansprüche 5 bis7, – beidem die Vergleicherschaltung (30) derart ausgebildet ist,dass das erzeugte Aktivierungssignal einen ersten Pegel (AS1) annimmt,wenn die am ersten Eingangsanschluß (V1) der Vergleicherschaltunganliegende temperaturabhängigeSteuerspannung (VT) größer istals die am zweiten Eingangsanschluß (V2) der Vergleicherschaltunganliegende Referenzspannung (VREF), – bei dem die Vergleicherschaltung(30) derart ausgebildet ist, dass das erzeugte Aktivierungssignaleinen zweiten Pegel (AS2) annimmt, wenn die am ersten Eingangsanschluß (V1) derVergleicherschaltung (30) anliegende temperaturabhängige Steuerspannung(VT) kleiner ist als das am zweiten Eingangsanschluß (V2) derVergleicherschaltung anliegende Referenzspannung (VREF).
[9] Integrierter Halbleiterspeicher nach Anspruch 8, – bei demdie Spannungsgeneratorschaltung (50) eine erste Ladungspumpe(51) zur Erzeugung der ersten Steuerspannung (VPP1) undeine zweite Ladungspumpe (52) zur Erzeugung der zweitenSteuerspannung (VPP2) umfasst, – bei dem die erste und zweiteLadungspumpe (51, 52) jeweils einen Anschluß (51a, 52a)zum Aktivieren der jeweiligen Ladungspumpe aufweisen, wobei die Anschlüsse zumAktivieren der jeweiligen Ladungspumpe mit dem Eingangsanschluß (50a)der Spannungsgeneratorschaltung verbunden sind, – bei demdie erste Ladungspumpe (51) beim Anlegen des ersten Pegelsdes Aktivierungssignals (AS1) aktivierbar und die zweite Ladungspumpe(52) beim Anlegen des zweiten Pegels des Aktivierungssignals (AS2)aktivierbar ist.
[10] Integrierter Halbleiterspeicher nach Anspruch 9, – bei demdie Spannungsgeneratorschaltung (50) einen dritten Ausgangsanschluß (50d)zur Erzeugung einer dritten Steuerspannung (VNWLL1) und einen viertenAusgangsanschluß (50e)zur Erzeugung einer vierten Steuerspannung (VNWLL2) umfasst, – bei demdie Spannungsgeneratorschaltung (50) eine dritte Ladungspumpe(53) zur Erzeugung der dritten Steuerspannung (VNWLL1)und eine vierte Ladungspumpe (54) zur Erzeugung der viertenSteuerspannung (VNWLL2) umfasst, – bei dem die dritte und vierteLadungspumpe (53, 54) jeweils einen Anschluß (53a, 54a)zum Aktivieren der jeweiligen Ladungspumpe aufweisen, wobei die Anschlüsse zumAktivieren der jeweiligen Ladungspumpe mit dem Eingangsanschluß (50a)der Spannungsgeneratorschaltung verbunden sind, – bei demdie dritte Ladungspumpe (53) beim Anlegen des ersten Pegelsdes Aktivierungssignals (AS1) aktivierbar und die vierte Ladungspumpe(54) beim Anlegen des zweiten Pegels des Aktivierungssignals (AS2)aktivierbar ist, – beidem dem Steueranschluß (ST)des Auswahltransistors (AT) die dritte Steuerspannung (VNWLL1) zugeführt wird,wenn die von der Temperatursensorschaltung (20) aufgenommeneTemperatur im ersten Temperaturbereich liegt und, – bei demdem Steueranschluß (ST)des Auswahltransistors (AT) die vierte Steuerspannung (VNWLL2) zugeführt wird,wenn die von der Temperatursensorschaltung (20) aufgenommeneTemperatur im zweiten Temperaturbereich liegt.
[11] Integrierter Halbleiterspeicher nach Anspruch 8, – bei demdie Spannungsgeneratorschaltung eine fünfte Ladungspumpe (55)zur Erzeugung der ersten Steuerspannung (VPP1), einen ersten steuerbaren Schalter(SW1) mit einem Steueranschluß (P1)und eine erste Zusatzschaltung (56) zur Spannungserhöhung einereingangsseitig angelegten Spannung mit einem Eingangsanschluß (56a)zum Anlegen der ersten Steuerspannung (VPP1) umfasst, wobei die zweiteSteuerspannung (VPP2) mit der ersten Zusatzschaltung (56)erzeugbar ist, – beidem die erste Zusatzschaltung (56) ausgangsseitig mit demzweiten Ausgangsanschluß (50c)der Spannungsgeneratorschaltung zur Erzeugung der zweiten Steuerspannung(VPP2) verbunden ist, – beidem der Steueranschluß (P1)des ersten steuerbaren Schalters (SW1) mit dem Eingangsanschluß (50a)der Spannungsgeneratorschaltung verbunden ist, – bei demder erste steuerbare Schalter (SW1) beim Anlegen des ersten Pegelsdes Aktivierungssignals (AS1) in einen ersten Schaltzustand undbeim Anlegen des zweiten Pegels des Aktivierungssignals (AS2) ineinen zweiten Schaltzustand schaltbar ist, – bei dem die fünfte Ladungspumpe(55) im ersten Schaltzustand des ersten steuerbaren Schalters (SW1)ausgangsseitig mit dem ersten Ausgangsanschluß (50b) der Spannungsgeneratorschaltungzur Erzeugung der ersten Steuerspannung (VPP1) verbunden ist, – bei demdie fünfteLadungspumpe (55) im zweiten Schaltzustand des ersten steuerbarenSchalters (SW1) ausgangsseitig mit dem Eingangsanschluß (56a)der ersten Zusatzschaltung (56) verbunden ist.
[12] Integrierter Halbleiterspeicher nach Anspruch 11, – bei demdie Spannungsgeneratorschaltung einen dritten Ausgangsanschluß (50d)zur Erzeugung einer dritten Steuerspannung (VNWLL1) und einen vierten Ausgangsanschluß (50e)zur Erzeugung einer vierten Steuerspannung (VNWLL2) umfasst, – bei demdie Spannungsgeneratorschaltung eine sechste Ladungspumpe (57)zur Erzeugung der dritten Steuerspannung (VNWLL1), einen zweitensteuerbaren Schalter (SW2) mit einem Steueranschluß (P2) undeine zweite Zusatzschaltung (58) zur Spannungserhöhung einereingangsseitig angelegten Spannung mit einem Eingangsanschluß (58a)zum Anlegen der dritten Steuerspannung (VNWLL1) umfasst, wobei dievierte Steuerspannung (VNWLL2) mit der zweiten Zusatzschaltung (58)erzeugbar ist, – beidem die zweite Zusatzschaltung (58) ausgangsseitig mitdem vierten Ausgangsanschluß (50e)der Spannungsgeneratorschaltung zur Erzeugung der vierten Steuerspannung(VNWLL2) verbunden ist, – beidem der Steueranschluß (P2)des zweiten steuerbaren Schalters (SW2) mit dem Eingangsanschluß (50a)der Spannungsgeneratorschaltung verbunden ist, – bei demder zweite steuerbare Schalter (SW2) beim Anlegen des ersten Pegeldes Aktivierungssignals (AS1) in einen ersten Schaltzustand undbeim Anlegen des zweiten Pegels des Aktivierungssignals (AS2) ineinen zweiten Schaltzustand schaltbar ist, – bei dem die sechste Ladungspumpe(57) im ersten Schaltzustand des zweiten steuerbaren Schalters (SW2)ausgangsseitig mit dem dritten Ausgangsanschluß (50d) der Spannungsgeneratorschaltungzur Erzeugung der dritten Steuerspannung (VNWLL1) verbunden ist, – bei demdie sechste Ladungspumpe (57) im zweiten Schaltzustanddes zweiten steuerbaren Schalters (SW2) ausgangsseitig mit dem Eingangsanschluß (58a)der zweiten Zusatzschaltung (58) verbunden ist, – bei demdem Steueranschluß (ST)des Auswahltransistors (AT) die dritte Steuerspannung (VNWLL1) zuführbar ist,wenn die von der Temperatursensorschaltung (20) aufgenommeneTemperatur im ersten Temperaturbereich liegt, und – bei demdem Steueranschluß (ST)des Auswahltransistors (AT) die vierte Steuerspannung (VNWLL2) zuführbar ist,wenn die von der Temperatursensorschaltung (20) aufgenommeneTemperatur im zweiten Temperaturbereich liegt.
[13] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis12, bei dem der Augangsanschluß (30c)der Vergleicherschaltung (30) über einen taktgesteuerten Schalter(40) mit dem Eingangsanschluß (50a) der Spannungsgeneratorschaltung (50)verbindbar ist.
[14] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis13, bei dem die im ersten Temperaturbereich erzeugbare erste Steuerspannung (VPP1)im Vergleich zu der im zweiten Temperaturbereich erzeugbaren zweitenSteuerspannung (VPP2) einen niedrigeren Spannungswert aufweist.
[15] Integrierter Halbleiterspeicher nach einem der Ansprüche 10 oder12, bei dem die im ersten Temperaturbereich erzeugbare dritte Steuerspannung(VNWLL1) im Vergleich zu der im zweiten Temperaturbereich erzeugbarenzweiten Steuerspannung (VNWLL2) einen negativeren Spannungswert aufweist.
[16] Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis15, bei dem die erste und zweite Steuerspannung (VPP1, VPP2) derSpannungsgeneratorschaltung derart ausgebildet sind, dass beim Zugriffauf die Speicherzelle der Auswahltransistor (AT) durch das Anlegender ersten oder zweiten Steuerspannung leitend steuerbar ist.
[17] Integrierter Halbleiterspeicher nach einem der Ansprüche 10,12 oder 15, bei dem die dritte und vierte Steuerspannung (VNWLL1,VNWLL2) derart ausgebildet ist, dass bei nichtaktiver Speicherzelle (SZ)der Auswahltransistor (AT) durch das Anlegen der dritten oder viertenSteuerspannung im Sperrbetrieb betreibbar ist.
[18] Verfahren zum Betreiben eines integrierten Halbleiterspeichersnach einem der Ansprüche1 bis 17, – beidem ein integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis17 vorgesehen wird, – beidem der integrierte Halbleiterspeicher in einem ersten Temperaturbereichund in einem zweiten Temperaturbereich betreibbar ist, wobei dererste Temperaturbereich oberhalb des zweiten Temperaturbereichsliegt, – beidem eine Referenzschaltung (10) ein temperaturunabhängiges Referenzsignal(VREF) erzeugt, – beidem eine Temperatursensorschaltung (20) ein temperaturabhängiges Steuersignal(VT) erzeugt, – beidem eine Vergleicherschaltung (30) das temperaturabhängige Steuersignal(VT) mit dem temperaturunabhängigenReferenzsignal (VREF) vergleicht und in Abhängigkeit von diesem Vergleichein Aktivierungssignal (AS) erzeugt, – bei dem die Vergleicherschaltung(30) einen ersten Pegel des Aktivierungssignals (AS1) erzeugt,wenn die Temperatursensorschaltung eine Temperatur im ersten Temperaturbereichdetektiert, – beidem die Vergleicherschaltung (30) einen zweiten Pegel desAktivierungssignals (AS2) erzeugt, wenn die Temperatursensorschaltungeine Temperatur im zweiten Temperaturbereich detektiert, – bei demeine Spannungsgeneratorschaltung (50) eine erste Steuerspannung(VPP1) zur Steuerung des Auswahltransistors erzeugt, wenn das Aktivierungssignaleinen ersten Pegel (AS1) annimmt, – bei dem die Spannungsgeneratorschaltung(50) eine zweite Steuerspannung (VPP2) zur Steuerung desAuswahltransistors erzeugt, wenn das Aktivierungssignal einen zweitenPegel (AS2) annimmt.
[19] Verfahren zum Betreiben eines integrierten Halbleiterspeichersnach Anspruch 18, bei dem die Referenzschaltung (10) durchdas eingangsseitige Anlegen eines Stellsignals (VST) ausgangsseitig einetemperaturunabhängigeReferenzsspannung (VREF) erzeugt.
[20] Verfahren zum Betreiben eines integrierten Halbleiterspeichersnach Anspruch 18, – beidem die Referenzschaltung mit einem programmierbaren Element (11)vorgesehen wird, – beidem das programmierbare Element der Referenzschaltung durch dasAnlegen eines Programmiersignals (VPR) programmiert wird, – bei demdie Referenzschaltung (10) in Abhängigkeit vom Zustand des programmierbarenElements (11) ausgangsseitig eine temperaturunabhängige Referenzspannung(VREF) erzeugt.
[21] Verfahren zum Betreiben eines integrierten Halbleiterspeichersnach einem der Ansprüche18 bis 20, bei dem die Temperatursensorschaltung (20) einelinear von der Temperatur des integrierten Halbleiterspeichers abhängige Steuerspannung(VT) erzeugt.
[22] Verfahren zum Betreiben eines integrierten Halbleiterspeichersnach einem der Ansprüche19 bis 21, – beidem die Temperatursensorschaltung (20) die Steuerspannung(VT) oberhalb der Referenzspannung (VREF) erzeugt, wenn die Temperatursensorschaltungeine Temperatur im ersten Temperaturbereich detektiert, – bei demdie Temperatursensorschaltung (20) die Steuerspannung (VT)unterhalb der Referenzspannung (VREF) erzeugt, wenn die Temperatursensorschaltungeine Temperatur im zweiten Temperaturbereich detektiert.
[23] Verfahren zum Betreiben eines integrierten Halbleiterspeichersnach einem der Ansprüche18 bis 22, – beidem zwischen dem Ausgangsanschluß (30c) der Vergleicherschaltungund den Eingangsanschluß (50a)der Spannungsgeneratorschaltung (50) ein taktgesteuerterSchalter (40) vorgesehen wird, – bei dem das Aktivierungssignal über einentaktgesteuerten Schalter (40) der Spannungsgeneratorschaltung(50) zugeführtwird, – beidem der taktgesteuerter Schalter (40) von einem Taktsignal(TS) mit einer Periodendauer angesteuert wird, – bei demder taktgesteuerte Schalter (40) während der Periodendauer desTaktsignals (TS) kurzzeitg geschlossen und wieder geöffnet wird, – bei demdie Periodendauer überdie Frequenz des Taktsignals einstellbar ist.

类似技术:

公开号 | 公开日 | 专利标题

US10192594B2|2019-01-29|Semiconductor device

US7116155B2|2006-10-03|High voltage ripple reduction and substrate protection

TWI232452B|2005-05-11|Semiconductor memory circuit

US4964082A|1990-10-16|Semiconductor memory device having a back-bias voltage generator

DE4117846C2|2001-08-30|Integrierter Halbleiterspeicher mit internem Spannungsverstärker mit geringerer Abhängigkeit von der Speisespannung

US5872737A|1999-02-16|Semiconductor integrated circuit device in which influence of power supply noise on internal circuitry during operation of input/output buffer is prevented

KR100467918B1|2005-06-02|낮은동작전압에서유효한전압변환회로를구비한반도체집적회로

US7978556B2|2011-07-12|On-chip temperature sensor

US7345938B2|2008-03-18|Semiconductor device

US6992928B2|2006-01-31|Semiconductor memory device with an improved memory cell structure and method of operating the same

KR100608970B1|2006-08-03|Semiconductor integrated circuit device

US8599639B2|2013-12-03|Semiconductor device including internal voltage generation circuit

US6483165B2|2002-11-19|Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation

CN100555824C|2009-10-28|升压电路、半导体装置以及电子设备

US5490116A|1996-02-06|Semiconductor memory device including a component having improved breakdown voltage characteristics

US6538945B2|2003-03-25|Sense amplifiers having reduced Vth deviation

US6816418B2|2004-11-09|MIS semiconductor device having improved gate insulating film reliability

KR100414319B1|2004-01-07|내부 전압 발생 회로

KR100543659B1|2006-01-20|내부전압 생성용 액티브 드라이버

KR100714300B1|2007-05-04|Semiconductor device

KR950010621B1|1995-09-20|반도체 기억장치

US5764562A|1998-06-09|Semiconductor memory device

US5302870A|1994-04-12|Apparatus for providing multi-level potentials at a sense node

US6477100B2|2002-11-05|Semiconductor memory device with over-driving sense amplifier

JP4257064B2|2009-04-22|昇圧電位発生回路及び制御方法

同族专利:

公开号 | 公开日

US20050174164A1|2005-08-11|

DE102004005667B4|2006-02-09|

US7313044B2|2007-12-25|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

DE10121199A1|2001-04-30|2002-11-07|Infineon Technologies Ag|Schaltungsanordnung und Verfahren zum Lesen von Speicherzellen|

DE10163306A1|2001-12-21|2003-04-03|Infineon Technologies Ag|Dynamischer Speicher mit programmierbarer Auffrischfrequenz|

DE10216909C1|2002-04-17|2003-10-09|Infineon Technologies Ag|Spannungspegel-Wandlerschaltung für Speicherdecodierschaltungen|EP2256570A1|2009-05-11|2010-12-01|Continental Automotive GmbH|Verfahren und Steuereinheit zum Betreiben eines flüchtigen Speichers, Schaltungsanordnung und Fahrtenschreiber|KR0129197B1|1994-04-21|1998-10-01|문정환|메모리셀어레이의 리플레쉬 제어회로|

KR100298432B1|1998-05-19|2001-08-07|김영환|반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법|

US6438057B1|2001-07-06|2002-08-20|Infineon Technologies Ag|DRAM refresh timing adjustment device, system and method|

DE10214102B4|2002-03-28|2007-08-09|Infineon Technologies Ag|Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren|

US7027343B2|2003-09-22|2006-04-11|Micron Technology|Method and apparatus for controlling refresh operations in a dynamic memory device|KR100761369B1|2005-03-31|2007-09-27|주식회사 하이닉스반도체|온도변화 적응형 내부 전원 발생 장치|

KR20060127366A|2005-06-07|2006-12-12|주식회사 하이닉스반도체|내부전압 구동 회로|

KR100757917B1|2005-11-29|2007-09-11|주식회사 하이닉스반도체|반도체 메모리의 기준전압 생성장치|

DE102005058438B4|2005-12-07|2008-09-11|Qimonda Ag|Integrierter Halbleiterspeicher mit Ermittelung einer Chiptemperatur|

US7590473B2|2006-02-16|2009-09-15|Intel Corporation|Thermal management using an on-die thermal sensor|

KR100846387B1|2006-05-31|2008-07-15|주식회사 하이닉스반도체|반도체 메모리 소자의 온도 정보 출력 장치|

US7436724B2|2006-08-04|2008-10-14|Sandisk Corporation|Method and system for independent control of voltage and its temperature co-efficient in non-volatile memory devices|

KR100851989B1|2006-10-12|2008-08-13|주식회사 하이닉스반도체|반도체 메모리 장치의 온도정보 출력회로 및 방법|

US7403434B1|2006-12-29|2008-07-22|Sandisk Corporation|System for controlling voltage in non-volatile memory systems|

US7447093B2|2006-12-29|2008-11-04|Sandisk Corporation|Method for controlling voltage in non-volatile memory systems|

US7760569B2|2007-04-05|2010-07-20|Qimonda Ag|Semiconductor memory device with temperature control|

JP2011014575A|2009-06-30|2011-01-20|Renesas Electronics Corp|半導体集積回路|

US20140104012A1|2012-10-12|2014-04-17|Accusilicon USA Inc.|Oscillator compensation circuits|

KR101978516B1|2012-11-23|2019-05-14|에스케이하이닉스 주식회사|반도체 장치|

US9330790B2|2014-04-25|2016-05-03|Seagate Technology Llc|Temperature tracking to manage threshold voltages in a memory|

US20200343245A1|2017-12-06|2020-10-29|Semiconductor Energy Laboratory Co., Ltd.|Storage device and electronic device|

JP6709825B2|2018-06-14|2020-06-17|華邦電子股▲ふん▼有限公司ＷｉｎｂｏｎｄＥｌｅｃｔｒｏｎｉｃｓＣｏｒｐ．|DRAM and its operating method|

法律状态:
2005-09-15| OP8| Request for examination as to paragraph 44 patent law|

2006-08-03| 8364| No opposition during term of opposition|

2010-02-25| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |

2015-06-05| R082| Change of representative|

2015-06-05| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |

2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |

2016-09-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|

优先权:

申请号 | 申请日 | 专利标题

DE200410005667|DE102004005667B4|2004-02-05|2004-02-05|Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb|DE200410005667| DE102004005667B4|2004-02-05|2004-02-05|Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb|

US11/050,428| US7313044B2|2004-02-05|2005-02-04|Integrated semiconductor memory with temperature-dependent voltage generation|

[返回顶部]