• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Ein halbleitender Wafer mit einer darauf ausgebildeten Schicht aus leitendem Material wird poliert. Der Halbleiterwafer wird gegen ein Polierschleifkissen gedreht. Eine Lösung wird auf dem Halbleiterwafer und auf das Polierschleifkissen aufgebracht. Die Lösung enthält ein Ätzmittel des leitenden Materials.
    公开号:DE102004002407A1
    申请号:DE200410002407
    申请日:2004-01-16
    公开日:2004-11-11
    发明作者:Alexander Simpson；Peter Wrschka
    申请人:Infineon Technologies AG；
    IPC主号:B24B37-04
    专利说明:
    [0001] Dievorliegende Erfindung betrifft ein Verfahren für die Herstellung von integriertenHalbleiterschaltungsbauelementen und insbesondere die Ausbildungvon Metallverbindungen, die in integrierten Halbleiterschaltungsbauelementenverwendet werden.
    [0002] SowieStrukturelemente von Halbleiterbauelementen schrumpfen und die Anzahlvon Schichten zur Leitungsführungzunimmt, werden Unregelmäßigkeitenjeder Größe in derOberflächeeiner jeweiligen Schicht in die danach abgeschiedenen darüberliegendenSchichten übertragenund erzeugen noch größere Unregelmäßigkeitenin den Oberflächender darüberliegendenSchichten. Die Unregelmäßigkeitender Oberflächeverzerren die Höhenund Formen aller auf den Oberflächender darüberliegendenSchichten ausgebildeten Strukturmerkmale und machen das Belichtenauf und die Ausrichtung von darunterliegenden auf darüberliegende Schichtenschwieriger. Oftmals übersteigendie Höhenschwankungenin den Oberflächender darüberliegendenSchichten die Schärfentiefeder fotolithographischen Werkzeuge, so dass es im wesentlichen unmöglich ist,die beabsichtigten Strukturmerkmale über die ganze Oberfläche zu belichtenoder eine Belichtungsmaske auf vorausgegangene Ebenen auszurichten.
    [0003] Umbei jeder Schicht eine im wesentlichen flache oder planare Oberfläche zu erzeugen,so dass Formen mit hoher geometri scher und Maßgenauigkeit belichtet werden,werden Planarisierungsverfahren eingesetzt. Ein derartiges bekanntesPlanarisierungsverfahren besteht im Einsatz eines "Damascene"-Prozesses, der chemisch-mechanischesPolieren (CMP) verwendet. Bei dem "Damascene"-Prozess werden eine oder mehrere Dielektrikumsschichten über derDielektrikumsschicht des Bauelements abgeschieden und Öffnungenwerden in den Dielektrikumsschichten ausgebildet. Ein Leitermaterialwird überder Dielektrikumsschicht und in den Öffnungen abgeschieden. Dannwird überchemisch-mechanisches Polieren die Oberfläche planarisiert, damit nämlich bewirktwird, dass die obere Oberflächedes Leitermaterials sich auf der gleichen Höhe wie die obere Oberfläche derDielektrikumsschicht befindet, so dass das Leitermaterial in dieDielektrikumsschicht "eingelegt" ist.
    [0004] Beieiner einzigen Ebene von Zwischenverbindungen wird ein "Einzel-Damascene"-Prozess verwendet.Eine dünneStoppschicht fürKanälewird übereiner Dielektrikumsschicht eines Bauelements abgeschieden und dientals eine Ätzstoppschicht.Dann wird eine Photolackschicht auf der ersten Stoppschicht für Kanäle abgeschiedenund fotolithographisch strukturiert, und die belichteten Teile derersten Stoppschicht fürKanälewerden dann anisotrop geätzt,damit man Öffnungenzu den Kontaktgebieten des Bauelements erhält. Dann wird eine Dielektrikumsschichtfür Kanäle auf derersten Stoppschicht fürKanäleausgebildet. Wenn die Dielektrikumsschicht für Kanäle oder die Stoppschicht für Kanäle ein Oxidmaterialist wie etwa Siliziumdioxid (SiO2), dannist in der Regel die andere der beiden Schichten ein Nitrid wieetwa Siliziumnitrid (SiN), so dass man selektives Ätzen verwendenkann. Die Dielektrikumsschicht fürKanälewird dann weiteren fotolithographischen Strukturierungs- und Ätzschrittenunterzogen, um darin Öffnungenfür Kanäle auszubilden.Eine dünneHaftschicht wie etwa Tantalnitrid (TaN), Titannitrid (TiN) oderWolframnitrid (WN) kann dann auf der Dielektrikumsschicht für Kanäle abgeschiedenwerden, um die Öffnungenfür Kanäle oderLeitungen auszukleiden und eine gute Haftung eines etwaigen danachabgeschiedenen Materials an der Dielektrikumsschicht für Kanäle sicherzustellen.
    [0005] Dannwird ein Leitermaterial wie etwa Kupfer (Cu), Tantal (Ta), Titan(Ti) oder Wolfram (W) überder Dielektrikumsschicht fürKanäleausgebildet und fülltdie Öffnungenin der Dielektrikumsschicht fürKanäle.Ein chemisch-mechanischer Polierschritt wird dann durchgeführt, umetwaige Teile des Leitermaterials zu entfernen, die sich über deroberen Oberflächeder Dielektrikumsschicht fürKanälebefinden, wodurch Leiterbahnen in der Dielektrikumsschicht für Kanäle ausgebildetwerden und um die obere Oberflächeder beiden Schichten zu "planarisieren". Als letzte Schichtkann dann eine "Kappen"-Schicht abgeschiedenwerden.
    [0006] Beikomplexeren Bauelementen wird alternativ eine "Dual-Damascene"-Technik verwendet. Anstelle der Kappenschichtwird eine Stoppschicht fürKontaktlöcherabgeschieden, und eine Dielektrikumsschicht für Kontaktlöcher wird dann auf der Stoppschichtfür Kontaktlöcher abgeschieden.Wenn entweder die Stoppschicht fürKontaktlöcheroder die Dielektrikumsschicht fürKontaktlöcherein Oxidmaterial ist, dann ist die andere der beiden Schichten einNitridmaterial, so dass die beiden Schichten selektiv geätzt werdenkönnen.
    [0007] Danachwerden eine weitere Stoppschicht für Kanäle und eine weitere Dielektrikumsschichtfür Kanäle auf derDielektrikumsschicht fürKontaktlöcherausgebildet. Wenn eine der weiteren Dielektrikumsschicht für Kanäle oderder weiteren Stoppschicht fürKanäleein Oxidmaterial ist, dann ist die andere wieder ein Nitridmaterial,so dass die beiden Schichten selektiv geätzt werden können. Dieweitere Dielektrikumsschicht fürKanäle,die weitere Stoppschicht fürKanäle,die Dielektrikumsschicht fürKontaktlöcherund die Stoppschicht für Kontaktlöcher werdendann weiterer fotolithographischer Bearbeitung und Ätzung unterzogen,um Kontaktlöcherund weitere Öffnungenfür Kanäle oderLeitungen in den Schichten auszubilden. Dann kann eine dünne Haftschichtauf der weiteren Dielektrikumsschicht für Kanäle abgeschieden werden, umdie weiteren Öffnungenfür Kanäle und die Öffnungenfür Kontaktlöcher auszukleiden.Eine Barrieren- oder Linerschicht wird dann auf der Haftschichtabgeschieden und kleidet die Haftschicht in den weiteren Öffnungenfür Kanäle und den Kontaktlöchern aus.Danach wird ein weiteres Leitermaterial über der Dielektrikumsschichtfür Kanäle abgeschiedenund fülltdie weiteren Öffnungenfür Kanäle und dieKontaktlöcher.
    [0008] Dannwird überein CMP-Verfahren der Teil der weiteren Leitermaterial- und Barrieren-oder Linerschicht entfernt, der sich über der weiteren Dielektrikumsschichtfür Kanäle befindet,um weitere Leiterbahnen auszubilden. Dann kann als letzte Schichteine "Kappen"-Schicht über denweiteren Leitungen fürKanäleausgebildet werden. Alternativ wird eine Ätzstoppschicht ausgebildet,und die weitere Bearbeitung wird durchgeführt, um zusätzliche Ebenen von Leiterbahnenund Kontaktlöchernauszubilden. Individuelle und/oder mehrere Ebenen aus Einzel- undDual-Damascene-Strukturen könnenfür einzelneund mehrere Ebenen von Leitern und Kontaktlöchern, die auch als Verbindungszwischenlagenbekannt sind, ausgebildet werden.
    [0009] ZurDurchführungder obigen CMP-Verfahren enthälteine herkömmlicheCMP-Vorrichtung in der Regel einen Drehtisch mit einem darauf angeordnetenPolierkissen und einer Waferhalterung, die einen Wafer hält. DerWafer wird von einer Platte in einer invertierten Position gegendas Polierkissen gehalten. Ein vorbestimmter Druck wird auf denWafer gegen das Polierkissen ausgeübt, und eine Aufschlämmung wirdzwischen dem Wafer und dem Polierkissen aufgetragen. Beim Betriebdrehen sich das Polierkissen und der Wafer relativ zueinander. DerWafer wird durch mechanischen Abrieb von dem Polierkissen und vonTeilchen in der Aufschlämmungund durch chemische Wirkung von der Aufschlämmung auf dem Polierkissenpoliert.
    [0010] Vorrichtungenzum Polieren von Halbleiterwafern sind in der Technik wohlbekannt.In der Regel werden zwei Poliertücherverwendet. Der Halbleiterwafer wird zunächst mit einem harten Tuchauf einem Primärdrehtischpoliert. Das harte Tuch planarisiert die Waferoberfläche, indemes das Material auf höherangehobenen Bereichen schneller entfernt als in den unteren Bereichen.Der Wafer wird dann unter Verwendung des weichen Tuchs poliert,um etwaiges Restmaterial oder Aufschlämmungsreste auf der Waferoberfläche zu entfernenund die Gleichförmigkeitdes Wafers zu verbessern.
    [0011] Diebekannten chemisch-mechanischen Poliersysteme sind jedoch mit demNachteil verbunden, dass die Geschwindigkeit, mit der Leitermaterialentfernt wird, in Gebieten mit einer höheren Strukturdichte, nämlich inGebieten mit einer höherenDichte von Leitern, größer istals in Gebieten mit einer geringeren Strukturdichte. Wenn die ganzeLeitermaterial- und Linerschicht, die sich auf der Dielektrikumsschichtfür Kanäle in denGebieten mit höhererStrukturdichte befindet, entfernt wird, bleiben daher ein Teil desLeitermaterials, das sich auf der Dielektrikumsschicht für Kanäle in denGebieten mit geringerer Strukturdichte befindet, sowie die Linerschichtzurück.Um sicherzustellen, dass die ganze Leitermaterial- und Linerschicht,die sich auf der Dielektrikumsschicht für Kanäle in den Gebieten mit geringererStrukturdichte befindet, entfernt wird, müssen die Gebiete mit höherer Strukturdichte "überpoliert" werden. Außerdem wird das Material während CMP über den ganzenWafer hinweg niemals vollständiggleichförmigentfernt, auch fürBereiche des Wafers, die die gleiche Strukturdichte aufweisen. Deshalbmüsseneinige Bereiche des Wafers im Vergleich zu anderen Bereichen länger poliertwerden, um die ganze Metallüberdeckungzu entfernen. Durch das Überpolierenwerden oftmals ein Teil der Leiterbahnen sowie ein Teil der Dielektrikumsschichtfür Kanäle entfernt,ein Effekt, der als "Einwölbung" (im Englischen dishing)bekannt ist. Das Entfernen des Materials von den Leiterbahnen istjedoch oftmals unerwünscht,da die elektrische Leistung der Bauelemente durch die Menge an leitendemMaterial in den Leitern beeinflußt werden kann. Der CMP-Schritt muss deshalbeine ausreichende Längeaufweisen, damit die ganze darüberliegendeLeitermaterial- und Linerschicht in den Gebieten mit geringererStrukturdichte entfernt wird, muss jedoch kurz genug sein, um eine übermäßige Einwölbung inden Gebieten mit höherer Dichtezu vermeiden, was die elektrische Leistung verschlechtern würde.
    [0012] NeuereGenerationen von schnelleren Bauelementen enthalten Leiterbahnen,die kleiner und schmaler sind und die in den Gebieten mit höherer Dichteenger beieinander liegen. Die kleineren und schmaleren Leitungenund die gesteigerte Dichte der Leitungen verringern das CMP-Prozessfensterweiter zwischen einem inadäquatenEntfernen des Leitermaterials in den Gebieten mit geringerer Strukturdichteund einer übermäßigen Einwölbung inden Gebieten mit höhererDichte. Bei einigen Verfahren entfällt das Prozessfenster ganz,was zu einem vollständigenEntfernen der Leiterbahnen in einigen der Gebiete mit höherer Dichteführt, wieetwa an der Kante des Wafers. Dadurch würden die Bauelemente in diesenGebieten unbrauchbar werden, wodurch die Prozeßausbeute reduziert wird unddie Herstellungskosten steigen.
    [0013] Esist deshalb wünschenswert,einen chemisch-mechanischen Polierprozess bereitzustellen, der die darüberliegendeLeitermaterial- und Linerschicht in den Gebieten mit geringererStrukturdichte ohne übermäßige Einwölbung inden Gebieten mit höhererDichte vollständigentfernt.
    [0014] Dievorliegende Erfindung löstdie obigen Probleme durch Bereitstellen eines chemisch-mechanischen Polierprozesses,der ein Schleifkissen verwendet, in das Schleifteilchen eingebettetsind, und der eine chemische Lösungmit Metallätzmittelnverwendet, die währenddes CMP-Verfahrens auf die Waferplatte geleitet wird.
    [0015] Gemäß einemAspekt der Erfindung wird ein Halbleiterwafer mit einer darauf ausgebildetenSchicht aus leitendem Material po liert. Der Halbleiterwafer wirdgegen ein Polierschleifkissen gedreht. Eine Lösung wird auf den Halbleiterwaferund auf das Polierschleifkissen aufgetragen. Die Lösung enthält ein Ätzmitteldes leitenden Materials.
    [0016] Gemäß einemweiteren Aspekt der Erfindung wird ein Halbleiterbauelement aufeinem Halbleiterwafer hergestellt. Mindestens eine Dielektrikumsschichtwird auf einem Substrat abgeschieden, und die Dielektrikumsschichtwird strukturiert und geätzt,um darin eine oder mehrere Öffnungenauszubilden. Eine Linerschicht wird auf der Dielektrikumsschichtund entlang einem Boden und Seitenwänden der Öffnung abgeschieden. Eine Leiterschichtwird auf der Linerschicht abgeschieden, die die Öffnung vollständig füllt undsich darübererstreckt. Die Leiterschicht wird poliert, um einen Teil der leitendenSchicht zu entfernen, der sich außerhalb der Öffnung erstreckt,und um einen Teil der leitenden Schicht zu entfernen, der sich über der Öffnung erstreckt.Der Polierschritt beinhaltet das Drehen des Halbleiterwafers gegenein Polierschleifkissen und Auftragen einer Lösung auf den Halbleiterwaferund auf das Polierschleifkissen. Die Lösung enthält ein Ätzmittel für das leitende Material.
    [0017] Dieobigen Aspekte, Merkmale und Vorteile der vorliegenden Erfindungerkennt man besser bei Betrachtung unter Bezugnahme auf die folgendeBeschreibung der bevorzugten Ausführungsformen und beiliegendenZeichnungen.
    [0018] 1A bis 1C sind Diagramme, die die Verfahrensschritteeines existierenden Damascene-Prozesses veranschaulichen, der einenbekannten chemisch-mechanischen Polierschritt (CMP-Schritt) enthält.
    [0019] 2A bis 2C sind Diagramme, die den Effekt, dendie Strukturdichte von Leitungen auf die planarisierte Oberfläche hat,wenn ein bekannter CMP-Schritt verwendet wird, veranschaulichen.
    [0020] 3A bis 3D veranschaulichen die Schritte einesVerfahrens, der einen CMP-Schritt gemäß der Erfindung beinhaltet.
    [0021] Die 1A bis 1C veranschaulichen die Schritte einesbekannten Damascene-Prozesses. Zunächst wird, wie 1A zeigt, auf einem Substrat 100 eineIsolierschicht 102 wie etwa Siliziumdioxid abgeschieden. Dannwird eine nicht gezeigte Lackschicht auf der Isolierschicht abgeschiedenund auf bekannte Weise belichtet, wie etwa unter Verwendung vonFotolithographie, Röntgenstrahllithographie,Elektronenstrahllithographie oder Ionenstrahllithographie. Dannwird die Lackschicht entwickelt, um entweder, wenn positiver Lackverwendet wird, die belichteten Teile der Lackschicht zu entfernenoder, wenn negativer Lack verwendet wird, die unbelichteten Teileder Lackschicht zu entfernen. Dann werden die verbleibenden Teiledes Lacks dazu verwendet, einen Ätzschrittzu maskieren, wie etwa unter Verwendung reaktiver Ionenätzung (RIE),einer anderen Plasmaätzungoder einer Nassätzung,um mindestens einige der belichteten Teile der Isolierschicht 102 zuentfernen.
    [0022] Wie 2B zeigt, wird als nächstes einLinermaterial 104 überder oberen Oberflächeder Isolierschicht 102 sowie entlang den Seitenwänden undam Boden der Öffnungenin der Isolierschicht abgeschieden. Ein leitendes Material wie etwaKupfer wird dann auf dem Linermaterial 104 abgeschieden.Das leitende Material bedeckt die obere Oberfläche der Isolierschicht undfüllt auchdie Öffnungenin der Isolierschicht und erstreckt sich über die Oberseiten der Öffnungen.
    [0023] Danachwird zum "Planarisieren" der oberen Oberfläche desWafers ein chemisch-mechanischer Polierschritt (CMP-Schritt) durchgeführt. DerCMP-Schritt entfernt denjenigen Teil des leitenden Materials, derauf der Isolierschicht abgeschieden ist, sowie denjenigen Teil desleitenden Materials, der sich überden Oberseiten der Öffnungenin dem isolierenden Material erstreckt, so dass ein verbleibenderTeil des leitenden Materials nur die Öffnungen im Isoliermaterial 102 füllt. Bevorzugtist die obere Oberflächedes verbleibenden Teils des leitenden Materials 104 mitder oberen Oberflächedes Isoliermaterials 102 bündig. Der CMP-Schritt kannauch denjenigen Teil des Linermaterials 104 entfernen,der auf dem Isoliermaterial 102 abgeschieden wurde.
    [0024] Derin 1A bis 1C gezeigte bekannte Planarisierungsprozessliefert jedoch nicht immer eine gleichförmige planare Oberfläche über dasganze Bauelement hinweg oder überden ganzen Wafer hinweg. Wie die 2A bis 2C zeigen, hängt dieGleichförmigkeitder Planarisierung vielmehr von der Strukturdichte ab, nämlich derEntfernung zwischen den Öffnungenin der Isolierschicht.
    [0025] 2A veranschaulicht Teileeines Wafers, wo ein Isoliermaterial 202 auf ein Substrat 200 abgeschiedenund auf die oben beschriebene bekannte Weise strukturiert und geätzt wird.Eine leitende Schicht 204 wird auf und in den Öffnungender Isolierschicht abgeschieden. Der linke Teil von 2A veranschaulicht ein Gebiet mit einerhöherenStrukturdichte, in dem als Beispiel drei eng beabstandete Öffnungenin der Isolierschicht ausgebildet sind. Der rechte Teil von 2A veranschaulicht hingegenein Gebiet mit einer geringeren Strukturdichte. Im Gebiet mit derhöherenStrukturdichte wird im Vergleich zu dem Gebiet mit der geringerenStrukturdichte ein größerer Teilder leitenden Schicht 204 zum Füllender Öffnungenin der Isolierschicht verwendet.
    [0026] 2B zeigt die beiden Gebietedes Wafers, nachdem ein CMP-Schritt alles darüberliegende leitende Materialim Gebiet mit höhererStrukturdichte aber nicht im Gebiet mit geringerer Strukturdichteentfernt hat. Da zum Füllenvon Öffnungenim Gebiet mit höhererStrukturdichte ein größerer Teilder leitenden Schicht verwendet wird, ist die Planarisierungsgeschwindigkeitim Gebiet mit höhererStrukturdichte größer alsdie im Gebiet mit geringerer Strukturdichte. Wenn der CMP-Schritt die ganzeleitende Schicht entfernt hat, die sich in dem Gebiet mit höherer Strukturdichteauf der Isolierschicht befindet, auf der linken Seite von 2B gezeigt, bleibt dadurcheine dünneSchicht aus leitendem Material auf dem Isoliermaterial in dem Gebietmit geringerer Strukturdichte zurück, auf der rechten Seite von 2B gezeigt.
    [0027] Umdas verbleibende darüberliegendeleitende Material im Gebiet mit geringerer Strukturdichte zu entfernen,wie im rechten Teil von 2C gezeigt,muss das Gebiet mit höherer Strukturdichte überpoliertwerden. Durch das Überpolierenwird ein Teil des Isoliermaterials sowie ein Teil des leitendenMaterials, der die Öffnungenin der Isolierschicht fülltund eine "Einwölbung" verursacht, entfernt,im linken Teil von 2C gezeigt.
    [0028] Diedurch die Einwölbungentstehenden dünnerenLeiterbahnen könnendie elektrischen Eigenschaften der Bauelemente beeinträchtigen.Außerdemkönnenin bestimmten Teilen des Wafers einige oder alle Leiterbahnen inden Gebieten mit höhererStrukturdichte entfernt werden.
    [0029] Dievorliegende Erfindung stellt ein Verfahren bereit, bei dem ein Wafersowohl in den Gebieten mit höhererals auch mit geringerer Strukturdichte ohne übermäßige Strukturerosion planarisiertwird.
    [0030] Die 3A bis 3D veranschaulichen ein Verfahren gemäß der Erfindung.Zunächstwird, wie 3A zeigt,eine Schicht aus Isoliermaterial 302, wie etwa TEOS oderSiliziumdioxid, auf einem Substrat 300 abgeschieden, dasein oder mehrere darin ausgebildete Bauelemente enthält. Dannwird eine dielektrische Linerschicht 304 wie etwa Siliziumnitrid(SiN) auf der Isolierschicht 302 in der Regel mit einerDicke von etwa 20 nm abgeschieden. In der Regel wird eine Nitridschichtauf einer Schicht vom Oxidtyp abgeschieden, um ein selektives Ätzen zwischenden beiden Schichten bereitzustellen. Eine nicht gezeigte optionaleSchicht einer Hartmaske aus Silizium vom p-Typ kann auf der zweitenIsolierschicht abgeschieden werden.
    [0031] Wie 3B zeigt, wird dann einenicht gezeigte Lackschicht auf der zweiten Isolierschicht abgeschieden,und Teile der Lackschicht werden belichtet, wie etwa unter Verwendungvon Fotolithographie, Röntgenstrahllithographie,Elektronenstrahllithographie oder Ionenstrahllithographie. Dannwird die Lackschicht entwickelt, und wenn positiver Lack verwendetwird, werden die belichteten Teile des Lacks entfernt, und wennnegativer Lack verwendet wird, werden die unbelichteten Teile desLacks entfernt. Als nächsteswird mit den zurückbleibendenTeilen der Lackschicht ein Ätzschrittmaskiert, wie etwa unter Verwendung von reaktivem Ionenätzen (RIE),einem anderen isotropen oder anisotropen Plasmaätzen oder Nassätzen. Somitwerden diejenigen Teile der beiden Isolierschichten entfernt, diedurch die Öffnungenin der Lackschicht belichtet werden. Danach wird eine Linerschicht 306 aufder Nitridschicht sowie entlang den Seitenwänden und an den Böden der Öffnungenin der Nitrid- und Oxidschicht abgeschieden. Die Linerschicht dientin der Regel als eine Haftschicht und kann Tantalnitrid (TaN), Titannitrid(TiN) oder Wolframnitrid (WN) sein, je nach dem leitenden Material,das späterabgeschieden wird. Danach wird eine Schicht aus leitendem Material 308 abgeschieden,um die Öffnungenin der Oxid- und Nitridschicht zu füllen, wobei ein bekanntes Verfahrenwie etwa Sputtern verwendet wird. Die leitende Schicht 308 erstrecktsich außerdem über denOberseiten der Öffnungenund auf der Nitridschicht. Die Leiterschicht ist in der Regel Wolfram(W), obwohl andere hochschmelzende Metalle wie etwa Tantal (Ta)oder Titan (Ti) oder ein nicht hochschmelzendes Metall wie etwaKupfer (Cu) verwendet werden können.
    [0032] Danachwird ein chemisch-mechanischer Polierschritt (CMP) gemäß der Erfindungdurchgeführt.Anstelle eines Drehtischs mit einem Polierkissen, das im bekanntenCMP-Verfahren verwendet wird, wird ein Polierschleifkissen verwendet,bei dem Schleifteilchen in dem Tuch eingebettet sind und unter Verwendungeines Klebers festgehalten werden. Eine chemische Lösung, dieein Ätzmittelfür dasWolfram oder andere leitende Material enthält, wird während des CMP-Schritts aufdie Platte geleitet. In der Regel enthält die chemische Lösung einOxidationsmittel wie etwa Eisennitrat oder Wasserstoffperoxid undeinen pH-Puffer wie etwa Phosphorsäure. Die Erfindung ist jedochnicht auf einen CMP-Schritt ohne Schleifmittel, d.h. auf Polierennur mit Schleifmitteln, die auf dem Tuch fixiert sind, beschränkt. Vielmehrkann in Verbindung mit dem Schleifkissen eine übliche Aufschlämmung verwendetwerden. Das bevorzugte Verfahren ist jedoch ein Polieren ohne irgendwelcheSchleifmittel in der Ätzmittellösung.
    [0033] Durchdie chemische Ätzmittellösung kannbei Verwendung in Verbindung mit dem festen Schleifmitteltuch allesdarüberliegendeleitende Material sowohl in Gebieten mit höherer als auch mit geringererStrukturdichte des Wafers ohne irgendwelche Einwölbung vom Wafer entfernt werden,nämlichohne irgendeine Erosion der Strukturen in den Gebieten mit höherer Strukturdichte.
    [0034] Wie 3C zeigt, wird durch denCMP-Schritt das ganze Wolfram oder andere leitende Material entfernt,das sich auf der Linerschicht 306 und auf der Nitridschicht 304 befindet,und derjenige Teil der leitenden Schicht 308 entfernt,der sich überder Oberseite der Öffnungenin der Oxidschicht 302 und der Nitridschicht 304 erstreckt.Weiterhin wird eine Ero sion unter Verwendung des CMP-Schritts derErfindung durch die Linerschicht, die teilweise entfernt wird, unddurch die Nitridschicht verhindert.
    [0035] Danachwird ein weiterer CMP-Schritt unter Verwendung der chemischen Lösung derErfindung durchgeführt,der die Linerschicht, wie in 3D gezeigt,entfernt, ohne dass das Wolfram oder das andere Metallmaterial 308 weitererodiert wird, das in den Öffnungenin der Isolierschicht zurückbleibt.
    [0036] Tabelle1 zeigt die in einer Leiterschicht aus Wolfram gemessene Erosionbei Verwendung des Verfahrens der Erfindung und die gemessene Erosionin einer Leiterschicht Wolfram unter Verwendung des bekannten CMP-Verfahrens.Das Ausmaß derErosion des Wolframs wird an verschiedenen Stellen über demWafer beginnend in der Mitte des Wafers und nach außen zurKante des Wafers hin gemessen. Der CMP-Schritt wurde angehalten,und Messungen wurden durchgeführt,sobald die Wolframüberdeckung,nämlichderjenige Teil der Wolframschicht, der sich auf der Isolier- undLinerschicht befindet, entfernt ist. Wie gezeigt, wird bei Verwendungdes Verfahrens der Erfindung weniger Wolfram erodiert als bei Verwendungdes bekannten Verfahrens. Insbesondere entfernt das bekannte Verfahrenzwischen 298 und 848 AngströmWolfram von der Oberseite der Metallleitung, wohingegen das Verfahrengemäß der Erfindungnicht mehr als 240 AngströmWolfram von der Oberseite der Metallleitung entfernt.
    [0037] Zudemwurden Sätzevon Wafern unter Verwendung eines CMP-Schritts mit zusätzlichen 30 Sekunden Polierensbearbeitet. Mit dem bekannten Verfahren wird eine erhebliche zusätzliche Mengean Wolfram entfernt, wodurch bis zu etwa 800 Angström Wolframan der Kante des Wafers entfernt werden können. Im Gegensatz dazu werdenbei Verwendung des Verfahrens gemäß Erfindung durch das 30 Sekundendauernde Überpolieren über denWafer hinweg nur etwa zusätzliche50 AngströmWolfram entfernt.
    [0038] DasVerfahren gemäß Erfindungverursacht somit weniger Erosion des leitenden Materials in den Öffnungenin der Isolierschicht und reduziert die Erosion während des Überpolierenssignifikant.
    [0039] DasVerfahren gemäß Erfindungkann unter Verwendung einer bekannten Aufschlämmungschemie zusätzlich zuder Ätzmittellösung durchgeführt werden.Weiterhin könnendie darüberliegendeleitende Schicht und die darüberliegendeLinerschicht in einem einzigen CMP-Schritt entfernt werden.
    [0040] Obwohldie vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsformenbeschrieben worden ist, versteht sich, dass diese Ausführungsformenfür diePrinzipien und Anwendungen der vorliegenden Erfindung lediglichbeispielhaft sind. Es versteht sich deshalb, dass an den veranschaulichendenAusführungsformenzahlreiche Modifikationen vorgenommen werden können und weitere Anordnungenausgedacht werden können,ohne vom Gedanken und Umfang der vorliegenden Erfindung, wie siedurch die beiliegenden Ansprüchedefiniert sind, abzuweichen.
    权利要求:
    Claims (21)
    [1] Verfahren zum Polieren eines Halbleiterwafersmit einer darauf ausgebildeten Schicht aus leitendem Material, wobeidas Verfahren folgendes umfasst: Drehen des Halbleiterwafersgegen ein Polierschleifkissen; und Auftragen einer Lösung aufden Halbleiterwafer und auf das Polierschleifkissen, wobei die Lösung ein Ätzmittel desleitenden Materials enthält.
    [2] Verfahren nach Anspruch 1, wobei die Lösung einOxidationsmittel und einen pH-Puffer enthält.
    [3] Verfahren nach Anspruch 2, wobei das Oxidationsmittelausgewähltist aus der Gruppe umfassend Eisennitrat und Wasserstoffperoxid.
    [4] Verfahren nach Anspruch 2 oder 3, wobei der pH-PufferPhosphorsäureumfasst.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, wobei das leitendeMaterial ausgewähltist aus der Gruppe umfassend Wolfram (W), Kupfer (Cu), Tantal (Ta)und Titan (Ti).
    [6] Verfahren nach einem der Ansprüche 1 bis 5, weiterhin mitdem Auftragen einer Aufschlämmungauf den Halbleiterwafer und das Polierschleifkissen gleichzeitigmit dem Auftragen einer Lösung.
    [7] Verfahren zum Herstellen einer Halbleiterbauelementstrukturauf einem Halbleiterwafer, wobei das Verfahren folgendes umfasst: Abscheidenmindestens einer Dielektrikumsschicht auf einem Substrat; Strukturierenund Ätzender Dielektrikumsschicht zum Ausbilden mindestens einer Öffnung darin; Abscheideneiner Linerschicht auf der Dielektrikumsschicht und entlang einemBoden und Seitenwändender Öffnung; Abscheideneiner Leiterschicht auf der Linerschicht, die die Öffnung vollständig füllt undsich darübererstreckt; und Polieren der Leiterschicht, um einen Teil derLeiterschicht zu entfernen, der sich außerhalb der Öffnung erstreckt,und um einen Teil der Leiterschicht zu entfernen, der sich über der Öffnung erstreckt;wobei der Polierschritt folgendes umfasst: Drehen des Halbleiterwafersan einem Polierschleifkissen und Auftragen einer Lösung aufden Halbleiterwafer und auf das Polierschleifkissen, wobei die Lösung ein Ätzmitteldes leitenden Materials enthält.
    [8] Verfahren nach Anspruch 7, wobei der Strukturierungs-und Ätzschrittmehrere Öffnungenin der Dielektrikumsschicht ausbildet und der Polierschritt einenTeil der Leiterschicht entfernt, der sich außerhalb jeder der mehreren Öffnungenerstreckt, und einen Teil der Leiterschicht entfernt, der sich über jederder mehreren Öffnungenerstreckt.
    [9] Verfahren nach Anspruch 8, wobei die mehreren Öffnungeneine erste Gruppe und eine zweite Gruppe der mehreren Öffnungenenthalten, wobei die Öffnungenin der ersten Gruppe enger beieinander liegen als die Öffnungenin der zweiten Gruppe und der Polierschritt einen Teil der Leiterschichtentfernt, der sich außerhalb jeder Öffnung derersten Gruppe der mehreren Öffnungenerstreckt, und einen Teil der Leiterschicht entfernt, der sich außerhalbjeder Öffnungder zweiten Gruppe von mehreren Öffnungenerstreckt.
    [10] Verfahren nach einem der Ansprüche 7 bis 9, wobei der Polierschrittdas Polieren des Wafers übereinen Zeitraum beinhaltet, nachdem derjenige Teil der Leiterschichtentfernt ist, der sich außerhalbder Öffnung erstreckt.
    [11] Verfahren nach einem der Ansprüche 7 bis 10, wobei der Polierschrittdas Entfernen eines Teils der Linerschicht beinhaltet, der sichaußerhalbder Öffnungerstreckt.
    [12] Verfahren nach einem der Ansprüche 7 bis 11, wobei die Dielektrikumsschichteine Oxidschicht und eine Nitridschicht umfasst.
    [13] Verfahren nach einem der Ansprüche 7 bis 12, wobei die Öffnung inder Dielektrikumsschicht eine Öffnungfür einenKanal umfasst und ein Teil der leitenden Schicht, der nach dem Polierschrittin der Öffnungzurückbleibt,eine leitende Leitung umfasst.
    [14] Verfahren nach einem der Ansprüche 7 bis 12, wobei die Öffnung inder Dielektrikumsschicht eine Öffnungfür einKontaktloch umfasst und ein Teil der leitenden Schicht, der nachdem Polierschritt in der Öffnung verbleibt,einen leitenden Kontakt umfasst.
    [15] Verfahren nach einem der Ansprüche 7 bis 14, wobei die Lösung einOxidationsmittel und einen pH-Puffer enthält.
    [16] Verfahren nach Anspruch 15, wobei das Oxidationsmittelausgewähltist aus der Gruppe umfassend Eisennitrat und Wasserstoffperoxid.
    [17] Verfahren nach Anspruch 15 oder 16, wobei der pH-PufferPhosphorsäureumfasst.
    [18] Verfahren nach einem der Ansprüche 7 bis 17, wobei das leitendeMaterial ausgewähltist aus der Gruppe umfassend Wolfram (W), Kupfer (Cu), Tantal (Ta)und Titan (Ti).
    [19] Verfahren nach einem der Ansprüche 7 bis 18, weiterhin mitdem Auftragen einer Aufschlämmungauf den Halbleiterwafer und das Polierschleifkissen gleichzeitigmit dem Auftragen einer Lösung.
    [20] Verfahren zum Polieren eines Halbleiterwafers miteiner darauf ausgebildeten Schicht aus leitendem Material, wobeidas Verfahren folgendes umfasst: Drehen des Halbleiterwafersgegen ein Polierschleifkissen; und Auftragen einer Lösung aufden Halbleiterwafer und auf das Polierschleifkissen, wobei die Lösung ein Ätzmittel desleitenden Materials enthält,wobei die Lösungein Oxidationsmittel und einen pH-Puffer enthält, wobei das Oxidationsmittelausgewähltist aus der Gruppe umfassend Eisennitrat und Wasserstoffperoxid,wobei der pH-Puffer Phosphorsäureenthält.
    [21] Verfahren zum Herstellen einer Halbleiterbauelementstrukturauf einem Halbleiterwafer, wobei das Verfahren folgendes umfasst: Abscheidenmindestens einer Dielektrikumsschicht auf einem Substrat; Strukturierenund Ätzender Dielektrikumsschicht zum Ausbilden mindestens einer Öffnung darin; Abscheideneiner Linerschicht auf der Dielektrikumsschicht und entlang einemBoden und Seitenwändender Öffnung; Abscheideneiner Leiterschicht auf der Linerschicht, die die Öffnung vollständig füllt undsich darübererstreckt; und Polieren der Leiterschicht, um einen Teil derLeiterschicht zu entfernen, der sich außerhalb der Öffnung erstreckt,und um einen Teil der Leiterschicht zu entfernen, der sich über der Öffnung erstreckt;wobei der Polierschritt folgendes umfasst: Drehen des Halbleiterwafersan einem Polierschleifkissen und Auftragen einer Lösung aufden Halbleiterwafer und auf das Polierschleifkissen, wobei die Lösung ein Ätzmitteldes leitenden Materials enthält,wobei die Lösungein Oxidationsmittel und einen pH-Puffer enthält, wobei das Oxidationsmittelausgewähltist aus der Gruppe umfassend Eisennitrat und Wasserstoffperoxid,wobei der pH-Puffer Phosphorsäureenthält.
    类似技术:
    公开号 | 公开日 | 专利标题
    US5356513A|1994-10-18|Polishstop planarization method and structure
    US4956313A|1990-09-11|Via-filling and planarization technique
    US6040243A|2000-03-21|Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
    CA1245517A|1988-11-29|Chem-mech polishing method for producing coplanarmetal/insulator films on a substrate
    US5328553A|1994-07-12|Method for fabricating a semiconductor device having a planar surface
    EP1438744B1|2014-01-29|Methode zur herstellung eines überstehenden kontakts in einem substrat
    DE69936625T2|2008-01-31|Verbesserung der Metallentfernung bei einem chemisch-mechanischen Polierprozess eines Halbleiters
    US6627539B1|2003-09-30|Method of forming dual-damascene interconnect structures employing low-k dielectric materials
    JP3805588B2|2006-08-02|半導体装置の製造方法
    US6881664B2|2005-04-19|Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
    US5767013A|1998-06-16|Method for forming interconnection in semiconductor pattern device
    US6946397B2|2005-09-20|Chemical mechanical polishing process with reduced defects in a copper process
    US5836806A|1998-11-17|Slurries for chemical mechanical polishing
    TW544811B|2003-08-01|Process of manufacturing semiconductor device and slurry used therefor
    CN101431046B|2011-03-30|在用于减少rc延迟的介电层中产生气隙的方法和装置
    EP1559107B1|2007-01-10|Zweischicht-cmp-prozess zur verbesserung der oberflächenrauhheit eines magnetischen stapels in mram-technologie
    TW550699B|2003-09-01|Method of chemical mechanical polishing with high throughput and low dishing
    JP4095731B2|2008-06-04|半導体装置の製造方法及び半導体装置
    US7323751B2|2008-01-29|Thin film resistor integration in a dual damascene structure
    US6221775B1|2001-04-24|Combined chemical mechanical polishing and reactive ion etching process
    US5863707A|1999-01-26|Method for producing ultra-fine interconnection features
    US5972793A|1999-10-26|Photolithography alignment mark manufacturing process in tungsten CMP metallization
    US6858540B2|2005-02-22|Selective removal of tantalum-containing barrier layer during metal CMP
    US6090239A|2000-07-18|Method of single step damascene process for deposition and global planarization
    US6114243A|2000-09-05|Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
    同族专利:
    公开号 | 公开日
    US6899597B2|2005-05-31|
    US20050014454A1|2005-01-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-11-11| OP8| Request for examination as to paragraph 44 patent law|
    2008-05-08| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-03-25| 8131| Rejection|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]