• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本专利涉及一种工作模式可编程的全动态比较器，全动态比较器Comparator分别设有时钟信号接口CLK和CLKB、输入端电压接口VIP和VIN、工作模式控制信号VN和VNB、输出信号接口OUTP和OUTN，Comparator由预放大器Pre_AmpSA和动态锁存器SA‑Latch组成，Pre_AmpSA一端分别连接VIP、VIN、VN、VNB、CLK，另一端通过信号接口op和on分别连接SA‑Latch，SA‑Latch分别连接CLKB、OUTP、OUTN。本专利工作模式可编程、灵活选择其工作在低噪声模式或者低功耗模式、低功耗、低噪声。
    公开号:CN214337890U
    申请号:CN202120210134.1U
    申请日:2021-01-26
    公开日:2021-10-01
    发明作者:解宁；王欣；李梧萤；施永明；陈世军；陈永平
    申请人:Shanghai Institute of Technical Physics of CAS；
    IPC主号:H03M1-34
    专利说明:
    [n0001] 本专利涉及电子设备技术领域，特别是一种工作模式可编程、灵活选择其工作在低噪声模式或者低功耗模式、低功耗、低噪声的工作模式可编程的全动态比较器。
    [n0002] 随着现代社会的快速发展，如今衡量一个国家的综合国力的重要指标之一就是一个国家信息技术产业的发展水平。信息技术产业的核心就是集成电路技术，而模拟集成电路在集成电路技术中又有着举足轻重的作用。与模拟信号相比，数字信号均为二进制，便于处理和储存，具有抗干扰能力强、精度高、稳定性高等特点，因而数字电路被广泛应用于电路系统中。但是电路数字化的发展只是替代了一部分模拟电路，模拟电路仍是集成电路中不可或缺的单元模块。因为自然界中的信号都是模拟信号，就需要一种电路将模拟信号转化成数字信号进行后续处理，作为模拟信号和数字信号间的桥梁，这就是模数转换器(ADC)。
    [n0003] 在不同的应用背景下对模数转换器(ADC)的性能要求也各不相同。当前主流的ADC有以下几大类，分别是Flash ADC、Pipeline ADC、sigma-delta ADC和SAR ADC等。其中Flash ADC是最简单的ADC，在电路结构中使用了大量的比较器使其工作速度最快，但是分辨率比较低，通常应用在高速低精度的场合。而SAR ADC是低功耗、中等精度和中等速度的代表，在当今流行的生物医疗和可穿戴便携设备等领域具有更强的适应性。
    [n0004] 随着集成电路工艺朝着深亚微米飞速发，CMOS工艺的电源电压在不断降低，功耗问题也伴随着噪声和短沟道效应涌现出来，但是在可穿戴便携设备(如运动手环、智能手机、智能手表等)中采用功耗高的芯片系统必然会降低电池的使用时间和寿命，这就对数模混合信号集成电路的设计带来了巨大的挑战，使其不断向低电压、低功耗方向靠拢。
    [n0005] 比较器是所有模数转换器(ADC)电路中最重要的模块之一。其等效输入噪声、功耗、比较速度等对ADC的性能指标(如分辨率、功耗等)产生显著的影响。目前比较器可以分为两大类：静态比较器和动态比较器。与动态比较器相比，静态比较器存在漏电流，产生静态功耗，并且静态比较器具有较大的面积，因而在低功耗的设计场景下通常采用的是动态比较器。虽然动态比较器具有速度快、功耗低的优点，但其回踢噪声和等效输入失调电压都较大，限制了其在高精度应用场合下的使用。因此，低功耗、低噪声的比较器设计在模数转换器(ADC)的设计中具有极其重要的研究意义。
    [n0006] 需要一种工作模式可编程、灵活选择其工作在低噪声模式或者低功耗模式、低功耗、低噪声的工作模式可编程的全动态比较器。
    [n0007] 本专利的目的是提供一种工作模式可编程、灵活选择其工作在低噪声模式或者低功耗模式、低功耗、低噪声的工作模式可编程的全动态比较器。
    [n0008] 一种工作模式可编程的全动态比较器，包括：
    [n0009] 全动态比较器Comparator，所述Comparator分别设有时钟信号接口CLK和CLKB、输入端电压接口VIP和VIN、工作模式控制信号VN和VNB、输出信号接口OUTP和OUTN，所述Comparator由预放大器Pre_AmpSA和动态锁存器SA-Latch组成，所述Pre_AmpSA一端分别连接VIP、VIN、VN、VNB、CLK，另一端通过信号接口op和on分别连接SA-Latch，所述SA-Latch分别连接CLKB、OUTP、OUTN。
    [n0010] 所述Pre_AmpSA的或门A1一端分别连接CLK和VNB，另一端连接场效应管M5的栅极，所述M5的源极连接场效应管M6的源极，所述M6的栅极连接CLK，所述M5和M6连接后，分别连接场效应管M1和场效应管M2的源极，所述M1的栅极连接VIP，所述M2的栅极连接VIN，所述M1的漏极一路连接场效应管M3的漏极，一路依次连接on、电容C1、场效应管M7的漏极，所述M7的栅极连接VN，所述M2的漏极一路连接场效应管M4的漏极，一路依次连接op、电容C2、场效应管M8的漏极，所述M8的栅极连接VN，所述M3的栅极和M4的栅极通过CLK连接，所述M3的源极、M4的源极、M7的源极、M8的源极连接。
    [n0011] 所述M3的源极接地电位，所述M5的源极接电源电位。
    [n0012] 所述SA-Latch的场效应管M15源极、场效应管M13源极、场效应管M14源极、场效应管M16源极相连，所述M15的栅极连接CLKB，所述M15的漏极和M13的漏极连接后，一路连接到场效应管M11的漏极，一路连接到OUTN，一路分别连接到M14的栅极和场效应管M10的栅极，所述M11的栅极连接on，所述M11的源极连接场效应管M9的漏极，所述M9的源极连接场效应管M10的源极，所述M9的栅极连接M13的栅极后，一路连接OUTP，一路分别连接M14和M16的漏极，一路连接场效应管M12的漏极，所述M16的栅极连接CLKB，所述M12的栅极连接op，所述M12的源极连接场效应管M10的漏极。
    [n0013] 所述M10的源极接地电位，所述M15的源极接电源电位。
    [n0014] 所述M10的源极和M3的源极连接，所述M5的源极和M15的源极连接。
    [n0015] 所述VN和VNB为一对两相非交叠的工作模式控制信号接口。
    [n0016] 所述CLK和CLKB为一对两相非交叠时钟信号接口。
    [n0017] 本专利为一种工作模式可编程的全动态比较器。包括带工作模式控制端的预放大器和SA动态锁存器两个电路模块。该全动态比较器与传统比较器产生相比，无静态功耗，仅有动态功耗，极大降低了比较器的功耗。并采用带工作模式控制端的预放大器使得比较器的工作模式可编程，可使比较器具有低功耗和低噪声两种工作模式。在不同的工作模式下可以分别实现整体比较器低功耗和低噪声的性能，同时保证在两种工作模式之下，比较器的比较时间近似相等。并折衷考虑了等效输入噪声、功耗、分辨率、线性度等比较器的各种性能指标，实现了一种工作模式可编程的全动态比较器，可以在不同的应用背景下灵活调节其工作模式。该专利在低功耗、低噪声ADC，尤其是逐次逼近式(SAR)ADC中拥有广阔的应用前景。
    [n0018] 本专利全动态比较器Comparator分别设有时钟信号接口CLK和CLKB、输入端电压接口VIP和VIN、工作模式控制信号VN和VNB、输出信号接口OUTP和OUTN，Comparator由预放大器Pre_AmpSA和动态锁存器SA-Latch组成，Pre_AmpSA一端分别连接VIP、VIN、VN、VNB、CLK，另一端通过信号接口op和on分别连接SA-Latch，SA-Latch分别连接CLKB、OUTP、OUTN。本专利工作模式可编程、灵活选择其工作在低噪声模式或者低功耗模式、低功耗、低噪声。
    [n0019] 图1为本专利工作模式可编程的全动态比较器整体框图；
    [n0020] 图2为本专利工作模式可编程的全动态比较器系统框图；
    [n0021] 图3为本专利预放大器电路图；
    [n0022] 图4为本专利动态锁存器电路图；
    [n0023] 图5为本专利工作模式可编程的全动态比较器整体电路图。
    [n0024] 以下结合附图和具体实施例，对本专利做进一步说明。
    [n0025] 一种工作模式可编程的全动态比较器，包括：全动态比较器Comparator，Comparator分别设有时钟信号接口CLK和CLKB、输入端电压接口VIP和VIN、工作模式控制信号VN和VNB、输出信号接口OUTP和OUTN，Comparator由预放大器Pre_AmpSA和动态锁存器SA-Latch组成，Pre_AmpSA一端分别连接VIP、VIN、VN、VNB、CLK，另一端通过信号接口op和on分别连接SA-Latch，SA-Latch分别连接CLKB、OUTP、OUTN。
    [n0026] Pre_AmpSA的或门A1一端分别连接CLK和VNB，另一端连接场效应管M5的栅极，M5的源极连接场效应管M6的源极，M6的栅极连接CLK，M5和M6连接后，分别连接场效应管M1和场效应管M2的源极，M1的栅极连接VIP，M2的栅极连接VIN，M1的漏极一路连接场效应管M3的漏极，一路依次连接on、电容C1、场效应管M7的漏极，M7的栅极连接VN，M2的漏极一路连接场效应管M4的漏极，一路依次连接op、电容C2、场效应管M8的漏极，M8的栅极连接VN，M3的栅极和M4的栅极通过CLK连接，M3的源极、M4的源极、M7的源极、M8的源极连接。M3的源极接地电位，M5的源极接电源电位。
    [n0027] SA-Latch的场效应管M15源极、场效应管M13源极、场效应管M14源极、场效应管M16源极相连，M15的栅极连接CLKB，M15的漏极和M13的漏极连接后，一路连接到场效应管M11的漏极，一路连接到OUTN，一路分别连接到M14的栅极和场效应管M10的栅极，M11的栅极连接on，M11的源极连接场效应管M9的漏极，M9的源极连接场效应管M10的源极，M9的栅极连接M13的栅极后，一路连接OUTP，一路分别连接M14和M16的漏极，一路连接场效应管M12的漏极，M16的栅极连接CLKB，M12的栅极连接op，M12的源极连接场效应管M10的漏极。M10的源极接地电位，M15的源极接电源电位。M10的源极和M3的源极连接，所述M5的源极和M15的源极连接。
    [n0028] VN和VNB为一对两相非交叠的工作模式控制信号接口。CLK和CLKB为一对两相非交叠时钟信号接口。
    [n0029] 为了使比较器在低功耗、高精度模数转换器(ADC)中的应用更加的灵活。该全动态比较器Comparator包含两个输入端电压VIP、VIN、一对两相非交叠时钟信号CLK、CLKB、一对两相非交叠的工作模式控制信号VN、VNB和一对输出信号OUTP、OUTN。包含两个部分：第一级带工作模式控制端的预放大器Pre_Amp和第二级SA动态锁存器SA-Latch，其中输入信号与第一级预放大器相连接，工作模式控制信号与第一级预放大器相连，第一级预放大器的一对输出信号接口(on，op)作为第二级SA锁存器的输入端与之相连接。并且，时钟输入信号CLK与第一级预放大器相连接，CLK的反相信号CLKB与SA锁存器相连接。
    [n0030] 场效应管M1，M2，M3，M4，M5，M6，M7，M8，电容C1，C2和一个或门A1组成。其中M1，M2源极相连并连至M5，M6的漏极，其作为差分输入对管，栅极连接比较器输入信号。M1，M2的漏极与M3，M4的漏极相连，并分别作为第一级的输出信号接口(on，op)与电容C1，C2的上极板连接，M3，M4的源极均与地电位连接，栅极相连并由时钟信号CLK控制。M6的栅极由时钟信号CLK控制，M6的源极与电源电位相连。晶体管M5，M7和M8共同控制该全动态比较器的工作模式，其中，M7，M8的漏极分别与电容C1，C2的下极板相连，栅极均与工作模式控制信号VN相连，源极均与地电位相连。时钟信号CLK和工作模式控制信号VNB在经过一个或门A1之后与晶体管M5的栅极相连，而M5的源极与电源电位相连接。
    [n0031] SA动态锁存器具体结构由场效应管M9，M10，M11，M12，M13，M14，M15，M16组成。第一级预放大器的输出信号(on，op)作为输入信号分别与M11，M12栅极相连接，M11，M12源极分别与M9，M10的漏极相连接。M9，M13的栅极与M12，M14，M16的漏极连接，同样地，M10，M14的栅极与M11，M13，M15的漏极连接，并分别作为输出信号(OUTP，OUTN)，从而构成了一个正反馈锁存的锁存结构。M13～M16的源极均连至电源电位，M9，M10的源极相连至地电位。时钟信号CLKB控制M15，M16的栅极，控制其导通与关闭。当CLKB为高电平时，电路进行正常的比较工作，由于正反馈锁存，输出信号被分别拉至电源和地电位，比较结果由锁存器进行储存。
    [n0032] 当工作模式控制信号VN为高电平，VNB为低电平时，比较器工作在低噪声模式；当工作模式控制信号VN为低电平，VNB为高电平时，比较器工作在低功耗模式。并且在给定频率的时钟信号下，比较器将两个模拟输入信号进行比较，输出正常的比较结果。
    [n0033] 当比较器工作在低功耗模式时，工作模式控制信号VN为低电平，VNB为高电平。晶体管M7，M8截止，电容C1，C2的下极板悬空，并且由于时钟信号CLK和工作模式控制信号VNB在经过一个或门A1之后与晶体管M5的栅极相连，所以此时M5的栅极相当于接到电源电位，即M5截止。当CLK为高电平，CLKB为低电平时比较器工作在复位状态，反之处于正常比较状态。在复位状态时，第一级预放大器中M3，M4导通，M1，M2的漏极(即op，on)被复位至地电位，并且由于M6截止，切断了从电源到地的直流通路，使得该比较器的静态功耗为零，此时第一级电路不工作。由于时钟信号CLKB为低电平，则第二级SA动态锁存器中的M15，M16导通，输出信号(OUTP，OUTN)为电源电位，导致M13，M14截止，同时M9，M10导通，M9，M10的漏极电压被拉至地电位。
    [n0034] 在正常比较状态时，第一级预放大器中M3，M4截止，M6导通，在输入信号VIP，VIN的作用下，M1，M2饱和导通，并且由于输入端电压(VIP，VIN)存在压差，因此两边漏电流不同，导致了节点on，op处的寄生电容充电速度不同，即M1，M2的漏极电位上升速度不同。过驱动电压较大的MOS管漏极电位上升速度快，因此第一级预放大器的输出信号(on，op)瞬时电位不同，以on电位上升速度大于op电位上升速度(即VIP<VIN)为例进行说明。第二级SA动态锁存器中，M11的栅极电位(即on电位)上升的速度快，因此M11比M12先到达导通条件，OUTN电位先下降，OUTP电位后下降。一旦OUTN下降至导致M14导通的电位时，M14导通将OUTN拉至地电位，OUTP拉至电源电位，因此比较器输出信号(OUTP，OUTN)输出正确比较结果。
    [n0035] 综上所述，当VIN>VIP时，比较器输出OUTP＞OUTN，比较结果正确，反之当VIP>VIN时，比较器工作分析过程如上述同理一致。
    [n0036] 由于此时工作模式控制信号VN为低电平，VNB为高电平，导致晶体管M5截止，电容C1，C2的下极板悬空，第一级预放大器的差分输入管M1，M2的漏极处(即on，op处)的节点电容相比比较器工作在低噪声模式时小，节点电容放电速度快，并且第一级预放大器的差分输入管M1，M2的漏极电流之和仅等于晶体管M6的漏极电流，电路的整体动态工作电流减小，动态功耗下降。
    [n0037] 当比较器工作在低噪声模式时，工作模式控制信号VN为高电平，VNB为低电平。晶体管M7，M8导通，电容C1，C2的下极板电位被拉至地电位，并且由于时钟信号CLK和工作模式控制信号VNB在经过一个或门A1之后与晶体管M5的栅极相连，所以此时M5的栅极相当于受时钟信号CLK控制。当CLK为高电平，CLKB为低电平时比较器工作在复位状态，反之处于正常比较状态。在复位状态时，第一级预放大器中M5，M6截止，M3，M4导通，M1，M2的漏极(即op，on)被复位至地电位，并且由于M5，M6截止，切断了从电源到地的直流通路，使得该比较器的静态功耗为零，此时第一级电路不工作。由于时钟信号CLKB为低电平，则第二级SA动态锁存器中的M15，M16导通，输出信号(OUTP，OUTN)为电源电位，导致M13，M14截止，同时M9，M10导通，M9，M10的漏端电压被拉至地电位。
    [n0038] 在正常比较状态时，第一级预放大器中M3，M4截止，M5，M6导通，在输入信号VIP，VIN的作用下，M1，M2饱和导通，并且由于输入端电压(VIP，VIN)存在压差，因此两边漏电流不同，导致了电容C1，C2充电的速度不同，即M1，M2的漏极电位上升速度不同。过驱动电压较大的MOS管漏极电位上升速度快，因此第一级预放大器的输出信号(on，op)瞬时电位不同，以on电位上升速度大于op电位上升速度(即VIP<VIN)为例进行说明。第二级SA动态锁存器中，M11的栅极电位(即on电位)上升的速度快，因此M11比M12先到达导通条件，OUTN电位先下降，OUTP电位后下降。一旦OUTN下降至导致M14导通的电位时，M14导通将OUTN拉至地电位，OUTP拉至电源电位，因此比较器输出信号(OUTP，OUTN)输出正确比较结果。
    [n0039] 综上所述，当VIN>VIP时，比较器输出OUTP＞OUTN，比较结果正确，反之当VIP>VIN时，比较器工作分析过程如上述同理一致。
    [n0040] 比较器的等效输入噪声与晶体管M1，M2漏极处(即on，op)的节点电容有关，其值越高，等效输入噪声越小。同时，当比较器工作在低噪声模式时，第一级预放大器的差分输入管M1，M2的漏极电流之和等于晶体管M5，M6的漏极电流之和，与比较器工作在低功耗模式下相比，漏极电流增大，加快了电容C1，C2的充电速度，保证比较器工作在低噪声模式下的比较时间与工作在低功耗模式时的比较时间近似相等。
    [n0041] 本专利为一种工作模式可编程的全动态比较器。包括带工作模式控制端的预放大器和SA动态锁存器两个电路模块。该比较器有复位和比较两种工作状态。当时钟信号CLK为低电平时为复位状态，反之为比较状态。同时，利用工作模式控制信号VN来控制比较器的工作模式，有低噪声和低功耗两种工作模式。当工作模式控制信号VN为高电平，VNB为低电平时，比较器工作在低噪声模式，在预放大器中，通过引入电容C1，C2的放电以及晶体管M5的导通，降低了电路的等效输入噪声，同时保证比较时间与工作在低功耗模式时近似相等。当工作模式控制信号VN为低电平，VNB为高电平时，比较器工作在低功耗模式，在第一级预放大器中，信号VN使得电容C1，C2的下极板悬空，晶体管M5截止，电路的整体动态电流减小，大大降低了比较器的功耗。另外，本专利采用全动态电路结构，使得比较器工作在低噪声和低功耗模式时电路均无静态功耗，最终使得比较器的整体功耗相比传统静态比较器大大降低。
    [n0042] 以上显示和描述了本专利的基本原理、主要特征和优点。本行业的技术人员应该了解，本专利不受上述实施例的限制，上述实施例和说明书中描述的只是说明本专利的原理，在不脱离本专利精神和范围的前提下本专利还会有各种变化和改进，这些变化和改进都落入要求保护的本专利范围内。本专利要求保护范围由所附的权利要求书及其等同物界定。
    权利要求:
    Claims (8)
    [0001] 1.一种工作模式可编程的全动态比较器，其特征在于，包括：
    全动态比较器Comparator，所述Comparator分别设有时钟信号接口CLK和CLKB、输入端电压接口VIP和VIN、工作模式控制信号VN和VNB、输出信号接口OUTP和OUTN，所述Comparator由预放大器Pre_AmpSA和动态锁存器SA-Latch组成，所述Pre_AmpSA一端分别连接VIP、VIN、VN、VNB、CLK，另一端通过信号接口op和on分别连接SA-Latch，所述SA-Latch分别连接CLKB、OUTP、OUTN。
    [0002] 2.根据权利要求1所述的一种工作模式可编程的全动态比较器，其特征在于，所述Pre_AmpSA的或门A1一端分别连接CLK和VNB，另一端连接场效应管M5的栅极，所述M5的源极连接场效应管M6的源极，所述M6的栅极连接CLK，所述M5和M6连接后，分别连接场效应管M1和场效应管M2的源极，所述M1的栅极连接VIP，所述M2的栅极连接VIN，所述M1的漏极一路连接场效应管M3的漏极，一路依次连接on、电容C1、场效应管M7的漏极，所述M7的栅极连接VN，所述M2的漏极一路连接场效应管M4的漏极，一路依次连接op、电容C2、场效应管M8的漏极，所述M8的栅极连接VN，所述M3的栅极和M4的栅极通过CLK连接，所述M3的源极、M4的源极、M7的源极、M8的源极连接。
    [0003] 3.根据权利要求2所述的一种工作模式可编程的全动态比较器，其特征在于，所述M3的源极接地电位，所述M5的源极接电源电位。
    [0004] 4.根据权利要求1所述的一种工作模式可编程的全动态比较器，其特征在于，所述SA-Latch的场效应管M15源极、场效应管M13源极、场效应管M14源极、场效应管M16源极相连，所述M15的栅极连接CLKB，所述M15的漏极和M13的漏极连接后，一路连接到场效应管M11的漏极，一路连接到OUTN，一路分别连接到M14的栅极和场效应管M10的栅极，所述M11的栅极连接on，所述M11的源极连接场效应管M9的漏极，所述M9的源极连接场效应管M10 的源极，所述M9的栅极连接M13的栅极后，一路连接OUTP，一路分别连接M14和M16的漏极，一路连接场效应管M12的漏极，所述M16的栅极连接CLKB，所述M12的栅极连接op，所述M12的源极连接场效应管M10的漏极。
    [0005] 5.根据权利要求4所述的一种工作模式可编程的全动态比较器，其特征在于，所述M10的源极接地电位，所述M15的源极接电源电位。
    [0006] 6.根据权利要求2或4所述的一种工作模式可编程的全动态比较器，其特征在于，所述M10的源极和M3的源极连接，所述M5的源极和M15的源极连接。
    [0007] 7.根据权利要求1所述的一种工作模式可编程的全动态比较器，其特征在于，所述VN和VNB为一对两相非交叠的工作模式控制信号接口。
    [0008] 8.根据权利要求1所述的一种工作模式可编程的全动态比较器，其特征在于，所述CLK和CLKB为一对两相非交叠时钟信号接口。
    类似技术:
    公开号 | 公开日 | 专利标题
    Ay2011|A sub-1 volt 10-bit supply boosted SAR ADC design in standard CMOS
    US20050200510A1|2005-09-15|Analog to digital converter circuit of successive approximation type operating at low voltage
    US20130009797A1|2013-01-10|Distributed Bootstrap Switch
    CN100571042C|2009-12-16|产生差分信号的高带宽仪器
    CN101562453A|2009-10-21|一种模拟采样开关及模数转换器
    CN107425852B|2020-09-25|基于二进制权重电荷再分配的逐次逼近型模数转换器
    CN214337890U|2021-10-01|工作模式可编程的全动态比较器
    CN105187039B|2018-05-04|一种cmos栅压自举开关电路
    CN112953543A|2021-06-11|一种工作模式可编程的全动态比较器
    CN109787633A|2019-05-21|带斩波稳定的适用于混合型adc结构的σδadc
    US7479915B1|2009-01-20|Comparator architecture
    CN101710827B|2012-07-11|一种用于流水线模数转换器的动态偏置产生电路
    TWI400888B|2013-07-01|Ion sensing circuit
    Yang et al.2005|A low-voltage low-distortion MOS sampling switch
    CN108449087B|2021-05-11|一种超低功耗异步逐次逼近寄存器型模数转换器
    CN212649445U|2021-03-02|适用于高分辨率高线性sar adc二级全动态比较器
    CN209134390U|2019-07-19|一种动态比较器电路
    CN106067822B|2020-02-18|一种高速高精度的cmos锁存比较器
    CN213693674U|2021-07-13|应用于超低功耗模数转换器的栅压自举开关电路
    CN113452374A|2021-09-28|一种低失调开关电容比较器
    Tomisawa et al.2008|Low-current consumption CMOS comparator using charge-storage amplifier for A/D converters
    Yasser et al.2017|A comparative analysis of optimized low-power comparators for biomedical-adcs
    CN111654288A|2020-09-11|一种用于sar adc的二级全动态比较器及其工作方法
    CN108199700B|2021-07-20|一种高精度的比较器电路
    CN113437963A|2021-09-24|比较器、模数转换电路及传感器接口
    同族专利:
    公开号 | 公开日
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2021-10-01| GR01| Patent grant|
    2021-10-01| GR01| Patent grant|
    优先权:
    申请号 | 申请日 | 专利标题
    CN202120210134.1U|CN214337890U|2021-01-26|2021-01-26|工作模式可编程的全动态比较器|CN202120210134.1U| CN214337890U|2021-01-26|2021-01-26|工作模式可编程的全动态比较器|
    [返回顶部]