专利摘要:
本实用新型涉及开关管技术领域,公开了一种开关管单元及拓扑结构,所述开关管单元所述开关管单元包括第一开关管、第二开关管以及第三开关管,所述第一开关管为低压大电流开关管,所述第二开关管为高压小电流开关管;其中,所述第一开关管的第二端接地,所述第一开关管的第三端与所述第三开关管的第二端连接;所述第二开关管的第二端接地,所述第二开关管的第三端与所述第三开关管的第三端连接。本实用新型提供的一种开关管单元及拓扑结构,能够增大拓扑结构中开关管的选型范围,同温升和能效性能下降低器件成本。
公开号:CN214337788U
申请号:CN202022935237.2U
申请日:2020-12-09
公开日:2021-10-01
发明作者:李骄阳
申请人:Pulian International Co ltd;
IPC主号:H02M1-088
专利说明:
[n0001] 本实用新型涉及开关管技术领域,特别是涉及一种开关管单元及拓扑结构。
[n0002] 传统宽电压输入的拓扑结构,无论是全桥、半桥亦或是反激,都要考虑高电压小电流和低电压大电流两种工况。
[n0003] 为了同时满足两种工况,不得不选用昂贵的高压大电流的开关管,而且选型范围也很窄,导致导通电阻等参数也无法选的很低,使得低压大电流时的温升较大及能效较差。
[n0004] 本实用新型实施例所要解决的技术问题是:提供一种开关管单元以及拓扑结构,增大拓扑结构中开关管的选型范围。
[n0005] 为了解决上述技术问题,第一方面,本实用新型实施例提供一种开关管单元,所述开关管单元包括第一开关管、第二开关管以及第三开关管,所述第一开关管为低压大电流开关管,所述第二开关管为高压小电流开关管;其中,
[n0006] 所述第一开关管的第二端接地,所述第一开关管的第三端与所述第三开关管的第二端连接;
[n0007] 所述第二开关管的第二端接地,所述第二开关管的第三端与所述第三开关管的第三端连接。
[n0008] 作为一个优选方案,所述第一开关管为增强型NMOS,则,所述第一开关管的第一端为栅极,所述第一开关管的第二端为源极,所述第一开关管的第三端为漏极;
[n0009] 所述第二开关管为增强型NMOS,则,所述第二开关管的第一端为栅极,所述第二开关管的第二端为源极,所述第二开关管的第三端为漏极;
[n0010] 所述第三开关管为增强型NMOS,则,所述第三开关管的第一端为栅极,所述第三开关管的第二端为源极,所述第三开关管的第三端为漏极。
[n0011] 作为一个优选方案,所述第一开关管为三极管,则,所述第一开关管的第一端为基极,所述第一开关管的第二端为发射极,所述第一开关管的第三端为集电极;
[n0012] 所述第二开关管为三极管,则,所述第二开关管的第一端为基极,所述第二开关管的第二端为发射极,所述第二开关管的第三端为集电极;
[n0013] 所述第三开关管为三极管,则,所述第三开关管的第一端为基极,所述第三开关管的第二端为发射极,所述第三开关管的第三端为集电极。
[n0014] 作为一个优选方案,所述第一开关管为IGBT,则,所述第一开关管的第一端为栅极,所述第一开关管的第二端为发射极,所述第一开关管的第三端为集电极;
[n0015] 所述第二开关管为IGBT,则,所述第二开关管的第一端为栅极,所述第二开关管的第二端为发射极,所述第二开关管的第三端为集电极;
[n0016] 所述第三开关管为IGBT,则,所述第三开关管的第一端为栅极,所述第三开关管的第二端为发射极,所述第三开关管的第三端为集电极。
[n0017] 作为一个优选方案,所述第三开关管为管理型的长开长断慢管。
[n0018] 为了解决上述技术问题,第二方面,本实用新型实施例提供一种拓扑结构,包括如第一方面任一项所述的开关管单元。
[n0019] 作为一个优选方案,所述拓扑结构还包括控制芯片;其中,
[n0020] 所述控制芯片的第一Gate端与所述第一开关管的第一端连接;
[n0021] 所述控制芯片的第二Gate端与所述第二开关管的第一端连接;
[n0022] 所述控制芯片的第三Gate端与所述第三开关管的第一端连接。
[n0023] 作为一个优选方案,所述拓扑结构还包括第一电阻、第二电阻、极性电容以及变压器;其中,
[n0024] 所述第一电阻的一端与所述控制芯片的电压输入端连接,所述第一电阻的另一端与所述变压器的第一端连接;
[n0025] 所述第二电阻的一端与所述第一电阻的一端连接,所述第二电阻的第二端接地;
[n0026] 所述极性电容的正极与所述变压器的第一端连接,所述极性电容的负极接地;
[n0027] 所述变压器的第二端与所述第三开关管的第三端连接。
[n0028] 与现有技术相比,本实用新型实施例提供的一种开关管单元及拓扑结构,其有益效果在于:低压大电流开关管和高压小电流开关管并联,并串联一个管理型的长开长断慢管,当低压输入时,慢管长开,低压大电流开关管和高压小电流开关管的驱动波形相同,当高压输入时,慢管和低压大电流开关管长断,高压小电流开关管被驱动开关;由于慢管是长开或者长断的,不需要考虑开关损耗,温升压力不大选型时可以选择价格更低、可选型号更多的低压大电流开关管,来做到低压大电流输入时的高能效、低温升。
[n0029] 为了更清楚地说明本实用新型实施例的技术特征,下面将对本实用新型实施例中所需要使用的附图做简单地介绍,显而易见地,下面所描述的附图仅仅是本实用新型的一些实施例,对于本领域技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[n0030] 图1是本实用新型提供的一种开关管单元的一个优选实施例的电路示意图;
[n0031] 图2是本实用新型提供的一种拓扑结构的一个优选实施例的电路示意图。
[n0032] 为了对本实用新型的技术特征、目的、效果有更加清楚的理解,下面结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。以下实施例仅用于说明本实用新型,但是不用来限制本实用新型的保护范围。基于本实用新型的实施例,本领域技术人员在没有付出创造性劳动的前提下所获得的其他实施例,都应属于本实用新型的保护范围。
[n0033] 在本实用新型的描述中,应当理解的是,本文中的编号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有顺序或者技术含义,不能理解为规定或者暗示所描述的对象的重要性。
[n0034] 在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
[n0035] 图1所示为本实用新型提供的一种开关管单元的一个优选实施例的电路示意图,所述开关管单元应用于拓扑结构中。
[n0036] 如图1所示,所述开关管单元包括第一开关管Q1、第二开关管Q2以及第三开关管Q3,所述第一开关管为低压大电流开关管,所述第二开关管为高压小电流开关管;其中,
[n0037] 所述第一开关管Q1的第二端接地,所述第一开关管Q1的第三端与所述第三开关管Q3的第二端连接;
[n0038] 所述第二开关管Q2的第二端接地,所述第二开关管Q2的第三端与所述第三开关管Q3的第三端连接。
[n0039] 其中,所述第三开关管Q3为管理型的长开长断慢管。管理型,就是指不承担高频开关的功能,只承担高低压输入工况下的切换功能。长开长断指的是高压输入时一直保持关断状态,低压输入时一直保持闭合状态。慢管指的是开关管速度无需很快,结电容和门极电荷无需很小,额定电流和温度特性也无需太高。第三开关管Q3采用管理型的长开长断慢管,能够达到节省成本的目的。
[n0040] 本实用新型实施例的开关管单元在工作时各开关管的具体开关状态如表1。
[n0041] 表1
[n0042] Q1 Q2 Q3 低压输入 高频开关 高频开关 长开 高压输入 长断 高频开关 长断
[n0043] 具体而言,本实用新型实施例针对宽电压范围输入的场景,首先将低压大电流开关管和慢管串联起来,再整体与高压小电流开关管并联。当低压输入时,慢管长开,低压大电流开关管和高压小电流开关管的驱动波形相同;当高压输入时,慢管和低压大电流开关管长断,高压小电流开关管被驱动开关。
[n0044] 由于慢管是长开或者长断的,不需要考虑开关损耗,温升压力不大。所以可以选择一个Rds_on较小的普通开关管,额定电流不需要太大,开关速度不需要太快,耐压需要使其与低压大电流开关管耐压之和不被高压输入击穿。
[n0045] 因此,开关管选型时可以选择价格更低、可选型号更多的低压大电流开关管,来做到低压大电流输入时的高能效、低温升;同时可以选择价格更低的高压小电流开关管,用以应对高压输入的情况。
[n0046] 如此,在同样性能下,能够降低成本;同样成本下,能够改善能效和温升(提高能效和降低温升)。特别是在电压范围上限是下限的3~4倍时,这种成本差异或性能差异更明显。
[n0047] 而且,在每一个开关管上都内置有一个二极管,能够在开关管由导通转换为截止时,对开关管起到保护作用,也能够延长开关管的使用寿命。
[n0048] 需要说明的是,各开关管的选型约束条件如下:
[n0049] 若输入电压范围为VL~VH;低压大电流开关管耐压为Vds1,高压小电流开关管耐压为Vds2,慢管耐压为Vdss;高、低压分界线为VM,取VM=(VL+VH)/2;耐压余量系数为γ%;
[n0050] 则需要满足:(Vds1+Vdss)*γ%>VH,Vds2*γ%>VH,Vds1*γ%>VM,Vdss*γ%>VM。
[n0051] 在一个优选实施例中,所述第一开关管Q1为增强型NMOS,则,所述第一开关管Q1的第一端为栅极,所述第一开关管Q1的第二端为源极,所述第一开关管Q1的第三端为漏极;
[n0052] 所述第二开关管Q2为增强型NMOS,则,所述第二开关管Q2的第一端为栅极,所述第二开关管Q2的第二端为源极,所述第二开关管Q2的第三端为漏极;
[n0053] 所述第三开关管Q3为增强型NMOS,则,所述第三开关管Q3的第一端为栅极,所述第三开关管Q3的第二端为源极,所述第三开关管Q3的第三端为漏极。
[n0054] 在另一个优选实施例中,所述第一开关管Q1为三极管,则,所述第一开关管Q1的第一端为基极,所述第一开关管Q1的第二端为发射极,所述第一开关管Q1的第三端为集电极;
[n0055] 所述第二开关管Q2为三极管,则,所述第二开关管Q2的第一端为基极,所述第二开关管Q2的第二端为发射极,所述第二开关管Q2的第三端为集电极;
[n0056] 所述第三开关管Q3为三极管,则,所述第三开关管Q3的第一端为基极,所述第三开关管Q3的第二端为发射极,所述第三开关管Q3的第三端为集电极。
[n0057] 在又一个优选实施例中,所述第一开关管Q1为IGBT,则,所述第一开关管Q1的第一端为栅极,所述第一开关管Q1的第二端为发射极,所述第一开关管Q1的第三端为集电极;
[n0058] 所述第二开关管Q2为IGBT,则,所述第二开关管Q2的第一端为栅极,所述第二开关管Q2的第二端为发射极,所述第二开关管Q2的第三端为集电极;
[n0059] 所述第三开关管Q3为IGBT,则,所述第三开关管Q3的第一端为栅极,所述第三开关管Q3的第二端为发射极,所述第三开关管Q3的第三端为集电极。
[n0060] 相应的,本实用新型实施例还提供一种拓扑结构,该拓扑结构包括DCDC拓扑、ACDC拓扑、DCAC拓扑和ACAC拓扑等。
[n0061] 作为一个举例,如图2所示,为本实用新型提供的开关管单元应用于反激DC/DC拓扑的一个优选实施例。
[n0062] 如图2所示,所述DC/DC拓扑包括上述任一实施例所述的开关管单元,开关管单元的连接关系不变,所述DC/DC拓扑还包括控制芯片U1、第一电阻R1、第二电阻R2、极性电容C1、变压器T1;其中,
[n0063] 所述控制芯片U1的第一Gate端Gate1与所述第一开关管Q1的第一端连接,所述控制芯片U1的第二Gate端Gate2与所述第二开关管Q2的第一端连接,所述控制芯片U1的第三Gate端Gate3与所述第三开关管Q3的第一端连接,所述控制芯片U1的电压输入端Vin与所述第一电阻R1的一端连接;
[n0064] 所述第一电阻R1的另一端与所述变压器T1的第一端连接;
[n0065] 所述第二电阻R2的一端与所述第一电阻R1连接,所述第二电阻R2的另一端接地;
[n0066] 所述极性电容C1的正极与所述变压器T1的第一端连接,所述极性电容C1的负极接地;
[n0067] 所述第三开关管Q3的第三端与所述变压器T1的第二端连接。
[n0068] 其中,所述控制芯片U1的Gate1、Gate2、Gate3分别为所述第一开关管Q1的第一端、所述第二开关管Q2的第一端、所述第三开关管Q3的第一端提供控制信号;所述控制芯片U1的GND端为参考地。
[n0069] 所述第一电阻R1、所述第二电阻R2以及所述极性电容C1整体组成一个采样电路,所述控制芯片U1的电压输入端Vin通过采集该采样电路的电压,向开关管输出控制信号以控制各开关管的状态。
[n0070] 需要说明的是,本实施例仅是以反激DC/DC拓扑作为举例,但本实用新型实施例不限于此,例如,还可以用于全桥DC/DC拓扑、半桥DC/DC拓扑等。
[n0071] 以上所述,仅是本实用新型的优选实施方式,但本实用新型的保护范围并不局限于此,应当指出,对于本领域技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干等效的明显变型方式和/或等同替换方式,这些明显变型方式和/或等同替换方式也应视为本实用新型的保护范围。
权利要求:
Claims (8)
[0001] 1.一种开关管单元,其特征在于,所述开关管单元包括第一开关管、第二开关管以及第三开关管,所述第一开关管为低压大电流开关管,所述第二开关管为高压小电流开关管;其中,
所述第一开关管的第二端接地,所述第一开关管的第三端与所述第三开关管的第二端连接;
所述第二开关管的第二端接地,所述第二开关管的第三端与所述第三开关管的第三端连接。
[0002] 2.根据权利要求1所述的开关管单元,其特征在于,
所述第一开关管为增强型NMOS,则,所述第一开关管的第一端为栅极,所述第一开关管的第二端为源极,所述第一开关管的第三端为漏极;
所述第二开关管为增强型NMOS,则,所述第二开关管的第一端为栅极,所述第二开关管的第二端为源极,所述第二开关管的第三端为漏极;
所述第三开关管为增强型NMOS,则,所述第三开关管的第一端为栅极,所述第三开关管的第二端为源极,所述第三开关管的第三端为漏极。
[0003] 3.根据权利要求1所述的开关管单元,其特征在于,
所述第一开关管为三极管,则,所述第一开关管的第一端为基极,所述第一开关管的第二端为发射极,所述第一开关管的第三端为集电极;
所述第二开关管为三极管,则,所述第二开关管的第一端为基极,所述第二开关管的第二端为发射极,所述第二开关管的第三端为集电极;
所述第三开关管为三极管,则,所述第三开关管的第一端为基极,所述第三开关管的第二端为发射极,所述第三开关管的第三端为集电极。
[0004] 4.根据权利要求1所述的开关管单元,其特征在于,
所述第一开关管为IGBT,则,所述第一开关管的第一端为栅极,所述第一开关管的第二端为发射极,所述第一开关管的第三端为集电极;
所述第二开关管为IGBT,则,所述第二开关管的第一端为栅极,所述第二开关管的第二端为发射极,所述第二开关管的第三端为集电极;
所述第三开关管为IGBT,则,所述第三开关管的第一端为栅极,所述第三开关管的第二端为发射极,所述第三开关管的第三端为集电极。
[0005] 5.根据权利要求1至4任一项所述的开关管单元,其特征在于,所述第三开关管为管理型的长开长断慢管。
[0006] 6.一种拓扑结构,其特征在于,包括如权利要求1至5任一项所述的开关管单元。
[0007] 7.根据权利要求6所述的拓扑结构,其特征在于,还包括控制芯片;其中,
所述控制芯片的第一Gate端与所述第一开关管的第一端连接;
所述控制芯片的第二Gate端与所述第二开关管的第一端连接;
所述控制芯片的第三Gate端与所述第三开关管的第一端连接。
[0008] 8.根据权利要求7所述的拓扑结构,其特征在于,还包括第一电阻、第二电阻、极性电容以及变压器;其中,
所述第一电阻的一端与所述控制芯片的电压输入端连接,所述第一电阻的另一端与所述变压器的第一端连接;
所述第二电阻的一端与所述第一电阻的一端连接,所述第二电阻的第二端接地;
所述极性电容的正极与所述变压器的第一端连接,所述极性电容的负极接地;
所述变压器的第二端与所述第三开关管的第三端连接。
类似技术:
公开号 | 公开日 | 专利标题
CN1909372B|2012-04-25|用于电源开关器件的隔离式栅极驱动器电路
CN103199677B|2015-08-19|单路隔离型mosfet驱动电路
CN200976577Y|2007-11-14|Mos管驱动电路及具有所述mos管驱动电路的电视机
CN101753000A|2010-06-23|栅极浮置及电平转换的功率mos管栅极驱动电路及方法
CN105449997A|2016-03-30|一种功率变换器的功率开关管隔离栅驱动电路
CN1424811A|2003-06-18|一种用于直流变换器的同步整流驱动电路
CN101373965B|2012-01-25|电源开关切换电路
CN103595226B|2016-03-16|变压器隔离对称互补驱动电路
CN102315758A|2012-01-11|一种提高器件耐压的电路
CN203590008U|2014-05-07|变压器隔离对称互补驱动电路
CN104901519A|2015-09-09|一种低纹波噪声igbt的多适应驱动电路及方法
CN2785244Y|2006-05-31|一种igbt串联运行电压均分补偿电路
CN214337788U|2021-10-01|开关管单元及拓扑结构
CN105337483A|2016-02-17|一种防止电流反灌的装置
CN203180759U|2013-09-04|绝缘栅双极晶体管门极驱动推挽电路
CN102083249A|2011-06-01|一种led照明电路
CN102185595B|2013-02-13|逆变器的准谐振检测电路及准谐振控制电路
CN101018436A|2007-08-15|恒定功率led驱动器
CN204794709U|2015-11-18|一种变压电路、空调升压系统以及太阳能空调
CN204349777U|2015-05-20|一种igbt驱动用的隔离电源
CN101741362B|2012-01-04|一种绝缘栅器件控制方法及其电路
CN109980905A|2019-07-05|碳化硅场效应管的串扰抑制电路、驱动电路及桥式变换器
CN206650647U|2017-11-17|一种大功率igbt驱动电路
CN104519645B|2019-01-08|一种基于pwm调光的导光板驱动电路
CN212278111U|2021-01-01|一种llc驱动电路
同族专利:
公开号 | 公开日
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2021-10-01| GR01| Patent grant|
2021-10-01| GR01| Patent grant|
优先权:
申请号 | 申请日 | 专利标题
CN202022935237.2U|CN214337788U|2020-12-09|2020-12-09|开关管单元及拓扑结构|CN202022935237.2U| CN214337788U|2020-12-09|2020-12-09|开关管单元及拓扑结构|
[返回顶部]