专利摘要:
本实用新型公开一种带铜柱体的3D围坝结构,包括有绝缘基板,该绝缘基板的上表面电镀形成有线路层,且绝缘基板的上表面电镀加厚形成有围坝、第一铜柱体和第二铜柱体,该围坝位于线路层的外围并围构形成一空腔,该第一铜柱体位于空腔中,且围坝的表面下凹形成有盲孔,该第二铜柱体位于盲孔中。通过设置第一铜柱体和第二铜柱体,其一体成型于围坝内,可为用户提供多接口的封装结构,实现三维立体封装,为使用带来便利。
公开号:CN214336740U
申请号:CN202023209004.0U
申请日:2020-12-28
公开日:2021-10-01
发明作者:袁广;罗素扑;黄嘉铧
申请人:Huizhou Xinci Semiconductor Co ltd;
IPC主号:H01L33-48
专利说明:
[n0001] 本实用新型涉及光电器件领域技术,尤其是指一种带铜柱体的3D围坝结构。
[n0002] 目前对封装气密性及可靠性要求较高的传感器、晶体振荡器、谐振器、功率型半导体、激光器等光电器件来说,一般采用陶瓷基板封装,其常用结构是在带有线路层的陶瓷底座上设置金属围坝,金属围坝与陶瓷底座围构形成空腔,用于放置器件芯片,填充封装胶水、惰性气体或者直接抽真空,从而实现高可靠性的气密封装。
[n0003] 现有技术中,金属围坝内没有形成铜柱体结构,不能为用户提供多接口的封装结构,为使用带来不便。因此,有必要研究一种方案以解决上述问题。
[n0004] 有鉴于此,本实用新型针对现有技术存在之缺失,其主要目的是提供一种带铜柱体的3D围坝结构,其能有效解决现有之金属围坝内没有形成铜柱体导致不能为用户提供多接口的封装结构的问题。
[n0005] 为实现上述目的,本实用新型采用如下之技术方案:
[n0006] 一种带铜柱体的3D围坝结构,包括有绝缘基板,该绝缘基板的上表面电镀形成有线路层,且绝缘基板的上表面电镀加厚形成有围坝、第一铜柱体和第二铜柱体,该围坝位于线路层的外围并围构形成一空腔,该第一铜柱体位于空腔中,且围坝的表面下凹形成有盲孔,该第二铜柱体位于盲孔中。
[n0007] 作为一种优选方案,所述围坝呈方形,该空腔亦呈方形。
[n0008] 作为一种优选方案,所述第一铜柱体和第二铜柱体均为圆柱体。
[n0009] 作为一种优选方案,所述第一铜柱体和第二铜柱体的外径均为250μm,高度均为500μm。
[n0010] 作为一种优选方案,所述第一铜柱体为并排间隔设置的多个。
[n0011] 作为一种优选方案,所述盲孔为间隔并排设置的多个,每一盲孔中均具有一第二铜柱体。
[n0012] 本实用新型与现有技术相比具有明显的优点和有益效果,具体而言,由上述技术方案可知:
[n0013] 通过设置第一铜柱体和第二铜柱体,其一体成型于围坝内,可为用户提供多接口的封装结构,实现三维立体封装,为使用带来便利。
[n0014] 为更清楚地阐述本实用新型的结构特征和功效,下面结合附图与具体实施例来对本实用新型进行详细说明。
[n0015] 图1是本实用新型之较佳实施例的俯视图;
[n0016] 图2是本实用新型之较佳实施例的截面图。
[n0017] 附图标识说明:
[n0018] 10、绝缘基板20、线路层
[n0019] 30、围坝31、空腔
[n0020] 32、盲孔41、第一铜柱体
[n0021] 42、第二铜柱体。
[n0022] 请参照图1和图2所示,其显示出了本实用新型之较佳实施例的具体结构,包括有绝缘基板10。
[n0023] 该绝缘基板10的上表面电镀形成有线路层20,且绝缘基板10的上表面电镀加厚形成有围坝30、第一铜柱体41和第二铜柱体42,该围坝30位于线路层20的外围并围构形成一空腔31,该第一铜柱体41位于空腔31中,且围坝30的表面下凹形成有盲孔32,该第二铜柱体42位于盲孔32中。
[n0024] 在本实施例中,该绝缘基板10为陶瓷板,所述围坝30呈方形,该空腔31亦呈方形,所述第一铜柱体41和第二铜柱体42均为圆柱体,并且,所述第一铜柱体41和第二铜柱体42的外径均为250μm,高度均为500μm,以及,所述第一铜柱体41为并排间隔设置的多个,所述盲孔32为间隔并排设置的多个,每一盲孔中32均具有一第二铜柱体42。
[n0025] 使用时,将封装芯片置于空腔31中并与线路层20焊接导通,并可将封装器件置于本产品的底部与第一铜柱体41或第二铜柱体42导通,从而实现多接口的三维立体封装。
[n0026] 本实用新型的设计重点在于:通过设置第一铜柱体和第二铜柱体,其一体成型于围坝内,可为用户提供多接口的封装结构,实现三维立体封装,为使用带来便利。
[n0027] 以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型的技术范围作任何限制,故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
权利要求:
Claims (6)
[0001] 1.一种带铜柱体的3D围坝结构,其特征在于:包括有绝缘基板,该绝缘基板的上表面电镀形成有线路层,且绝缘基板的上表面电镀加厚形成有围坝、第一铜柱体和第二铜柱体,该围坝位于线路层的外围并围构形成一空腔,该第一铜柱体位于空腔中,且围坝的表面下凹形成有盲孔,该第二铜柱体位于盲孔中。
[0002] 2.根据权利要求1所述的带铜柱体的3D围坝结构,其特征在于:所述围坝呈方形,该空腔亦呈方形。
[0003] 3.根据权利要求1所述的带铜柱体的3D围坝结构,其特征在于:所述第一铜柱体和第二铜柱体均为圆柱体。
[0004] 4.根据权利要求3所述的带铜柱体的3D围坝结构,其特征在于:所述第一铜柱体和第二铜柱体的外径均为250μm,高度均为500μm。
[0005] 5.根据权利要求1所述的带铜柱体的3D围坝结构,其特征在于:所述第一铜柱体为并排间隔设置的多个。
[0006] 6.根据权利要求1所述的带铜柱体的3D围坝结构,其特征在于:所述盲孔为间隔并排设置的多个,每一盲孔中均具有一第二铜柱体。
类似技术:
公开号 | 公开日 | 专利标题
JP2008525800A5|2008-09-04|
TW200713524A|2007-04-01|Bumpless chip package and fabricating process thereof
TW200633246A|2006-09-16|Semiconductor package having and optical device and the method of making the same
CN104681454B|2017-10-13|用于新型指纹锁器件的封装工艺
CN214336740U|2021-10-01|带铜柱体的3d围坝结构
CN202905686U|2013-04-24|一种多芯片圆片级封装结构
CN203192845U|2013-09-11|基板以及半导体结构
CN207282484U|2018-04-27|一种工字型锡封芯片装配腔体结构
CN207398071U|2018-05-22|一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN103956366B|2017-03-29|晶圆级芯片封装结构
CN213936222U|2021-08-10|带倒v型空腔的3d围坝结构
CN206584961U|2017-10-24|一种led支架、led支架阵列、led器件及led显示屏
CN203300690U|2013-11-20|一种表面贴装led用的陶瓷外壳
CN202678302U|2013-01-16|一种扇出型圆片级芯片封装结构
CN202749361U|2013-02-20|大功率整晶圆igbt陶瓷封装外壳
CN206135199U|2017-04-26|一种新型C‑Mount单发射腔半导体激光器
CN202757729U|2013-02-27|基于基板封装的绝压传感器封装结构
CN202268387U|2012-06-06|一种贴片式led封装结构
CN207852650U|2018-09-11|一种采用凸台结构烧结底座的压力芯体
CN209804706U|2019-12-17|一种led陶瓷支架结构
CN203787409U|2014-08-20|一种半导体封装结构
CN210092119U|2020-02-18|改进型带金属围坝的陶瓷封装基板
CN203326011U|2013-12-04|一种电极端子、盖板组件及含有该盖板组件的电池
CN211125695U|2020-07-28|一种带陶瓷围坝的led支架
CN214043701U|2021-08-24|一种半导体陶瓷封装基板
同族专利:
公开号 | 公开日
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2021-10-01| GR01| Patent grant|
2021-10-01| GR01| Patent grant|
优先权:
申请号 | 申请日 | 专利标题
CN202023209004.0U|CN214336740U|2020-12-28|2020-12-28|带铜柱体的3d围坝结构|CN202023209004.0U| CN214336740U|2020-12-28|2020-12-28|带铜柱体的3d围坝结构|
[返回顶部]