• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本实用新型公开了一种倒装双层DBR的LED芯片结构，包括：在芯片衬底的正面生长有LED芯片外延结构，在外延结构表面上镀有ITO膜；在芯片结构上制作N、P金属导电支线；在芯片结构的正面沉积有SiO2绝缘层，在SiO2绝缘层表面镀有第一DBR反射层，通过ICP刻蚀技术将N、P金属导电支线暴露出来并在对应位置制作N、P焊盘电极；在芯片结构背面镀有第二DBR反射层；芯片结构在未切割时，在芯片结构上通过刻蚀技术形成切割道，芯片沿切割道进行切割。本实用新型通过在DBR反射层上设置切割道，将DBR反射层分为若干小区块，降低芯片结构的整体应力，防止芯片结构发生翘曲。
    公开号:CN214336738U
    申请号:CN202023082664.7U
    申请日:2020-12-18
    公开日:2021-10-01
    发明作者:张秀敏
    申请人:Purui Wuxi R & D Co ltd；
    IPC主号:H01L33-46
    专利说明:
    [n0001] 本实用新型涉及半导体技术领域，尤其是一种倒装双层DBR的LED芯片结构。
    [n0002] 发光二极管（LED）是一种将电能转化为光能的固体发光器件，其中GaN基的LED芯片得到了长足的发展和应用。发光二极管的发光效率主要有两方面因素：器件的内量子效率和外量子效率。由于菲涅尔损失、全反射损失和材料吸收损失的存在，使LED芯片的光提取效率降低。光提取效率是指出射到空气中的光子占电子-空穴对通过辐射复合在芯片有源区产生光子的比例，其主要与LED的几何结构和材料光学特性有关。为了提高光的提取效率，通常采用的技术方案有：生长分布布拉格反射层（DBR）结构、表面粗化技术和光子晶体技术等。分布布拉格反射层的反射率可达到99%以上，它没有金属反射层的吸收问题，又可以通过改变材料的折射率或厚度来调整能隙位置。现有技术中采用的双面DBR结构存在应力过大、切割难度大等问题，而且其制作方法也需要进一步改进和完善。
    [n0003] 本申请人针对上述现有技术中采用的双面DBR结构存在应力过大、切割难度大以及制作方法需要改善等问题，提供了一种结构合理的倒装双层DBR的LED芯片结构，通过在DBR反射层上设置切割道，将DBR反射层分为若干小区块，降低芯片结构的整体应力，防止芯片结构发生翘曲，而且在切割道区域不含DBR，降低芯片的切割难度，从而提高芯片制造的良品率。
    [n0004] 本实用新型所采用的技术方案如下：
    [n0005] 一种倒装双层DBR的LED芯片结构，在芯片衬底的正面生长有LED芯片外延结构，在外延结构表面上镀有ITO膜，通过ICP刻蚀技术将暴漏区域的N-GaN层刻蚀出来，形成N-GaN台阶；在芯片结构上制作N、P金属导电支线；在芯片结构的正面沉积有SiO2绝缘层，在SiO2绝缘层表面镀有第一DBR反射层，通过ICP刻蚀技术将N、P金属导电支线暴露出来，在N、P金属导电支线的对应位置制作N、P焊盘电极；在芯片结构背面镀有第二DBR反射层；芯片结构在未切割时，在芯片结构上通过刻蚀技术形成切割道，所述切割道位于芯片结构的正面或背面或双面，芯片沿切割道进行切割。
    [n0006] 作为上述技术方案的进一步改进：
    [n0007] 利用PECVD技术在芯片结构的表面沉积SiO2绝缘层，利用氧化物镀膜技术在SiO2绝缘层表面镀第一DBR反射层，然后利用正性光刻掩膜技术制作掩膜图形，通过ICP刻蚀技术将N、P金属导电支线暴露出来。
    [n0008] 利用负性光刻掩膜技术制作焊盘电极图形，并通过电子束蒸发技术制作N、P焊盘电极。
    [n0009] 利用氧化物镀膜技术在芯片结构背面镀第二DBR反射层。
    [n0010] 利用正性光刻掩膜技术制作掩膜图形，将切割道暴露出来，通过ICP刻蚀技术将切割道处的DBR刻蚀掉形成切割道。
    [n0011] 芯片衬底为蓝宝石、硅片、碳化硅片或金属。
    [n0012] LED芯片外延结构是依次生长的缓冲层、U-GaN层、N-GaN层、多量子阱层和P-GaN层，或者是依次生长的N-GaN层、多量子阱层和P-GaN层。
    [n0013] 本实用新型的有益效果如下：
    [n0014] 本实用新型通过在DBR反射层上设置切割道，将DBR反射层分为若干小区块，降低芯片结构的整体应力，防止芯片结构发生翘曲。芯片结构在切割之前利用正性光刻掩膜技术制作掩膜图形，将切割道暴露出来，通过ICP刻蚀技术将切割道处的DBR刻蚀掉形成切割道，所述切割道位于芯片结构的正面或背面或双面，芯片沿切割道进行切割，在切割道区域不含DBR，降低芯片的切割难度，从而提高芯片制造的良品率。本实用新型采用在芯片结构的正面沉积SiO2绝缘层，在SiO2绝缘层表面镀第一DBR反射层，通过ICP刻蚀技术将N、P金属导电支线暴露出来，通过电子束蒸发技术制作N、P焊盘电极，既便于第一DBR反射层的加工制作，又实现了N、P焊盘电极的引出结构。本实用新型通过芯片结构正面和背面的双层DBR反射层增强侧面出光，降低光学距离(OD)，能够显著提高光的提取效率，且制作工艺简单便捷。
    [n0015] 图1为本实用新型的结构示意图。
    [n0016] 图中：1、芯片衬底；2、ITO膜；3、金属导电支线；4、SiO2绝缘层；5、第一DBR反射层；6、焊盘电极；7、第二DBR反射层。
    [n0017] 下面结合附图，说明本实用新型的具体实施方式。
    [n0018] 如图1所示，本实用新型所述的倒装双层DBR的LED芯片结构在芯片衬底1上生长LED芯片外延结构，芯片衬底1包括但不限于蓝宝石、硅片、碳化硅片或金属。例如利用MOCVD设备（MOCVD，Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀）在芯片衬底1上生长LED芯片外延结构，LED芯片外延结构是多层结构，根据实际需要而定，例如可以是依次生长的缓冲层、U-GaN层、N-GaN层、多量子阱层和P-GaN层，也可以是依次生长的N-GaN层、多量子阱层和P-GaN层，所述LED芯片外延结构覆盖在芯片衬底1的整面。MOCVD是在气相外延生长（VPE）的基础上发展起来的一种新型气相外延生长技术。
    [n0019] 在P-GaN层上镀ITO膜2，ITO膜2和P-GaN层形成良好的欧姆接触。具体的，利用磁控溅射技术在芯片结构上镀ITO膜2（ITO，Indium Tin Oxide，氧化铟锡），利用退火炉的高温快速退火（RTA，Rapid Thermal Annealing），使ITO膜2和P-GaN层形成良好的欧姆接触。
    [n0020] 通过ICP刻蚀技术（ICP，Inductively Coupled Plasma，感应耦合等离子体刻蚀）将暴漏区域的N-GaN层刻蚀出来，形成N-GaN台阶。在此基础上利用金属镀膜技术制作N、P金属导电支线3。利用PECVD技术在芯片结构的表面沉积SiO2绝缘层4，利用氧化物镀膜技术比如电子束蒸发技术在SiO2绝缘层4表面镀第一DBR反射层5，然后利用正性光刻掩膜技术制作掩膜图形，通过ICP刻蚀技术将N、P金属导电支线3暴露出来。利用负性光刻掩膜技术制作焊盘电极图形，并通过电子束蒸发技术制作N、P焊盘电极6。
    [n0021] 利用氧化物镀膜技术比如电子束蒸发技术在芯片结构背面镀第二DBR反射层7。利用正性光刻掩膜技术制作掩膜图形，将切割道暴露出来，所述切割道位于芯片结构的正面或背面或双面，通过ICP刻蚀技术将切割道处的DBR刻蚀掉。
    [n0022] 参照图1，本实用新型所述倒装双层DBR的LED芯片结构的制作方法，包括以下步骤：
    [n0023] 步骤S1：提供芯片衬底1包括但不限于蓝宝石、硅片、碳化硅片或金属，利用MOCVD设备在芯片衬底1上生长LED芯片外延结构，LED芯片外延结构是多层结构，根据实际需要而定，例如可以是依次生长N-GaN层、多量子阱层和P-GaN层，也可以是依次生长的缓冲层、U-GaN层、N-GaN层、多量子阱层和P-GaN层，所述LED芯片外延结构覆盖在芯片衬底1的整面。
    [n0024] 步骤S2：利用磁控溅射技术在芯片结构表面上镀ITO膜2，利用退火炉的高温快速退火，使ITO膜2和P-GaN层形成良好的欧姆接触。
    [n0025] 步骤S3：利用正性光刻掩膜技术制作掩膜图形，通过ICP刻蚀技术将暴漏区域的N-GaN层刻蚀出来，形成N-GaN台阶。
    [n0026] 步骤S4：利用金属镀膜技术制作N、P金属导电支线3。
    [n0027] 步骤S5：利用PECVD技术在芯片结构的表面沉积SiO2绝缘层4，利用氧化物镀膜技术比如电子束蒸发技术在SiO2绝缘层4表面镀第一DBR反射层5，然后利用正性光刻掩膜技术制作掩膜图形，通过ICP刻蚀技术将N、P金属导电支线3暴露出来。
    [n0028] 步骤S6：利用负性光刻掩膜技术制作焊盘电极图形，并通过电子束蒸发技术制作N、P焊盘电极6。
    [n0029] 步骤S7：利用砂轮将上述芯片结构进行减薄处理。
    [n0030] 步骤S8：利用氧化物镀膜技术比如电子束蒸发技术在芯片结构背面镀第二DBR反射层7。
    [n0031] 步骤S9：利用正性光刻掩膜技术制作掩膜图形，将切割道暴露出来，所述切割道位于芯片结构的正面或背面或双面，通过ICP刻蚀技术将切割道处的DBR刻蚀掉。
    [n0032] 步骤S10：利用砂轮刀将芯片衬底1上的器件沿切割道进行切割，并利用裂片技术将芯片分离。通过探针台和分选机设备对切割后的芯片进行光电参数测试并分类，形成成品芯片。
    [n0033] 在本实用新型中，正性光刻掩膜技术是利用正性光刻胶制成掩膜图形的技术，凡是在能量束（光束、电子束、离子束等）的照射下，以降解反应为主的光刻胶称为正性光刻胶，简称正胶。负性光刻掩膜技术是利用负性光刻胶制成掩膜图形的技术，凡是在能量束（光束、电子束、离子束等）的照射下，以交联反应为主的光刻胶称为负性光刻胶，简称负胶。
    [n0034] 以上描述是对本实用新型的解释，不是对实用新型的限定，在不违背本实用新型精神的情况下，本实用新型可以作任何形式的修改。
    权利要求:
    Claims (7)
    [0001] 1.一种倒装双层DBR的LED芯片结构，其特征在于：在芯片衬底(1)的正面生长有LED芯片外延结构，在外延结构表面上设有ITO膜(2)，LED芯片外延结构的N-GaN层刻蚀形成N-GaN台阶；在芯片结构上制作N、P金属导电支线(3)；在芯片结构的正面设有SiO2绝缘层(4)，在SiO2绝缘层(4)表面设有第一DBR反射层(5)，N、P金属导电支线(3)刻蚀暴露，在N、P金属导电支线(3)的对应位置制作N、P焊盘电极(6)；在芯片结构背面设有第二DBR反射层(7)；芯片沿芯片结构的正面或背面或双面上的切割道进行切割。
    [0002] 2.根据权利要求1所述的倒装双层DBR的LED芯片结构，其特征在于：利用PECVD技术在芯片结构的表面沉积SiO2绝缘层(4)，利用氧化物镀膜技术在SiO2绝缘层(4)表面镀第一DBR反射层(5)，然后利用正性光刻掩膜技术制作掩膜图形，通过ICP刻蚀技术将N、P金属导电支线(3)暴露出来。
    [0003] 3.根据权利要求1所述的倒装双层DBR的LED芯片结构，其特征在于：利用负性光刻掩膜技术制作焊盘电极图形，并通过电子束蒸发技术制作N、P焊盘电极(6)。
    [0004] 4.根据权利要求1所述的倒装双层DBR的LED芯片结构，其特征在于：利用氧化物镀膜技术在芯片结构背面镀第二DBR反射层(7)。
    [0005] 5.根据权利要求1所述的倒装双层DBR的LED芯片结构，其特征在于：利用正性光刻掩膜技术制作掩膜图形，将切割道暴露出来，通过ICP刻蚀技术将切割道处的DBR刻蚀掉形成切割道。
    [0006] 6.根据权利要求1所述的倒装双层DBR的LED芯片结构，其特征在于：芯片衬底(1)为蓝宝石、硅片、碳化硅片或金属。
    [0007] 7.根据权利要求1所述的倒装双层DBR的LED芯片结构，其特征在于：LED芯片外延结构是依次生长的缓冲层、U-GaN层、N-GaN层、多量子阱层和P-GaN层，或者是依次生长的N-GaN层、多量子阱层和P-GaN层。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8735185B2|2014-05-27|Light emitting device and fabrication method thereof
    US7675084B2|2010-03-09|Photonic crystal light emitting device
    US7294862B2|2007-11-13|Photonic crystal light emitting device
    US7968903B2|2011-06-28|Light emitting device
    EP3518296A1|2019-07-31|Vertical light-emitting devices comprising a metal support film
    WO2013024914A1|2013-02-21|질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
    KR100691497B1|2007-03-09|발광 소자 및 이의 제조 방법
    TW201735400A|2017-10-01|基於圖形化Ｓｉ襯底的ＬＥＤ外延片及其製備方法
    US20100224897A1|2010-09-09|Semiconductor optoelectronic device and method for forming the same
    KR100735488B1|2007-07-04|질화갈륨계 발광다이오드 소자의 제조방법
    KR100973259B1|2010-08-02|측부 반사판을 갖는 수직구조 질화갈륨계 ｌｅｄ 소자 및그 제조방법
    KR101239852B1|2013-03-06|ＧａＮ계 화합물 반도체 발광 소자
    KR20110139909A|2011-12-30|질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
    CN214336738U|2021-10-01|倒装双层dbr的led芯片结构
    CN112018223B|2021-09-24|粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
    EP1905104A1|2008-04-02|Laser lift-off led with improved light extraction
    CN112510135A|2021-03-16|倒装双层dbr的led芯片结构及其制作方法
    KR20130000262A|2013-01-02|광효율이 향상된 발광 다이오드 및 그 제조 방법
    CN214428644U|2021-10-19|台阶处双层保护的led芯片结构
    CN214477521U|2021-10-22|双斜坡型倒装dbr的led芯片结构
    CN214336733U|2021-10-01|Ald沉积电流扩展层的led芯片结构
    KR101138973B1|2012-04-25|발광 소자 및 이의 제조 방법
    CN214336739U|2021-10-01|设有侧面反射层的led芯片结构
    CN214336736U|2021-10-01|双层ito膜的led芯片结构
    CN213184332U|2021-05-11|一种倒装紫外发光二极管芯片
    同族专利:
    公开号 | 公开日
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2021-10-01| GR01| Patent grant|
    2021-10-01| GR01| Patent grant|
    优先权:
    申请号 | 申请日 | 专利标题
    CN202023082664.7U|CN214336738U|2020-12-18|2020-12-18|倒装双层dbr的led芯片结构|CN202023082664.7U| CN214336738U|2020-12-18|2020-12-18|倒装双层dbr的led芯片结构|
    [返回顶部]