• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本公开涉及一种图像传感器和成像像素。图像传感器包括多个像素，每个像素包括：在半导体衬底中竖直地延伸的第一导电类型的掺杂光敏区域；比光敏区域更重地掺杂有第一导电类型的电荷收集区域，电荷收集区域在衬底中从衬底的上表面竖直地延伸并且被布置在光敏区域上方；以及竖直堆叠，其包括竖直传输栅极和竖直电绝缘壁，该堆叠穿过衬底并与电荷收集区域接触，该栅极被布置在衬底的上表面侧上并且比电荷收集区域更深地穿透到衬底中。
    公开号:CN214336715U
    申请号:CN202021414996.8U
    申请日:2020-07-17
    公开日:2021-10-01
    发明作者:F·罗伊；A·苏勒
    申请人:STMicroelectronics Crolles 2 SAS；
    IPC主号:H01L27-146
    专利说明:
    [n0001] 本公开总体涉及电子电路，并且更特别地涉及图像传感器，特别是图像传感器像素。
    [n0002] 如下的图像传感器是已知的：其包括多个像素，每个像素包括在半导体衬底中形成的光敏区或区域。当光被光敏区接收时，电子-空穴对在光敏区域中生成，并且光生电子或光生空穴在光敏区域中积累。在读取阶段期间，电荷传输器件被控制为将在光敏区域中已积累的光生电荷向掺杂电荷收集半导体区域传输。
    [n0003] 在包括旨在接收衬底的背侧照射的像素的传感器中，对于每个像素，电荷收集区域和像素的各种晶体管被布置在衬底的前侧，即其上具有互连结构的衬底的表面。
    [n0004] 已知的背侧照射像素经受各种缺点，特别是关于其电荷传输器件。
    [n0005] 希望克服已知背侧照射像素的缺点的全部或部分缺点，特别是这种像素的已知电荷传输器件的缺点的全部或部分缺点。
    [n0006] 在第一方面，提供了一种图像传感器，图像传感器包括多个像素，每个像素包括:第一导电类型的掺杂光敏区域，在半导体衬底中竖直地延伸；第一电荷收集区域，比光敏区域更重地掺杂有第一导电类型，电荷收集区域在衬底中从衬底的上表面竖直地延伸并且被布置在光敏区域上方；以及竖直堆叠，包括竖直传输栅极和竖直电绝缘壁，堆叠穿过衬底并且与第一电荷收集区域接触，竖直传输栅极被布置在衬底的上表面处并且比电荷收集区域更深地穿透到衬底中，其中竖直传输栅极包括栅极电极和栅极电介质，栅极电极和栅极电介质被布置在竖直电绝缘壁上。
    [n0007] 根据一个实施例，每个像素还包括竖直电绝缘结构，竖直电绝缘结构穿过衬底并且横向地界定光敏区域和像素。
    [n0008] 根据一个实施例，每个堆叠的竖直传输栅极对于两个相邻像素是共用的，堆叠与两个相邻像素的电荷收集区域接触。
    [n0009] 根据一个实施例，多个像素中的至少一个像素还包括：竖直电绝缘结构，穿过衬底并且将光敏区域划分为第一半部和第二半部；以及第二电荷收集区域，比光敏区域更重地掺杂有第一导电类型，在衬底中从上表面竖直地延伸，像素的第一电荷收集区域和第二电荷收集区域分别被布置在光敏区域的第一半部和第二半部上方。
    [n0010] 根据一个实施例，至少一个像素的堆叠与竖直电绝缘结构对齐，并且与第二电荷收集区域接触。
    [n0011] 根据一个实施例，每个像素还包括竖直电绝缘结构，竖直电绝缘结构穿过衬底并且横向地界定光敏区域和像素，其中竖直电绝缘壁是竖直电绝缘结构的一部分。
    [n0012] 根据一个实施例，每个像素还包括竖直电绝缘结构，竖直电绝缘结构穿过衬底并且横向地界定光敏区域和像素，其中竖直电绝缘结构沿其整个高度连续地被衬底的一部分、堆叠、和衬底的另一部分中断。
    [n0013] 根据一个实施例，壁由以下项形成：至少一种绝缘材料；或者至少一种导电材料和至少一层绝缘层，至少一层绝缘层将衬底与至少一种导电材料电绝缘。
    [n0014] 根据一个实施例，在每个像素中，栅极电介质将衬底与竖直传输栅极的栅极电极电绝缘，并且完全覆盖栅极电极的下表面。
    [n0015] 根据一个实施例，每个像素还包括第二导电类型的掺杂阱，掺杂阱在衬底中从上表面延伸到光敏区域。
    [n0016] 根据一个实施例，在每个像素中，竖直传输栅极穿透到衬底中，至少向下穿透到阱的下表面的层级。
    [n0017] 在第二方面，提供了一种成像像素，该成像像素包括：半导体衬底中的第一导电类型的掺杂光敏区域；第一电荷收集区域，比光敏区域更重地掺杂有第一导电类型，电荷收集区域在衬底中从衬底的上表面延伸并且被布置在光敏区域上方；以及竖直堆叠，包括竖直传输栅极和竖直电绝缘壁，堆叠穿过衬底并且与第一电荷收集区域接触，竖直传输栅极被布置在衬底的上表面处并且比电荷收集区域更深地穿透到衬底中，其中竖直传输栅极包括栅极电极和栅极电介质，栅极电极和栅极电介质被布置在竖直电绝缘壁上。
    [n0018] 根据一个实施例，成像像素还包括：竖直电绝缘结构，穿过衬底，并且将光敏区域划分为第一半部和第二半部；以及第二电荷收集区域，比光敏区域更重地掺杂有第一导电类型，在衬底中从上表面延伸，像素的第一电荷收集区域和第二电荷收集区域分别被布置在光敏区域的第一半部和第二半部上方。
    [n0019] 根据一个实施例，像素的堆叠与竖直电绝缘结构对齐，并且与第二电荷收集区域接触。
    [n0020] 根据一个实施例，成像像素还包括竖直电绝缘结构，竖直电绝缘结构穿过衬底并且横向地界定光敏区域和像素，其中竖直电绝缘结构沿其整个高度连续地被衬底的一部分、堆叠、和衬底的另一部分中断。
    [n0021] 一个实施例克服了已知背侧照射像素的缺点的全部或部分缺点，特别是这种像素的已知电荷传输器件的缺点的全部或部分缺点。
    [n0022] 将在以下结合附图的具体实施例的非限制性描述中详细讨论前述及其他特征和优点。
    [n0023] 图1A和图1B分别以简化的俯视图和截面图图示了图像传感器的像素的一个实施例；
    [n0024] 图2是图1A的简化的截面图；
    [n0025] 图3A和图3B分别以简化的俯视图和截面图示出了图像传感器的一个备选实施例；
    [n0026] 图4是图3A的简化的截面图；
    [n0027] 图5A和图5B分别以简化的俯视图A和截面图B图示了图像传感器的另一备选实施例；
    [n0028] 图6A和图6B分别以简化的俯视图和截面图图示了图像传感器的又一备选实施例；
    [n0029] 图7A和7B分别以简化的俯视图A和截面图B图示了图像传感器之一的又一备选实施例；
    [n0030] 图8A、图8B和图8C图示了制造图1A、图1B和图2的像素的电荷传输器件的方法的步骤的实施例。
    [n0031] 图9A、图9B和图9C图示了制造图1A、图1B和图2的像素的电荷传输器件的方法的另一步骤的实施例。
    [n0032] 图10A、图10B和图10C图示了制造图1A、图1B和图2的像素的电荷传输器件的方法的又一步骤的实施例。
    [n0033] 图11A、图11B和图11C图示了制造图3A、图3B和图4的像素的电荷传输器件的方法的步骤的实施例。
    [n0034] 图12A、图12B和图12C图示了制造图3A、图3B和图4的像素的电荷传输器件的方法的另一步骤的实施例。
    [n0035] 图13A、图13B和图13C图示了制造图3A、图3B和图4的像素的电荷传输器件的方法的又一步骤的实施例。
    [n0036] 一个实施例提供了一种包括多个像素的图像传感器，每个像素包括:
    [n0037] 第一导电类型的掺杂光敏区域，其在半导体衬底中竖直地延伸；
    [n0038] 电荷收集区域，比光敏区域更重地掺杂有第一导电类型，在衬底中从衬底的上表面竖直地延伸并被布置在光敏区域上方；以及竖直堆叠，包括竖直传输栅极和竖直电绝缘壁，堆叠穿过衬底，并且与电荷收集区域接触，栅极被布置在衬底的上表面侧上，并且比电荷收集区域更深地穿透到衬底中。
    [n0039] 根据一个实施例，每个像素还包括竖直电绝缘结构，该竖直电绝缘结构穿过所述衬底并且横向地界定光敏区域和像素。
    [n0040] 根据一个实施例，堆叠的所述竖直传输栅极对于至少两个相邻像素是共用的，所述堆叠与所述至少两个像素中的每个像素的电荷收集区域接触。
    [n0041] 根据一个实施例，至少一个像素还包括:
    [n0042] 竖直电绝缘结构，其穿过所述衬底并将光敏区域划分成两个半部；以及
    [n0043] 另一电荷收集区域，其比光敏区域更重地掺杂有第一导电类型，在衬底中从上表面竖直地延伸，每个电荷收集区域被布置在光敏区域的不同半部上方。
    [n0044] 根据一个实施例，所述至少一个像素的堆叠与所述结构对齐，并与所述另一电荷收集区域接触。
    [n0045] 根据一个实施例，所述竖直电绝缘壁是所述竖直电绝缘结构的一部分。
    [n0046] 根据一个实施例，竖直电绝缘结构沿其整个高度连续地被衬底一部分、所述堆叠、和衬底的另一部分中断。
    [n0047] 根据一个实施例，所述壁由以下项制成:
    [n0048] 至少一种绝缘材料；或者
    [n0049] 至少一种导电材料以及将衬底与所述至少一种导电材料电绝缘的至少一层绝缘层。
    [n0050] 根据一个实施例，竖直传输栅极由至少一种导电材料和至少一层绝缘层制成，至少一层绝缘层将衬底与竖直传输栅极的所述至少一种导电材料电绝缘并完全覆盖竖直传输栅极的所述至少一种导电材料的下表面。
    [n0051] 根据一个实施例，每个像素还包括第二导电类型的掺杂阱，该掺杂阱在衬底中从上表面向所述光敏区域延伸。
    [n0052] 根据一个实施例，在每个像素中，所述竖直传输栅极穿透到衬底中，至少向下穿透到所述阱的下表面的层级，优选地，穿透到约等于所述阱的下表面的层级加上传感器像素之间节距的一半的层级。
    [n0053] 另一实施例提供了一种制造图像传感器像素的方法，该方法包括以下步骤:
    [n0054] a)通过在包括第一导电类型的掺杂光敏区域的半导体衬底的上表面侧上、在光敏区域上方掺杂，形成比光敏区域更重地掺杂有第一导电类型的电荷收集区域；
    [n0055] b)刻蚀竖直地穿透到衬底中的沟槽；
    [n0056] c)在沟槽内形成竖直电绝缘壁，该竖直电绝缘壁完全填充沟槽；
    [n0057] d)通过在上表面侧上通过刻蚀去除比电荷收集区域更深的绝缘壁的一部分来形成腔；以及
    [n0058] e)在所述腔中形成竖直传输栅极，步骤a)和b)被实现以使得包括竖直传输栅极和竖直电绝缘壁的竖直堆叠与电荷收集区域接触。
    [n0059] 根据一个实施例，步骤c)包括以下步骤：
    [n0060] c1)在沟槽的壁和底部上形成至少一层绝缘层；以及
    [n0061] c2)利用至少一种导电材料填充沟槽。
    [n0062] 根据一个实施例，步骤c)包括利用至少一种绝缘材料填充沟槽。
    [n0063] 根据一个实施例，步骤e)包括以下连续步骤:
    [n0064] e1)在腔的壁和底部上形成至少一层绝缘层；以及
    [n0065] e2)利用至少一种导电材料填充所述腔。
    [n0066] 在不同的附图中，相同的元件用相同的附图标记指定。特别地，不同实施例和变型所共有的结构和/或功能元件可以用相同的附图标记指定，并且可以具有相同的结构、尺寸和材料性质。
    [n0067] 为清楚起见，仅示出并详细描述了对理解所述实施例有用的步骤和元素。特别地，没有详述制造图像传感器的像素(例如背侧照射的) 的常规步骤，所描述的实施例和变型与这种常规步骤兼容。此外，没有描述(例如背侧照射的)像素的电路(晶体管和连接)，所描述的实施例和变型与例如背侧照射的已知的像素的电路兼容。此外，没有详述读出电路、或列解码器、控制电路、或行解码器以及可以提供图像传感器的应用，所描述的实施例和变型与通常的图像传感器读出电路和控制电路以及可以提供图像传感器的通常应用兼容。
    [n0068] 贯穿本公开，术语“连接”用于指定除了导体之外没有中间元件的情况下电路元件之间的直接电连接，而术语“耦合”用于指定电路元件之间的电连接，该电连接可以是直接的，或者可以经由一个或多个其他元件。
    [n0069] 在以下描述中，当提及限定绝对位置的术语(诸如术语“前”、“后”、“顶”、“底”、“左”、“右”等)、或限定相对位置的术语(诸如术语“上方”、“下方”、“高于”、“低于”等)或限定方向的术语(诸如“水平”、“竖直”等)时，除非另外说明，否则指代附图的定向。
    [n0070] 术语“约”、“大约”、“基本上”和“在……量级”在本文中用于指定所讨论的值的±10％，优选±5％的容差。
    [n0071] 图1A和图1B分别以简化的俯视图和截面图图示了图像传感器 2A的像素1A的一个实施例，在本示例中，该像素被背侧照射。更特别地，图1B是沿着图1A的横截面BB的截面图。
    [n0072] 图2是沿图1A的截面CC的简化的截面图。
    [n0073] 在图1A、图1B和图2中，仅示出了图像传感器2A的像素1的阵列的一部分，仅完整示出了两个像素1，仅部分示出了这两个像素 1旁边的像素1。
    [n0074] 传感器2A被形成在半导体衬底100的内部和/或上方，半导体衬底100例如由硅制成，例如是第一导电类型(例如P型)的掺杂硅衬底。作为一个示例，对于旨在在从350nm至950nm的范围中的波长处操作的传感器，衬底100具有在从约2μm至约8μm的范围中的厚度。
    [n0075] 可选地，旨在接收光的衬底100的表面101(在本示例中为背侧(图1B和图2的下表面))涂覆有一层或多层钝化层102、和/或滤光器103 (例如滤色器，每个滤光器103被布置为与对应的像素1相对)、和/ 或微透镜104，每个微透镜104被布置为与对应的像素1相对。更特别地，在本示例中，滤光器103搁置在(多个)层102上并与其接触，并且微透镜104搁置在滤光器103上并与其接触。
    [n0076] 每个像素1包括光敏区域105。每个光敏区域105与第一导电类型(在本示例中为P型)的掺杂半导体区域相对应。每个光敏区域与衬底100的一部分相对应。每个光敏区105在衬底100中竖直地延伸，在衬底100的背侧101和衬底100的前侧106(图1B中的上表面)之间跨衬底100的几乎整个厚度。更通常地，每个区域105从在衬底100 的第一表面侧上形成的层和/或区域和/或阱竖直地延伸到与第一表面相对的衬底100的第二表面侧上形成的层和/或区域和/或阱。
    [n0077] 优选地，第二导电类型(在此为N型)的掺杂层107被布置在衬底 100中，在其背侧101的层级处。对于每个像素1，层107完全覆盖被布置在衬底100的背侧101上的区域105的表面。换句话说，每个区域105在衬底100的背侧101上被层107全部覆盖。因此，层107 跨表面101与每个光敏区域105之间的厚度延伸(在图1B和图2中竖直地延伸)。
    [n0078] 每个像素1(特别是像素1的光敏区域105)由竖直电绝缘结构 108横向地界定。结构108从前侧106竖直地(图2)穿透到衬底100 中。优选地，结构108跨衬底100的整个厚度穿过衬底100，并因此一直延伸至衬底100的背侧101。在该示例中，在图1A中，结构108 界定或限定了方形像素1，尽管还可以提供其他的像素形状。
    [n0079] 在图1和图2所图示的实施例中，竖直绝缘结构是深沟槽绝缘 (DTI)，即由一种或多种绝缘材料制成的壁，该壁通过刻蚀沟槽到衬底100中并且用(多种)绝缘材料填充沟槽而形成。换句话说，结构 108是例如由氧化硅制成的绝缘壁。
    [n0080] 在图1A、图1B和图2所图示的实施例中，优选地，第二导电类型(在本示例中为N型)的掺杂层109(图2)涂覆结构108的侧壁，至少在与光敏区域105邻接的这些壁的表面的层级处。层109使能避免界面缺陷捕获区域105中光生的空穴。
    [n0081] 每个像素1还包括电荷收集区域110，其旨在接收从像素1的光敏区域105传输的光生电荷。每个像素1的区域110以第一导电类型 (在本示例中为P型)掺杂，比像素1的光敏区域105掺杂更重(P+)。每个像素1的区域110被布置在衬底100的前表面侧106上。每个像素1的区域110从表面106在衬底100中竖直地延伸(跨厚度)。每个像素1的区域110被布置在该像素的光敏区域105的上方。
    [n0082] 每个像素1还包括第二导电类型(在本示例中为N型)的掺杂阱 111，其被布置在衬底100的前表面侧106上。每个像素1的阱111 从表面106在衬底100中竖直地延伸(跨厚度)，一直延伸到像素的光敏区域105。在每个像素1的阱111的内部和/或上方形成像素1的组件(未示出)，例如晶体管。优选地，在前表面侧106上，每个像素1 的阱111占据除了由区域110所占据的表面之外的像素1的整个表面。
    [n0083] 每个像素1还包括竖直堆叠，该竖直堆叠包括：与像素1的电荷传输器件相对应的竖直传输栅极115；以及竖直电绝缘壁116。每个像素的栅极115搁置在像素1的壁116上(图1B)。每个像素1的栅极115被布置在前表面侧106上。每个像素的栅极115穿透到衬底100中，比像素的电荷收集区域110更深。作为示例，每个像素1的栅极 115穿透衬底110，至少向下穿透至像素的阱111的下层级，即与区域105接触的阱111的下表面的层级(图1B)。优选地，每个像素的栅极115向下穿透到衬底100中，穿透到约等于(例如等于)该像素的阱111的下层级加上传感器像素1之间的节距的一半的层级。作为示例，对于在俯视图A中具有边长约为1μm的正方形形状的像素1，像素1之间的节距等于1μm。
    [n0084] 在每个像素1中，栅极115和壁116的堆叠与该像素的电荷收集区域110邻接，优选地，与该区域110接触。因此，栅极115和壁116 的堆叠也与像素1的光敏区域105接触。在每个像素1中，栅极115 被配置为根据被施加于其的控制信号，允许或阻止已经积累在像素1的区域105中的光生电荷(在本示例中为空穴)传输至像素1的电荷收集区域110。
    [n0085] 在每个像素1中，竖直传输栅极115包括由一种或多种导电材料(例如，掺杂多晶硅)制成的栅极导体1151。栅极导体1151具有栅极电极的作用，并且被配置为接收用于控制栅极115的信号。栅极115 还包括一层或多层绝缘层1152(例如二氧化硅层1152)，其完全覆盖导体1151的侧表面和导体1151的下表面(即在壁116侧的导体1151 的表面)。(多个)层1152具有栅极绝缘体的作用。(多个)层1152 使导体1151与衬底100(例如区域105和110)电绝缘。
    [n0086] 在每个像素1中，壁116由一种或多种绝缘材料制成。换句话说，电绝缘壁116是例如由二氧化硅制成的绝缘壁。
    [n0087] 在图1A、图1B和图2所示的实施例中，其中壁116由一种或多种绝缘材料制成，第二导电类型(在本例中为N型)的掺杂层117(图1B) 优选至少在与区域105相邻的这些壁的表面层级处覆盖栅极115和壁 116的堆叠的侧壁。层117能够避免界面缺陷捕获光生空穴。
    [n0088] 栅极115和壁116的堆叠参与横向地界定像素1并使其与相邻像素1电绝缘。特别地，在图1A、图1B和图2所示的实施例中，竖直电绝缘壁116与竖直电绝缘结构108的一部分相对应，然后层117与层109的一部分相对应。换句话说，栅极115被布置在竖直电绝缘结构108中或穿透到竖直电绝缘结构108中。
    [n0089] 在操作中，在像素1的光敏区域105中的电荷积累阶段期间，第一电位电平(在本示例中为正电位电平，例如约2.5V)被施加到像素阱111。然后，像素1的区域105几乎完全被区域(在此包括层107、 109和117以及像素1的阱111)围绕，在该第一电位电平处，第一类型的光生电荷(在本示例中为电子)被吸引向该区域。然后区域105 与其中第二类型的光生电荷(在本示例中为空穴)可以积累的电位阱相对应。电位阱基本上在区域105的中心处最大。此外，第二电位电平 (在本示例中为正电位电平，例如等于第一电位电平)被施加到栅极115的导体1151。因此，已经积累在光敏区域105中的空穴向像素1的区域110的传输被阻止，特别是由于围绕有栅极115和阱111的区域105 的部分(即，被布置在区域110下方并从区域110延伸至阱111的下表面层级的区域115的部分)与电位最大值相对应。
    [n0090] 在光生电荷从区域105传输至区域110的阶段，第三电位电平被施加至栅极导体115，第三电位电平例如是低于在电荷积累阶段被施加的电位的正电位、负电位或零电位(例如地电位)。因此，区域105 中的电位电平从区域105的中心(其包含光生电荷积累阶段期间的最大电位阱)降低至区域110。已经在区域105中积累的所有第二类型的光生电荷然后从区域105被传输至区域110。
    [n0091] 提供仅跨衬底110的厚度的一部分穿透到衬底110中的竖直传输栅极115(特别是其底部或下表面处在比区域105的中心(其在第二类型的光生电荷(在本例中为空穴)的积累阶段期间包含最大电位阱) 的层级高的层级的栅极115)，优点在于，用以避免电荷在传输阶段期间沿栅极115停留在局部最小电位。
    [n0092] 这种局部电位最小值的缺失没有在类似于像素1的像素(即，具有相同尺寸、接收相同偏置和控制电位电平、并且具有与该像素1相同掺杂水平的半导体区域的像素)中被获得，而是在其中栅极115将到达区域105的中心(包含电荷积累阶段期间的最大电位阱)的层级、或者甚至将穿过衬底100的像素中被获得。
    [n0093] 这种像素的示例在Hamzeh Alaibakhsh和Mohammad Azim Karami于2018年10月在《IEEE Transactions on Electron Devices》(第 65卷，第10期)中发表的题为《A 3-DDevice-Level Investigation of a Lag-Free PPD Pixel With a Capacitive DeepTrench Isolation as Shared Vertical Transfer Gate》的文章中进行了描述。如该文章的图8(未示出) 所示，在由该图的“传输阶段”曲线所图示的传输阶段期间，在B点的层级处存在局部电位最小值，B点位于沿着竖直传输栅极(该文章中的CDTI)的、与当像素处于光生电荷积累阶段时的光敏区域(该文章中的PPD)中的电位阱最大值相同的层级。因此，已经光生并已经在光敏区域中积累的空穴保持被捕获在该局部电位最小值中，并且未被传输至电荷收集区域(该文章中的FD)。
    [n0094] 作为示例，每个像素1的栅极115向下穿透到衬底100中的深度例如根据像素的操作波长、像素的各种区域和/或层和/或阱的掺杂水平、(多个)层1152的厚度和/或材料、和/或被施加到像素的电位电平来配置，以防止在像素中的电荷传输阶段期间沿栅极115形成电位阱。作为示例，深度可以由计算机辅助模拟来确定，例如借助于由 Synopsys分发的计算机辅助模拟软件。更通常地，根据上文给出的功能指示来确定栅极115的深度将在本领域技术人员的能力内。
    [n0095] 图3A和图3B分别以简化的俯视图和截面图图示了包括像素1 的图像传感器2B的备选实施例。更特别地，图3B是沿着图3A的截面BB的截面图。图3A和图3B分别与图1A和图1B相对应。
    [n0096] 图4是沿着图3A的截面CC的简化的截面图，并且与图2的视图相对应。
    [n0097] 在此仅突出显示了图1A、图1B和图2中的图像传感器2A与图 3A、图3B和图4中的备选图像传感器2B之间的差异。
    [n0098] 图3A、图3B和图4的备选实施例与图1和图2的实施例的不同之处在于，壁116被壁116′替代，并且竖直电绝缘结构108被竖直电绝缘结构108′替代。此外，在该变型中，优选省略层117和109。
    [n0099] 在该备选实施例中，竖直绝缘结构108′是电容性深沟槽绝缘 (CDTI)，即由一种或多种导电材料1081(例如，掺杂的多晶硅)制成的壁，其覆盖有一层或多层绝缘层1082(例如，由二氧化硅制成)，使导电壁1081与衬底100电绝缘。换句话说，结构108′是被绝缘的导电壁1081(层1082)。
    [n0100] 在操作中，偏置电位被施加到结构108′的导电壁1081，以沿着结构108′的侧壁积累第一类型的光生电荷。在其中区域105为P型的该示例中，第一类型的光生电荷为电子，并且被施加到结构108′的导电壁1082的偏置电位优选为正，例如约为2.5V。第一类型的电荷沿结构108′的积累具有与结合图1A、图1B和图2所述的层109相同的作用。
    [n0101] 在该备选实施例中，其上搁置有栅极115的竖直电绝缘壁116′是电容性深沟槽绝缘(CDTI)，即由一种或多种导电材料1161(例如掺杂的多晶硅)制成的壁，其覆盖有一层或多层(例如二氧化硅的)绝缘层1162，层1162使导电壁1161与衬底100电绝缘。换句话说，壁116′是被绝缘的导电壁1161(层1162)。
    [n0102] 在操作中，偏置电位被施加到导电壁1161，以沿着侧壁116′积累第一类型的光生电荷。在其中区域105为P型的该示例中，第一类型的光生电荷为电子，并且被施加到导电壁1161的偏置电位优选为正，例如约为2.5V。第一类型的电荷沿壁116的积累具有与结合图1A、图1B和图2所描述的层117相同的作用。
    [n0103] 栅极115的操作与前述的操作相同。图3A、图3B和图4的备选实施例受益于与结合图1A、图1B和图2所描述的实施例相同的优点。
    [n0104] 与结合图1A、图1B和图2已经描述的类似，栅极115和壁116′的堆叠参与横向地界定像素1并使其与相邻像素1电绝缘。特别地，在图3A、图3B和图4所示的备选实施例中，正如在图1A、图1B和图2所示的实施例一样，竖直电绝缘壁116′与竖直电绝缘结构108′的一部分相对应。然后竖直导电壁1161与竖直导电壁1081的一部分相对应，并且(多个)绝缘层1162与(多个)绝缘层1082的部分相对应。换句话说，栅极115被布置在或穿透到竖直电绝缘结构108′中。
    [n0105] 图5A和图5B分别以简化的俯视图和截面图图示了包括像素1 的图像传感器2C的另一备选实施例。更特别地，图5B是沿图5A的截面BB的截面图。图5A和图5B与图1A和图1B相对应，图5B与图1B特别地相同。此外，没有示出沿图5A的截面CC的简化的截面图，后者与图2的简化的截面图相同。
    [n0106] 在此仅突出显示了图像传感器2A和图5A和图5B的备选图像传感器2C之间的差异。
    [n0107] 图像传感器2C与图像传感器2A的不同之处在于，一方面，栅极 115和竖直电绝缘壁116的堆叠与竖直电绝缘结构108不连续，或者换句话说，不接触。换句话说，结构108沿其整个高度连续地被衬底 100的一部分1000、栅极115和壁116的堆叠、以及衬底100的一部分1001中断。阱111可以出现在衬底100的部分1000和1001中。
    [n0108] 在另一未图示的备选实施例中，图5A的竖直电绝缘结构108可以利用诸如结合图3A、图3B和图4所描述的竖直电绝缘结构108′来替代，和/或图5B的绝缘壁116可以利用诸如结合图3A、图3B和图4所描述的被绝缘的导电壁116′来替代。在利用壁116′替代壁116 的情况下，优选提将壁116′的一部分邻接栅极115一直到衬底100的表面106，以偏置壁116′的导电壁1161。
    [n0109] 图6A和图6B分别以简化的俯视图和截面图图示了包括像素1 的图像传感器2D的又一备选实施例。更特别地，图6B是沿着图6A 的截面BB的截面图。图6A和图6B分别与图1A和图1B相对应。此外，没有示出沿图6A的截面CC的简化的截面图，后者与图2的简化的截面图相同。
    [n0110] 在此仅突出显示了图1A、图1B和图2的图像传感器2A与图6A 和图6B的备选图像传感器2D之间的差异。
    [n0111] 在该备选实施例中，像素1的竖直传输栅极115以及因此栅极115 和竖直壁116(栅极115在其顶部)的堆叠与至少另一相邻像素1共享。在图6A和图6B的示例中，栅极115对于两个相邻像素1是共用的，层115和竖直壁116(栅极115在其顶部)的堆叠对于两个像素1是共用的。因此，栅极115和壁116的堆叠与共享同一栅极115 的像素1中的每个像素1的电荷收集区域110和光敏区域105邻接，该堆叠优选与区域110和区域105接触。
    [n0112] 因此，当栅极115被控制为分别阻止和允许像素1的区域105与区域110之间的电荷传输时，共享该栅极115的每个其他像素1的区域105与区域110之间的电荷传输分别被阻止和允许。
    [n0113] 尽管本文中未图示，但在结合图3A、图3B和图4以及结合图5A 和图5B所描述的备选实施例中，可能通过利用壁116′替代壁116来提供由至少两个像素对同一栅极115以及因此栅极115和壁116的同一堆叠的共享。
    [n0114] 图7A和图7B分别以简化的俯视图和截面图图示了包括像素1′的图像传感器2E的又一备选实施例。更特别地，图7B是沿图7A的截面BB的截面图。
    [n0115] 在此仅突出显示了图1A、图1B和图2的图像传感器2A与图7A 和图7B的备选图像传感器2E之间的差异。
    [n0116] 在该变型中，传感器2E的至少一个像素1(在此为下文中以附图标记1′指定的单个像素)包括将像素1划分为两部分的竖直电绝缘结构120。特别地，结构120将像素1的光敏区域105划分为两个半部 105A和105B。结构120与结构108的一部分相对应，尽管绝缘结构108的部分120没有横向地界定像素1′.
    [n0117] 在该变型中，像素1′包括两个电荷收集区域110A和110B。区域 110A和110B被分别布置在像素1′的光敏区域的半部105A和105B 上方。区域105A和105B与前述区域110相同。先前针对区域110 所描述的内容适用于区域110A和110B中的每个区域。
    [n0118] 根据图7A和图7B中所示的备选实施例，在像素1′中，栅极115 和壁116的堆叠由像素1′的光敏区域的两个半部105A和105B共享。换句话说，像素1′的栅极115对于像素1′的光敏区域的两个半部105A 和105B是共用的，并且因此对于像素1′的两个电荷收集区域110A和110B是共用的。因此，栅极115和壁116的堆叠与像素1′的光敏区域的半部105A和105B中的每个半部、以及像素1′的电荷收集区域110A和110B中的每个电荷收集区域接触。
    [n0119] 在图7A和图7B中所示的备选实施例中，栅极115和壁116的堆叠与竖直绝缘结构120对齐。更特别地，栅极115被布置在竖直电绝缘结构120中，将像素1′分离成两部分。因此，壁116和层117分别与结构120的(并且因此结构108的)一部分和层109的一部分相对应。
    [n0120] 根据另一未图示的变型，像素1′可以被提供为包括栅极115和壁 116的两个堆叠，两个堆叠中的第一堆叠与像素1′的光敏区域的半部 105A以及与区域110A接触，并且两个堆叠中的另一堆叠与像素1′的光敏区域的半部105B以及与区域110B接触。例如，两个堆叠中的第一堆叠与竖直绝缘结构108的第一部段(例如，界定像素1′的第一横向表面的部段)对齐，该第一堆叠的壁116与结构108的该第一部段的一部分相对应，并且两个堆叠中的第二堆叠与竖直电绝缘结构 108的第二部段(例如，界定与第一横向表面相对的像素1′的第二横向表面的部段)对齐，第二堆叠的壁116例如与结构108的第二部段的一部分相对应。在该变型中，与结合图6A和图6B已经描述的内容类似，像素1′的栅极115和壁116的两个堆叠中的每个堆叠可以被提供为与相邻像素1共享。
    [n0121] 此外，尽管本文中未图示，其中像素1′被分离成两部分并包括两个电荷收集区域110A和110B的备选实施例可以可能通过利用壁116′替代壁116，来与结合图3A、图3B和图4以及结合图5A和图5B所描述的备选实施例组合。
    [n0122] 像素1′允许如下操作：其中由像素1′的光敏区域的每个半部105A 和105B接收的光量可以根据从区域110A和110B中的每个区域读取，即，通过确定已经从相应的区域110A或110B传输到区域105A和 105B中的每个(相应)区域的光敏电荷的数目来确定。这种操作可以例如在自动设置与图像传感器(例如，在数字反射照相机中，或者在飞行时间(TOF)图像传感器中)相关联的透镜的聚焦平面的阶段期间实施。
    [n0123] 像素1′还允许与像素1的操作类似的操作，其中由像素1′的光敏区域的所有半部105A和105B接收的光量可以根据区域105A和 105B，通过对像素1′的光敏区域的两个半部105A和105B中光生的电荷数目进行求和来确定。
    [n0124] 现在将结合图8A至图10C描述制造结合图1A、图1B和图2所描述的像素1的栅极115的方法的实施例。这些图既未示出像素1的区域110，也未示出阱111，也未示出区域105，而仅示出了衬底100(在此为P型掺杂)，并且区域110和阱111可以在图8所示的步骤之前或之后形成。特别地，区域110例如通过在光敏区域105上方的、在半导体衬底的前表面106的侧上执行的掺杂步骤而形成。
    [n0125] 图8A、图8B和图8C以简化视图图示了制造图1A、图1B和图2的像素1的竖直电荷传输栅极115的方法的步骤的实施例。图8B 和图8C是沿图8A的相应截面BB和CC的截面图，图8A是以图8B 和图8C的截面AA截取的俯视图。
    [n0126] 在图8A、图8B和图8C的步骤中，沟槽800已经被刻蚀在衬底 100中，在栅极115和壁116的未来堆叠的位置处，以及未来的竖直电绝缘结构108的位置处。在其中未来的栅极115将被布置在结构108 中并且其中壁116将与结构108的一部分相对应的该实施例中，同一连续沟槽800将被用于形成栅极115、壁116和结构108(图8A)。
    [n0127] 在该步骤中，衬底100比图1A至图7B中的衬底厚(图8B和图 8C)。沟槽800被向下刻蚀至一定深度，该深度至少等于在所制造的传感器中的衬底100的期望深度。
    [n0128] 在其中像素的区域110已经在图8A、图8B和图8C的步骤处形成的情况下(未图示)，沟槽800被刻蚀以使得其侧壁之一与区域110 的横向表面邻接。
    [n0129] 尽管本文中未图示，层117和109可以通过将掺杂剂原子注入到沟槽800的壁和底部中而同时形成。
    [n0130] 图9A、图9B和图9C以与图8A、图8B和图8C的相应视图相对应的简化视图图示了制造图1A、图1B和图2的像素1的栅极115 的方法的另一步骤的实施例。图9A、图9B和图9C的步骤在图8A、图8B和图8C的步骤之后实施。
    [n0131] 在图9A、图9B和图9C的步骤中，沟槽800已经填充有形成结构108和壁116的(多种)绝缘材料。
    [n0132] 例如，一层或多层绝缘层被沉积和/或形成在沟槽800中，以利用一种或多种绝缘材料完全填充沟槽，在这之后，例如在通过CMP(化学机械平坦化)向下平坦化至衬底100的前侧106的步骤期间，被布置在前侧106的层级的上方的多余(多种)绝缘材料被去除(图9B和图9C)。
    [n0133] 作为未图示的具体示例，通过在沟槽800的壁和底部进行热氧化，然后通过在热氧化层上沉积二氧化硅层来形成二氧化硅层，从而填充沟槽800。
    [n0134] 在图9A、图9B和图9C的步骤中，在填充沟槽800的(多种) 绝缘材料中，在未来栅极115的位置处还已经刻蚀了腔900。腔900 被向下刻蚀至与栅极115将穿透到衬底100中的深度基本上相等(优选地相等)的深度(图9B)。然后，被布置在腔900下方的(多种)绝缘材料形成壁116(图9B)。
    [n0135] 仍然在图9A、图9B和图9C的步骤中，例如通过沉积和/或热氧化，一层或多层绝缘层1152在腔900的壁和底部形成(图9A和图9B)。在所示示例中，(例如由二氧化硅制成的)层1152通过衬底100的整个暴露表面的热氧化形成(图9B和图9C)。
    [n0136] 图10A、图10B和图10C以简化的视图(与图8A、图8B和图8C 以及图9A、图9B和图9C的具体视图相对应)图示了制造图1A、图 1B和图2的像素1的栅极115的方法的又一步骤的实施例。图10A、图10B和图10C的步骤在图9A、图9B和图9C的步骤之后进行。
    [n0137] 在图10A、图10B和图10C的步骤中，通过利用形成栅极导体 1151的(多种)导电材料填充腔900，栅极导体1151已经在腔900 中形成(图10A和图10B)。
    [n0138] 例如，由栅极导体1151的导电材料制成的一层或多层被沉积和/ 或形成在腔900中以完全填充它，然后，例如在CMP向下至衬底100 的前侧106的步骤期间，被布置在表面106的层级上方的多余的(多种)导电材料以及可能地搁置在衬底100的表面106上的栅极绝缘体 1152的部分被去除。然后栅极115和壁116的堆叠被获得(图10B)。
    [n0139] 作为示例，单个多晶硅层被沉积以填充腔900。
    [n0140] 在下一步(未图示)，衬底100从其背侧101(图1A、图1B和图2) 被减薄至所需厚度。特别地，减薄步骤至少被进行以到达结构108和壁116的底部或基部。
    [n0141] 在已减薄的衬底100的背侧101上形成层107、(多个)层102、滤光器103和/或微透镜104的步骤，以及在衬底100的前表面侧106 上形成阱111、区域110、阱111中的晶体管、互连结构等的步骤在本领域技术人员的能力内并且未被详细描述，特别是涉及这些步骤可以关于图8A至图10C的步骤被实施的顺序。
    [n0142] 在图8A至图10C的步骤的另一实施例(未图示)中，使能形成如图5A和图5B所示的与结构108分离的栅极115和壁116的堆叠，提供了在图8A、图8B和图8C的步骤中，沟槽800包括彼此分离的部分。然后，在沟槽800的这些部分中的第一部分中形成栅极115和壁116的堆叠，在沟槽800的这些部分中的至少另一部分中形成结构 108。在该另一实施例中，仅在沟槽800的第一部分中刻蚀腔900。
    [n0143] 现在将结合图11A至图13C描述制造图3A、图3B和图4的像素1的栅极115的方法的实施例。这些图既未示出像素1的区域110，也未示出阱111，也未示出区域105，而仅示出了衬底100(在此为P 掺杂的)，并且可以在图11A、图11B和图11C所示的步骤之前或之后形成区域110和阱111。特别地，例如通过在半导体衬底的前表面 106侧上、在光敏区域105上方进行的掺杂步骤形成区域110。
    [n0144] 图11A、图11B和图11C以简化视图图示了制造图3A、图3B和图4的像素1的竖直电荷传输栅极115的方法的步骤的实施例。图11B 和图11C是沿图11A的相应截面BB和CC的截面图，图11A是沿图 11B和图11C的截面AA截取的俯视图。图11A、图11B和图11C与图8A、图8B和图8C的相应视图相对应。此外，图11A、图11B和图11C所示的步骤在图8A、图8B和图8C所示的步骤之后进行。
    [n0145] 在图11A、图11B和图11C的步骤中，例如通过沉积和/或热氧化，在沟槽800的壁和底部已经形成一层或多层绝缘层1082和一个或多个层1162，后者在此与(多个)层1082的部分相对应(图11B和图11C)。作为示例，通过衬底100的整个暴露表面的热氧化形成二氧化硅层1082。
    [n0146] 在图11A、图11B和图11C的步骤中，沟槽800还已经填充有(多种)导电材料1081，从而填充有导电材料1161(图11B和图11C)。例如，在沟槽800中沉积和/或形成由(多种)导电材料1081、1161制成的一个或多个层，以完全填充沟槽800，之后，例如在CMP向下至衬底100的前侧106的步骤期间，去除被布置在表面106的层级上方的多余的导电材料、以及可能地搁置在衬底100的表面106上的(多个)绝缘层1082、1162的部分。然后获得结构108′(图11C)和壁116′(图 11B)，在其中没有形成栅极115的该步骤中，结构108′(图11C)和壁 116′(图11B)沿沟槽800的整个高度延伸。
    [n0147] 图12A、图12B和图12C以简化视图图示了制造图3A、图3B 和图4的像素的电荷传输器件的方法的另一步骤的实施例。图12A、图12B和图12C的步骤在图11A、图11B和图11C的步骤之后进行，并且图12A、图12B和图12C与相应的图11A、图11B和图11C相对应。
    [n0148] 在图12A、图12B和图12C的步骤中，腔1200已经在未来的栅极115的位置处、在壁116′(图12B)中被刻蚀，即被刻蚀到(多个) 层1162和(多个)导电材料1161中。腔1200被向下刻蚀至与栅极 115将穿透到衬底100中的深度基本上相等(优选相等)的深度。留在腔1200中的(多个)层1162的部分和(多个)材料1161的部分形成壁116′，其将支撑未来的栅极115。
    [n0149] 仍然在图12A、图12B和图12C的步骤中，例如通过沉积和/或热氧化，在腔1200的壁和底部形成一层或多层绝缘层1152(图12B)。在所示示例中，通过对衬底100和(多个)材料1081的整个暴露表面进行热氧化而形成例如由二氧化硅制成的层1152(图12B和12C)。
    [n0150] 图13A、图13B和图13C以简化视图图示了制造图3A、图3B 和图4的像素的电荷传输器件的方法的又一步骤的实施例。图13A、图13B和图13C的步骤是在图12A、图12B和图12C的步骤之后形成的，并且图13A、图13B和图13C与相应的图12A、图12B和图 12C相对应。
    [n0151] 在图13A、图13B和图13C的步骤中，通过利用形成栅极导体 1151的(多个)导电材料填充腔1200，在腔1200中已经形成栅极导体1151(图13A和图13B)。
    [n0152] 例如，由栅极导体1151的(多个)导电材料制成的一个或多个层被沉积和/或形成在腔1200中以完全填充它，之后，例如在CMP 向下至衬底100的前侧106的步骤期间，被布置在表面106的层级上方的多余的(多个)导电材料，以及可能地搁置在衬底100的表面106 上的栅极绝缘体1152的部分被去除。然后栅极115和壁116′的堆叠被获得。
    [n0153] 作为示例，单个多晶硅层被沉积以填充腔1200。
    [n0154] 在下一步(未图示)，衬底100从其背侧101(图3A、图3B和图4) 被减薄至所需厚度。特别地，减薄步骤至少被进行以到达结构108′和壁116′的底部或基部。
    [n0155] 在被减薄的衬底100的背侧101上形成层107、(多个)层102、滤光器103和/或微透镜104的步骤，以及在衬底100的前侧106上形成阱111、区域110、阱111中的晶体管、互连结构等的步骤在本领域技术人员的能力内并且未被详细描述，特别是涉及其中步骤关于图8A至图8C和图11A至图13C的步骤被实现的顺序。
    [n0156] 在图8A至图8C和图11A至图13C的步骤的另一实施例(未图示) 中，使能形成与结构108′分离的栅极115和壁116′的堆叠，提供了在图8A、图8B和图8C的步骤中，沟槽800包括彼此分离的部分。然后，在沟槽800的这些部分中的第一部分中形成栅极115和壁116′的堆叠，在沟槽800的这些部分的至少另一部分中形成结构108′。在该另一实施例中，仅在沟槽800的第一部分中刻蚀腔1200。
    [n0157] 尽管没有对此进行图示或详细说明，但是将上述制造方法适配到结合图6A至图6B和图7A至图7B所描述的备选实施例的情况将在本领域技术人员的能力内。
    [n0158] 已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以被组合，并且本领域技术人员将会想到其他变型。特别地，尽管光生空穴已经在区域105中(如果存在的话，在105A和105B中)积累并且已经被传输到区域110(如果存在的话，110A和110B)的情况，将所描述的实施例、实施模式和变型适配到光生电子积累和被传输的情况将在本领域技术人员的能力内。例如，这种适配包括反转所有先前指示的导电类型，并适配被施加到导电材料1161、1151、1081′和阱111的电位电平，例如，通过提供将阱111偏置到零电位、将结构108′偏置到负电位，例如-1.5V、以及使栅极115在传输阶段期间接收正电位，并且在相积累阶段期间接收负或零电位(例如-1.5V)。
    [n0159] 此外，尽管本文中已经描述了背侧照射像素1和1′，但是本领域技术人员可以提供竖直传输栅极和竖直电绝缘壁的堆叠以将电荷从前侧照射像素中的光敏区域传输至电荷收集区域。
    [n0160] 最后，基于上文给出的功能指示，所描述的实施例和变型的实际实现在本领域技术人员的能力内。
    [n0161] 这种变更、修改和改进旨在是本公开的一部分，并且旨在在本公开的精神和范围内。因此，前述描述仅通过示例的方式而非是限制性的。
    [n0162] 上述各种实施例可以被组合以提供其他实施例。鉴于上述详细描述，可以对实施例进行这些和其他改变。通常，在以下权利要求中，所使用的术语不应被解释为将权利要求限制到说明书和权利要求书中所公开的具体实施例，而应被解释为包括所有可能的实施例以及这些权利要求所享有的等同物的全部范围。因此，权利要求不由本公开限制。
    权利要求:
    Claims (15)
    [0001] 1.一种图像传感器，其特征在于，所述图像传感器包括多个像素，每个像素包括:
    第一导电类型的掺杂光敏区域，在半导体衬底中竖直地延伸；
    第一电荷收集区域，比所述光敏区域更重地掺杂有所述第一导电类型，所述电荷收集区域在所述衬底中从所述衬底的上表面竖直地延伸并且被布置在所述光敏区域上方；以及
    竖直堆叠，包括竖直传输栅极和竖直电绝缘壁，所述堆叠穿过所述衬底并且与所述第一电荷收集区域接触，所述竖直传输栅极被布置在所述衬底的所述上表面处并且比所述电荷收集区域更深地穿透到所述衬底中，其中所述竖直传输栅极包括栅极电极和栅极电介质，所述栅极电极和所述栅极电介质被布置在所述竖直电绝缘壁上。
    [0002] 2.根据权利要求1所述的传感器，其特征在于，每个像素还包括竖直电绝缘结构，所述竖直电绝缘结构穿过所述衬底并且横向地界定所述光敏区域和所述像素。
    [0003] 3.根据权利要求1所述的传感器，其特征在于，每个堆叠的所述竖直传输栅极对于两个相邻像素是共用的，所述堆叠与所述两个相邻像素的所述电荷收集区域接触。
    [0004] 4.根据权利要求1所述的传感器，其特征在于，所述多个像素中的至少一个像素还包括：
    竖直电绝缘结构，穿过所述衬底并且将所述光敏区域划分为第一半部和第二半部；以及
    第二电荷收集区域，比所述光敏区域更重地掺杂有所述第一导电类型，在所述衬底中从所述上表面竖直地延伸，所述像素的所述第一电荷收集区域和所述第二电荷收集区域分别被布置在所述光敏区域的所述第一半部和所述第二半部上方。
    [0005] 5.根据权利要求4所述的传感器，其特征在于，所述至少一个像素的所述堆叠与所述竖直电绝缘结构对齐，并且与所述第二电荷收集区域接触。
    [0006] 6.根据权利要求1所述的传感器，其特征在于，每个像素还包括竖直电绝缘结构，所述竖直电绝缘结构穿过所述衬底并且横向地界定所述光敏区域和所述像素，其中所述竖直电绝缘壁是所述竖直电绝缘结构的一部分。
    [0007] 7.根据权利要求1所述的传感器，其特征在于，每个像素还包括竖直电绝缘结构，所述竖直电绝缘结构穿过所述衬底并且横向地界定所述光敏区域和所述像素，其中所述竖直电绝缘结构沿其整个高度连续地被所述衬底的一部分、所述堆叠、和所述衬底的另一部分中断。
    [0008] 8.根据权利要求1所述的传感器，其特征在于，所述壁由以下项形成：
    至少一种绝缘材料；或者
    至少一种导电材料和至少一层绝缘层，所述至少一层绝缘层将所述衬底与所述至少一种导电材料电绝缘。
    [0009] 9.根据权利要求1所述的传感器，其特征在于，在每个像素中，所述栅极电介质将所述衬底与所述竖直传输栅极的所述栅极电极电绝缘，并且完全覆盖所述栅极电极的下表面。
    [0010] 10.根据权利要求1所述的传感器，其特征在于，每个像素还包括第二导电类型的掺杂阱，所述掺杂阱在所述衬底中从所述上表面延伸到所述光敏区域。
    [0011] 11.根据权利要求10所述的传感器，其特征在于，在每个像素中，所述竖直传输栅极穿透到所述衬底中，至少向下穿透到所述阱的下表面的层级。
    [0012] 12.一种成像像素，其特征在于，包括：
    半导体衬底中的第一导电类型的掺杂光敏区域；
    第一电荷收集区域，比所述光敏区域更重地掺杂有所述第一导电类型，所述电荷收集区域在所述衬底中从所述衬底的上表面延伸并且被布置在所述光敏区域上方；以及
    竖直堆叠，包括竖直传输栅极和竖直电绝缘壁，所述堆叠穿过所述衬底并且与所述第一电荷收集区域接触，所述竖直传输栅极被布置在所述衬底的所述上表面处并且比所述电荷收集区域更深地穿透到所述衬底中，其中所述竖直传输栅极包括栅极电极和栅极电介质，所述栅极电极和所述栅极电介质被布置在所述竖直电绝缘壁上。
    [0013] 13.根据权利要求12所述的成像像素，其特征在于，还包括：
    竖直电绝缘结构，穿过所述衬底，并且将所述光敏区域划分为第一半部和第二半部；以及
    第二电荷收集区域，比所述光敏区域更重地掺杂有所述第一导电类型，在所述衬底中从所述上表面延伸，所述像素的所述第一电荷收集区域和所述第二电荷收集区域分别被布置在所述光敏区域的所述第一半部和所述第二半部上方。
    [0014] 14.根据权利要求13所述的成像像素，其特征在于，所述像素的所述堆叠与所述竖直电绝缘结构对齐，并且与所述第二电荷收集区域接触。
    [0015] 15.根据权利要求12所述的成像像素，其特征在于，还包括竖直电绝缘结构，所述竖直电绝缘结构穿过所述衬底并且横向地界定所述光敏区域和所述像素，其中所述竖直电绝缘结构沿其整个高度连续地被所述衬底的一部分、所述堆叠、和所述衬底的另一部分中断。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8193479B2|2012-06-05|Very small image sensor
    KR20150101681A|2015-09-04|이미지 센서 및 이의 제조 방법
    US7422924B2|2008-09-09|Image device and photodiode structure
    EP2437299B1|2013-09-18|Method for manufacturing a solid-state image pickup device
    US7732247B2|2010-06-08|Isolation techniques for reducing dark current in CMOS image sensors
    US9799690B2|2017-10-24|Solid-state image pickup device
    KR102255183B1|2021-05-24|수직형 트랜지스터를 갖는 씨모스 이미지 센서 및 그 제조 방법
    KR20140105970A|2014-09-03|이미지 센서 및 이의 형성 방법
    US20070045665A1|2007-03-01|CMOS image sensor of preventing optical crosstalk and method of manufacturing the same
    US20070034965A1|2007-02-15|CMOS Image Sensor Having Drive Transistor with Increased Gate Surface Area and Method of Manufacturing the Same
    KR20160087428A|2016-07-22|이미지 센서 및 그 형성 방법
    CN109585466B|2021-07-27|互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法
    JP6008669B2|2016-10-19|固体撮像素子およびその製造方法ならびにカメラ
    JP2017183661A|2017-10-05|光電変換装置およびカメラ
    US10403673B2|2019-09-03|Image sensors
    CN214336715U|2021-10-01|图像传感器和成像像素
    US20200212089A1|2020-07-02|Image sensor and method of fabricating the same
    CN110957335A|2020-04-03|Cmos图像传感器及图像传感器的形成方法
    CN111029357B|2020-08-25|半导体结构及其制备方法
    US20210143191A1|2021-05-13|Image sensor
    TWI711171B|2020-11-21|影像感測器及形成其的方法
    KR20060108956A|2006-10-19|크로스 토크를 억제하기 위한 광차단 패턴을 갖는 ｃｍｏｓ이미지 센서 및 그 제조방법
    KR20190120116A|2019-10-23|이미지 센서 및 이의 형성 방법
    CN111668243A|2020-09-15|影像传感器及其制造方法
    KR101324084B1|2013-10-31|이미지 센서 및 그 제조 방법
    同族专利:
    公开号 | 公开日
    US20210020675A1|2021-01-21|
    CN112242410A|2021-01-19|
    FR3098988A1|2021-01-22|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    EP2315251A1|2009-10-22|2011-04-27|STMicroelectronics SAS|Capteur d'image à grille de transfert verticale et son procédé de fabrication|
    FR3052297A1|2016-06-06|2017-12-08|Stmicroelectronics Sas|Capteur d'image de type a obturation globale|
    US10163963B2|2017-04-05|2018-12-25|Semiconductor Components Industries, Llc|Image sensors with vertically stacked photodiodes and vertical transfer gates|
    法律状态:
    2021-10-01| GR01| Patent grant|
    2021-10-01| GR01| Patent grant|
    优先权:
    申请号 | 申请日 | 专利标题
    FR1908191||2019-07-19||
    FR1908191A|FR3098988A1|2019-07-19|2019-07-19|Capteur d'image|
    [返回顶部]