一种半导体器件

专利摘要:
本实用新型公开了一种半导体器件，包括半导体基底，半导体基底的正面设有主动元件和/或被动元件、正面金属互连层和金属柱，所述正面的主动元件和/或被动元件通过正面金属互连层电连接，所述金属柱连接正面金属互连层作为引出端；背面设有被动元件、背面金属互连层和接线端，所述背面的被动元件通过背面金属互连层电连接，所述接线端连接背面金属互连层作为引出端；所述半导体基底具有穿透所述正面和背面的通孔，所述通孔内壁设有导电层，所述导电层电连接所述正面金属互连层和背面金属互连层。本实用新型可大幅有效缩小芯片所需的面积，满足高度集成化和小型化的双重需求，且采用金属柱作为引出端可提升散热及性能，顺应5G封装的需求。
公开号:CN214336713U
申请号:CN202023102765.6U
申请日:2020-12-21
公开日:2021-10-01
发明作者:蔡文必；郭佳衢
申请人:Xiamen Sanan Integrated Circuit Co Ltd；
IPC主号:H01L25-16

专利说明:
[n0001] 本实用新型涉及半导体技术领域，尤其涉及一种半导体器件。
[n0002] 随着半导体集成度的增加，多种主被动元件被生成在芯片正面，并制作多层金属连线，这一方面导致了芯片面积的增大，提高了封装的材料成本；另一方面当集成度增加时，正面因多层金属绕线易产生寄生效应，散热成为一个问题，影响了器件性能特性。
[n0003] 目前集成电路朝着小型化的方向发展，希望缩小芯片面积，而无源器件(电容、电感等)的面积难以随着工艺发展的减小而减小。因此，如何有效利用芯片面积成为芯片小型化的关键问题。
[n0004] 本实用新型的目的在于克服现有技术存在的不足，提供一种半导体器件。
[n0005] 为了实现以上目的，本实用新型的技术方案为：
[n0006] 一种半导体器件，包括半导体基底，所述半导体基底具有正面和背面，所述正面设有主动元件和/或被动元件、正面金属互连层和金属柱，所述正面的主动元件和/或被动元件通过正面金属互连层电连接，所述金属柱连接正面金属互连层作为引出端；所述背面设有被动元件、背面金属互连层和接线端，接线端可以为电极、接线盘或金属柱，所述背面的被动元件通过背面金属互连层电连接，所述接线端连接背面金属互连层作为引出端；所述半导体基底具有穿透所述正面和背面的通孔，所述通孔内壁设有导电层，所述导电层电连接所述正面金属互连层和背面金属互连层。
[n0007] 可选的，所述半导体基底为半导体衬底，或，所述半导体基底为半导体衬底以及设于半导体衬底正面的至少一外延层。
[n0008] 可选的，所述半导体衬底包括GaAs、Si、SiC、GaN中的一种；所述外延层包括GaAs、Si、SiC、GaN中的一种或其组合。
[n0009] 可选的，所述主动元件包括HBT、BC/BE二极管、HEMT和pHEMT中的一种或多种。
[n0010] 可选的，所述正面设有主动元件和电阻。
[n0011] 可选的，所述被动元件包括MIM电容、电感和TFR电阻中的一种或多种。
[n0012] 可选的，所述金属柱为Cu/Ni/Sn/Au的金属体系。
[n0013] 可选的，还包括正面介质层和背面介质层，所述正面介质层设于所述正面金属连线层和主动元件之间和表面，并设有让位于所述金属柱的开口；所述背面介质层设于所述背面金属连线层和被动元件之间和表面，并设有让位于所述接线端的开口。
[n0014] 可选的，所述正面介质层包括PBO、聚酰亚胺、BCB和SiN；所述背面介质层包括聚酰亚胺、PBO和BCB。
[n0015] 可选的，还包括绝缘层，所述被动元件包括MIM电容，所述MIM电容的一金属层设于所述半导体基底背面，所述绝缘层覆盖所述半导体基底背面和所述金属层以作为所述MIM电容的绝缘部分。
[n0016] 本实用新型的有益效果为：
[n0017] 将主动元件生产在芯片正面，而较占面积的被动元件制造在芯片背面，可大幅有效缩小芯片所需的面积，满足高度集成化和小型化的双重需求；正面金属互连层与背面金属互连层用镀金属的通孔电连接，减了后续封装打线连接的步骤，降低生产成本。采用金属柱作为引出端不仅可节省面积，亦可提升散热及性能，顺应5G封装的需求。
[n0018] 图1为一实施例的半导体器件的结构示意图。
[n0019] 以下结合附图和具体实施例对本实用新型做进一步解释。本实用新型的各附图仅为示意以更容易了解本实用新型，其具体比例可依照设计需求进行调整。文中所描述的图形中相对组件的上下关系以及正面/背面的定义，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
[n0020] 参考图1，一种半导体器件，包括半导体基底1，半导体基底1具有正面001和背面002，正面001设有主动元件2、电阻3、正面金属互连层4、金属柱5和正面介质层6，金属柱5连接正面金属互连层4作为引出端；背面002设有被动元件7、背面金属互连层8、接线端9和背面介质层10，接线端9连接背面金属互连层8作为引出端。半导体基底1具有穿透正面001和背面002的通孔1a，通孔1a内壁设有导电层11，导电层11连接正面金属互连层4和背面金属互连层8，实现正面和背面的器件的电性互连。
[n0021] 半导体基底1为半导体衬底，或，半导体衬底以及设于半导体衬底正面的至少一外延层，例如GaAs、Si、SiC、GaN等外延层。主动元件2包括HBT、BC/BE二极管、HEMT和pHEMT等，面积较小的电阻3也可制作于正面。正面金属互连层4用于电性连接设于正面的元件并引出，连线可为两到三层，正面介质层6设于正面金属互连层4和制作于正面的器件之间和表面以作为分隔和保护，并设有让位于金属柱5的开口，即裸露出金属接触区，再制作金属柱5。正面介质层6包括PBO、聚酰亚胺、BCB和SiN等，PBO厚度为例如2-10μm。金属柱5是例如Cu/Ni/Sn/Au的金属体系，可作为接地或散热孔，减少金属线或减少走线距离，提升性能。
[n0022] 面积较大的被动元件7设于背面002，包括MIM电容、电感和TFR电阻等。背面金属互连层8同样用于电性连接设于背面的元件并引出，金属连线可为两到三层，金属连线间通过背面介质层10隔开，背面介质层10同样也设于背面金属互连层8和制作于背面的器件之间和表面以作为分隔和保护，并设有让位于接线端9的开口，即裸露出金属接触区，再制作接线端9。背面介质层10包括聚酰亚胺、PBO和BCB等，PBO厚度为例如2-10μm。接线端9是例如Cu/Ni/Sn/Au的金属体系，可作为接地或散热孔，减少金属线或减少走线距离，提升性能。背面金属互连层8和正面金属互连层4通过镀设于通孔1a内壁的金属导电层11连接。背面金属互连层8、正面金属互连层4和导电层11的材料包括铜、金等良导体材料。此外，正面介质层6和背面介质层10还可分别设于正面金属互连层4与半导体基底1之间的部分区域和背面金属互连层8与半导体基底1之间的部分区域以进行间隔，减少金属互连的隅合效应。
[n0023] 本实施例中，半导体基底背面002的被动元件7包括电感71和MIM电容72。背面002上还有绝缘层12，制作一金属层721于半导体基底背面，绝缘层12覆盖半导体基底背面002以及金属层721，然后再制作后续的金属结构，则绝缘层12位于两金属层之间的部分作为MIM电容的绝缘部分，构成了MIM电容72。绝缘层12可以是例如氮化硅，在形成在半导体基底背面002隔绝水汽和绝缘保护的同时作为MIM电容72的绝缘部分，上述结构进一步减少了厚度、实现了结构的整合及工艺步骤的减化。
[n0024] 上述半导体器件制作时，可先做好正面结构，采用蜡封等做好保护，翻转后通过光刻等工艺制作背面结构。
[n0025] 上述实施例仅用来进一步说明本实用新型的一种半导体器件，但本实用新型并不局限于实施例，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本实用新型技术方案的保护范围内。

权利要求:
Claims (10)
[0001] 1.一种半导体器件，其特征在于：包括半导体基底，所述半导体基底具有正面和背面，所述正面设有主动元件和/或被动元件、正面金属互连层和金属柱，所述正面的主动元件和/或被动元件通过正面金属互连层电连接，所述金属柱连接正面金属互连层作为引出端；所述背面设有被动元件、背面金属互连层和接线端，所述背面的被动元件通过背面金属互连层电连接，所述接线端连接背面金属互连层作为引出端；所述半导体基底具有穿透所述正面和背面的通孔，所述通孔内壁设有导电层，所述导电层电连接所述正面金属互连层和背面金属互连层。
[0002] 2.根据权利要求1所述的半导体器件，其特征在于：所述半导体基底为半导体衬底，或，所述半导体基底为半导体衬底以及设于半导体衬底正面的至少一外延层。
[0003] 3.根据权利要求2所述的半导体器件，其特征在于：所述半导体衬底包括GaAs、Si、SiC、GaN中的一种；所述外延层包括GaAs、Si、SiC、GaN中的一种。
[0004] 4.根据权利要求1所述的半导体器件，其特征在于：所述主动元件包括HBT、BC/BE二极管、HEMT和pHEMT中的一种或多种。
[0005] 5.根据权利要求1所述的半导体器件，其特征在于：所述正面设有主动元件和电阻。
[0006] 6.根据权利要求1所述的半导体器件，其特征在于：所述被动元件包括MIM电容、电感和TFR电阻中的一种或多种。
[0007] 7.根据权利要求1所述的半导体器件，其特征在于：所述金属柱为Cu/Ni/Sn/Au的金属体系。
[0008] 8.根据权利要求1所述的半导体器件，其特征在于：还包括正面介质层和背面介质层，所述正面介质层设于所述正面金属连线层和主动元件之间和表面，并设有让位于所述金属柱的开口；所述背面介质层设于所述背面金属连线层和被动元件之间和表面，并设有让位于所述接线端的开口。
[0009] 9.根据权利要求8所述的半导体器件，其特征在于：所述正面介质层包括PBO、聚酰亚胺、BCB和SiN；所述背面介质层包括聚酰亚胺、PBO和BCB。
[0010] 10.根据权利要求1所述的半导体器件，其特征在于：还包括绝缘层，所述被动元件包括MIM电容，所述MIM电容的一金属层设于所述半导体基底背面，所述绝缘层覆盖所述半导体基底背面和所述金属层以作为所述MIM电容的绝缘部分。

类似技术:

---

公开号 | 公开日 | 专利标题

---

US8344504B2|2013-01-01|Semiconductor structure comprising pillar and moisture barrier

---

US8314472B2|2012-11-20|Semiconductor structure comprising pillar

---

US7078794B2|2006-07-18|Chip package and process for forming the same

---

EP0197089B1|1991-01-23|Wafer-scale-integrated assembly

---

US4975761A|1990-12-04|High performance plastic encapsulated package for integrated circuit die

---

US20170110441A1|2017-04-20|Stacked package structure and stacked packaging method for chip

---

US9633989B2|2017-04-25|ESD protection device

---

US20050110116A1|2005-05-26|Semiconductor device having SOI construction

---

KR20210061322A|2021-05-27|고조파가 감소된 과도 전압 억제 다이오드 및 이를 제작 및 이용하는 방법

---

US20150155202A1|2015-06-04|Power/ground layout for chips

---

US9653586B2|2017-05-16|Amplifier device comprising enhanced thermal transfer and structural features

---

CN214336713U|2021-10-01|一种半导体器件

---

CN104851858B|2019-01-08|堆叠的电子封装件

---

CN105895614A|2016-08-24|半导体装置及其制造方法

---

US10573618B1|2020-02-25|Package structures and methods for fabricating the same

---

US9362221B2|2016-06-07|Surface mountable power components

---

EP0450320A1|1991-10-09|Semiconductor integrated circuit device for high frequency signal processing

---

CN108461467A|2018-08-28|半导体芯片、半导体芯片安装方法、以及安装了半导体芯片的模块

---

CN106449372A|2017-02-22|一种mim电容器结构的制造方法

---

US20200235067A1|2020-07-23|Electronic device flip chip package with exposed clip

---

JP3441104B2|2003-08-25|半導体装置

---

CN211088245U|2020-07-24|电子器件和半导体封装

---

CN211929479U|2020-11-13|半导体器件

---

CN213401191U|2021-06-08|封装结构

---

JP2020013900A|2020-01-23|半導体装置

同族专利:

---

公开号 | 公开日

---

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

法律状态:
2021-10-01| GR01| Patent grant|

---

2021-10-01| GR01| Patent grant|

优先权:

---

申请号 | 申请日 | 专利标题

---

CN202023102765.6U|CN214336713U|2020-12-21|2020-12-21|一种半导体器件|CN202023102765.6U| CN214336713U|2020-12-21|2020-12-21|一种半导体器件|