• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本实用新型提供了一种量子芯片封装结构，上述量子芯片封装结构包括：量子芯片和堆叠扇出电路板结构。堆叠扇出电路板结构包括：堆叠设置的M层扇出电路板，M≥2，其中每层扇出电路板上设置有开口，并且自下而上各层扇出电路板上的开口逐渐减小。其中，量子芯片位于堆叠扇出电路板结构中的最底层扇出电路板的开口中，量子芯片分别与各层扇出电路板通过引线进行连接，以基于堆叠扇出电路板的各层扇出电路板进行信号扇出。本实用新型的量子芯片封装结构在提高封装盒扇出端口数量的同时能够保证量子芯片性能不变。
    公开号:CN214336711U
    申请号:CN202023276948.XU
    申请日:2020-12-29
    公开日:2021-10-01
    发明作者:梁福田；杨威风；邓辉；龚明；吴玉林；彭承志；朱晓波；潘建伟
    申请人:University of Science and Technology of China USTC；
    IPC主号:H01L23-498
    专利说明:
    [n0001] 本公开属于量子芯片封装技术领域，涉及一种量子芯片封装结构。
    [n0002] 在超导量子计算的实现方案中，将量子芯片与外围电路进行连接是不可缺少的一个步骤。超导量子芯片封装盒体是与量子芯片进行连接的第一级装置。随着量子芯片位数的增加，封装盒扇出端口数量也越来越多，所需要的平面空间也就需要增加，或者需要将端口间的距离设置的越来越小。
    [n0003] 然而，封装盒体的平面空间的增加会导致封装盒体谐振频率的下降，端口间距离变小引线端口间串扰上升，这两方面都会降低量子芯片的性能，严重者可导致量子芯片不能运行。因此，如何在提高封装盒扇出端口数量的同时保证量子芯片性能不变或受到较小程度的影响，以满足量子芯片位数增加的扇出要求。
    [n0004] (一)要解决的技术问题
    [n0005] 本公开提供了一种量子芯片封装结构，以至少部分解决以上所提出的技术问题。
    [n0006] (二)技术方案
    [n0007] 本公开一个方面提供了一种量子芯片封装结构。上述量子芯片封装结构包括：量子芯片和堆叠扇出电路板结构。堆叠扇出电路板结构包括：堆叠设置的M层扇出电路板，M≥2，其中每层扇出电路板上设置有开口，并且自下而上各层扇出电路板上的开口逐渐减小。其中，量子芯片位于堆叠扇出电路板结构中的最底层扇出电路板的开口中，量子芯片分别与各层扇出电路板通过引线进行连接，以基于堆叠扇出电路板的各层扇出电路板进行信号扇出。
    [n0008] 根据本公开的实施例，量子芯片的信号焊盘分布于量子芯片的外缘和内部。量子芯片的信号焊盘的分布位置满足：分布于量子芯片外缘的信号焊盘与最底层扇出电路板对应连接；分布于量子芯片内部的信号焊盘与最底层扇出电路板之上的M-1层扇出电路板分别连接，且越靠上的扇出电路板对应连接的信号焊盘的位置处于量子芯片相对靠里的位置。
    [n0009] 根据本公开的实施例，在两层相邻的扇出电路板之间设置有金属支撑板，且金属支撑板设置有供上方的扇出电路板的引线通过的开口。
    [n0010] 根据本公开的实施例，金属支撑板的靠近开口侧为台阶式结构，所述台阶式结构包括自下而上设置的第一阶梯和第二阶梯，沿着堆叠方向剖开的开口一侧的第一阶梯的长度为L1，沿着堆叠方向剖开的开口一侧的第二阶梯的长度为L2，沿着堆叠方向剖开的开口一侧的近邻于金属支撑板下方的扇出电路板的长度为d1，所述L1、L2和d1满足以下关系：L1＜d1＜L2。
    [n0011] 根据本公开的实施例，最底层扇出电路板的引线空间高度在0.5mm以内。
    [n0012] 根据本公开的实施例，位于最底层扇出电路板上方的M-1层扇出电路板中各层扇出电路板与其下方近邻设置的金属支撑板为一体式结构。
    [n0013] 根据本公开的实施例，最底层扇出电路板与上方近邻的扇出电路板之间为层叠放置，最底层扇出电路板之上的M-1层扇出电路板之间也为层叠放置，在最底层扇出电路板与上方的M-1层扇出电路板的相应位置设置有穿孔，穿孔用于供固定件穿设，以实现M层扇出电路板的固定。
    [n0014] 根据本公开的实施例，金属支撑板的厚度为1mm以内。
    [n0015] 根据本公开的实施例，当M＝2时，位于最底层扇出电路板上方的扇出电路板在水平方向上相对于量子芯片伸入的距离T为：0.3mm≤T≤0.8mm。
    [n0016] 根据本公开的实施例，最底层扇出电路板用于进行微波信号的传输；位于最底层扇出电路板上方的M-1层扇出电路板用于进行直流或低频信号的传输，所述低频信号的频率为1000kHz以内。
    [n0017] (三)有益效果
    [n0018] 从上述技术方案可以看出，本公开提供的量子芯片封装结构，具有以下有益效果：
    [n0019] 通过设置堆叠扇出电路板结构，将量子芯片信号通过各层扇出电路板进行同时扇出，立体堆叠的设置提高了扇出端口的数量，且各层扇出电路板进行信号扇出时各个引线相互独立且无交叉，在提高封装盒扇出端口数量的同时能够保证量子芯片性能不变。
    [n0020] 图1为根据本公开实施例所示的量子芯片封装结构的示意图。
    [n0021] 图2为根据本公开一实施例所示的量子芯片封装结构的剖面结构示意图。
    [n0022] 图3为根据本公开一实施例所示的量子芯片封装结构中最底层扇出电路板与量子芯片装配的俯视图。
    [n0023] 图4为根据本公开另一实施例所示的量子芯片封装结构的剖面结构示意图。
    [n0024] 图5为根据本公开另一实施例所示的量子芯片封装结构中最底层扇出电路板与量子芯片装配的俯视图。
    [n0025] 图6为根据本公开一实施例所示的量子芯片封装结构中的堆叠扇出电路板结构包括堆叠设置的2层扇出电路板的结构示意图。
    [n0026] 图7为根据本公开一实施例所示的量子芯片封装结构中的堆叠扇出电路板结构包括堆叠设置的3层扇出电路板的结构示意图。
    [n0027] 【符号说明】
    [n0028] 1-量子芯片封装结构；
    [n0029] 11-量子芯片；
    [n0030] 12-堆叠扇出电路板结构；
    [n0031] 121-第一扇出电路板；
    [n0032] 1211-第一引线；
    [n0033] 122-第一金属支撑板；
    [n0034] 1221-第一金属支撑板的第一阶梯；
    [n0035] 1222-第一金属支撑板的第二阶梯；
    [n0036] 123-第二扇出电路板；
    [n0037] 1231-第二引线；
    [n0038] 124-第二金属支撑板；
    [n0039] 1241-第二金属支撑板的第一阶梯；
    [n0040] 1242-第二金属支撑板的第二阶梯；
    [n0041] 125-第三扇出电路板；
    [n0042] 1251-第三引线；
    [n0043] 120-支撑台；
    [n0044] 1201-支撑面。
    [n0045] 本公开的实施例提供了一种量子芯片封装结构，通过设置堆叠扇出电路板结构，将量子芯片信号通过各层扇出电路板进行同时扇出，立体堆叠的设置提高了扇出端口的数量，且各层扇出电路板进行信号扇出时各个引线相互独立且无交叉，在提高封装盒扇出端口数量的同时保证量子芯片性能不变。
    [n0046] 为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
    [n0047] 本公开一个实施例提供了一种量子芯片封装结构。
    [n0048] 图1为根据本公开实施例所示的量子芯片封装结构的示意图。
    [n0049] 参照图1所示，本公开的量子芯片封装结构1包括：量子芯片11和堆叠扇出电路板结构12。堆叠扇出电路板结构12包括：堆叠设置的M层扇出电路板，M≥2。其中每层扇出电路板上设置有开口，并且自下而上各层扇出电路板上的开口逐渐减小。其中，量子芯片11位于堆叠扇出电路板结构12中的最底层扇出电路板的开口中，量子芯片11分别与各层扇出电路板通过引线进行连接，以基于堆叠扇出电路板的各层扇出电路板进行信号扇出。
    [n0050] 在图1中以堆叠扇出电路板结构12包括堆叠设置的2层扇出电路板作为示例，分别为自下而上设置的第一扇出电路板121和第二扇出电路板123，第一扇出电路板121作为最底层扇出电路板，量子芯片11位于第一扇出电路板121的开口中。量子芯片11与第一扇出电路板121通过第一引线1211进行连接，量子芯片11与第二扇出电路板123通过第二引线1231进行连接。
    [n0051] 通过在下层扇出电路板PCB1上堆叠设置上层扇出电路板PCB2，使得上层扇出电路板PCB2的内部开口小于下层扇出电路板PCB1的开口，然后将量子芯片的信号分别从下层扇出电路PCB1板和上层扇出电路板PCB2均进行扇出，这样实现了量子芯片四周和内部同时扇出，从而增加了扇出端口数量。一般情况，可实现端口数量增加50％左右或以上。
    [n0052] 本公开提供的方案不再限制量子芯片的焊盘布置在芯片四周，信号焊盘可以布置在量子芯片的边缘或者内部的合适位置，如果信号焊盘规划允许，还可以在上层扇出电路板PCB2的上方再叠加PCB3等，以此类推，可以参照图7所示的情形进行拓展。
    [n0053] 图1中还示例了用于承载量子芯片11的支撑面1201，该支撑面1201可以由最底层扇出电路板充当，也可以由额外的支撑台120充当，下面参照图2～图5进行介绍。
    [n0054] 图2为根据本公开一实施例所示的量子芯片封装结构的剖面结构示意图。图3为根据本公开一实施例所示的量子芯片封装结构中最底层扇出电路板与量子芯片装配的俯视图。
    [n0055] 在本公开的一实施例中，参照图2和图3所示，支撑面1201由额外的支撑台120充当，最底层扇出电路板的开口是贯穿于上下表面的，例如图2中示例的第一扇出电路板121的开口贯穿于该第一扇出电路板121的上下表面，在第一扇出电路板121底部还设置有支撑台120，该支撑台作为量子芯片11在第一扇出电路板121开口区域的支撑面1201。
    [n0056] 图4为根据本公开另一实施例所示的量子芯片封装结构的剖面结构示意图。图5为根据本公开另一实施例所示的量子芯片封装结构中最底层扇出电路板与量子芯片装配的俯视图。
    [n0057] 在本公开的另一实施例中，参照图4和图5所示，支撑面1201由最底层扇出电路板充当，最底层扇出电路板的开口从该最底层扇出电路板上表面贯穿部分深度，并未贯穿至下表面。例如图4中示例的第一扇出电路板121的开口从该第一扇出电路板121的上表面贯穿部分深度，第一扇出电路板121开口下方剩余部分作为量子芯片11在第一扇出电路板121开口区域的支撑面1201。
    [n0058] 图6为根据本公开一实施例所示的量子芯片封装结构中的堆叠扇出电路板结构包括堆叠设置的2层扇出电路板的结构示意图。图7为根据本公开一实施例所示的量子芯片封装结构中的堆叠扇出电路板结构包括堆叠设置的3层扇出电路板的结构示意图。
    [n0059] 根据本公开的实施例，参照图6和图7所示，在M层扇出电路板的任意两层相邻的扇出电路板之间设置有金属支撑板，且金属支撑板设置有供上方的扇出电路板的引线通过的开口。
    [n0060] 示例性的，在一实施例中，在M＝2时，参照图6所示，在第一扇出电路板121与第二扇出电路板123之间设置有第一金属支撑板122，且第一金属支撑板122设置有供上方的第二扇出电路板123的第二引线1231通过的开口。
    [n0061] 在另一实施例中，在M＝3时，参照图7所示，在第一扇出电路板121与第二扇出电路板123之间设置有第一金属支撑板122，且第一金属支撑板122设置有供上方的第二扇出电路板123的第二引线1231通过的开口；在第二扇出电路板123与第三扇出电路板125之间设置有第二金属支撑板124，且第二金属支撑板124设置有供上方的第三扇出电路板125的第三引线1251通过的开口。
    [n0062] 根据本公开的实施例，金属支撑板的靠近开口侧为台阶式结构，该台阶式结构包括自下而上设置的第一阶梯和第二阶梯。
    [n0063] 针对堆叠设置的M层扇出电路板的堆叠扇出电路板结构12而言，具有M-1层金属支撑板，该M-1层金属支撑板中的每一个金属支撑板靠近开口侧均为台阶式结构。例如参照图6所示，M＝2时只有一层金属支撑板，该层金属支撑板为第一金属支撑板122，该第一金属支撑板122的靠近开口侧为台阶式结构，该台阶式结构包括自下而上设置的第一阶梯1221和第二阶梯1222。
    [n0064] 例如参照图7所示，M＝3时有两层金属支撑板，分别为第一金属支撑板122和第二金属支撑板124，该第一金属支撑板122和第二金属支撑板124的靠近开口侧均为台阶式结构。为了描述方便，采用不同的附图标记来示意不同金属支撑板的第一阶梯和第二阶梯。
    [n0065] 例如图7中示例的第一金属支撑板122的台阶式结构包括自下而上设置的第一阶梯1221和第二阶梯1222。第二金属支撑板124的台阶式结构包括自下而上设置的第一阶梯1241和第二阶梯1242。
    [n0066] 根据本公开的实施例，参照图6所示，沿着堆叠方向剖开的开口一侧的第一阶梯的长度为L1，沿着堆叠方向剖开的开口一侧的第二阶梯的长度为L2，沿着堆叠方向剖开的开口一侧的近邻于金属支撑板下方的扇出电路板的长度为d1，所述L1、L2和d1满足以下关系：L1＜d1＜L2。
    [n0067] 为了控制位于上层的扇出电路板的引线长度，可将金属支撑板做得尽量薄。本实施例中，金属支撑板的厚度为1mm以内。
    [n0068] 根据本公开的实施例，最底层扇出电路板的引线空间高度在0.5mm以内。
    [n0069] 根据本公开的实施例，当M＝2时，参照图6所示，位于最底层扇出电路板上方的扇出电路板在水平方向上相对于量子芯片伸入的距离T为：0.3mm≤T≤0.8mm。
    [n0070] 根据本公开的实施例，位于最底层扇出电路板上方的M-1层扇出电路板中各层扇出电路板与其下方近邻设置的金属支撑板为一体式结构。例如，可以通过焊接的方式将各层扇出电路板与其下方近邻设置的金属支撑板制作为一体式结构。
    [n0071] 根据本公开的实施例，最底层扇出电路板与上方近邻的扇出电路板之间为层叠放置，最底层扇出电路板之上的M-1层扇出电路板之间也为层叠放置，在最底层扇出电路板与上方的M-1层扇出电路板的相应位置设置有穿孔，穿孔用于供固定件穿设，以实现M层扇出电路板的固定。
    [n0072] 根据本公开的实施例，量子芯片的信号焊盘分布于量子芯片的外缘和内部。量子芯片的信号焊盘的分布位置满足：分布于量子芯片外缘的信号焊盘与最底层扇出电路板对应连接；分布于量子芯片内部的信号焊盘与最底层扇出电路板之上的M-1层扇出电路板分别连接，且越靠上的扇出电路板对应连接的信号焊盘的位置处于量子芯片相对靠里的位置。参照图7所示，引线与量子芯片11的接触点对应为量子芯片的信号焊盘，第一扇出电路板121、第二扇出电路板123和第三扇出电路板125的位置越来越靠上，对应的第一引线1211、第二引线1231和第三引线1251在量子芯片对应的位置越来越靠里，这里靠里的含义为相对于量子芯片而言靠近内侧。
    [n0073] 根据本公开的实施例，最底层扇出电路板用于进行微波信号的传输。位于最底层扇出电路板上方的M-1层扇出电路板用于进行直流或低频信号的传输，所述低频信号的频率为1000kHz以内。
    [n0074] 由于较长的引线不利于传输高频信号，因此设置引线最短的最底层扇出电路板来传输微波信号，设置引线较长的上层扇出电路板来传输低频或直流信号。直流信号可以作为量子芯片的偏置信号。微波信号可以作为量子芯片的控制或读取信号。
    [n0075] 综上所述，本公开提供了一种量子芯片封装结构，通过设置堆叠扇出电路板结构，将量子芯片信号通过各层扇出电路板进行同时扇出，立体堆叠的设置提高了扇出端口的数量，且各层扇出电路板进行信号扇出时各个引线相互独立且无交叉，在提高封装盒扇出端口数量的同时能够保证量子芯片性能不变。
    [n0076] 还需要说明的是，虽然结合附图对本公开进行了说明，但是附图中公开的实施例旨在对本公开优选实施方式进行示例性说明，而不能理解为对本公开的一种限制。附图中的尺寸比例仅仅是示意性的，并不能理解为对本公开的限制。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
    [n0077] 并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
    [n0078] 说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
    [n0079] 再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
    [n0080] 除非存在技术障碍或矛盾，本公开的上述各种实施方式可以自由组合以形成另外的实施例，这些另外的实施例均在本公开的保护范围中。
    [n0081] 以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
    权利要求:
    Claims (10)
    [0001] 1.一种量子芯片封装结构，其特征在于，包括：
    量子芯片；以及
    堆叠扇出电路板结构，所述堆叠扇出电路板结构包括：堆叠设置的M层扇出电路板，M≥2，其中每层扇出电路板上设置有开口，并且自下而上各层扇出电路板上的开口逐渐减小；
    其中，所述量子芯片位于所述堆叠扇出电路板结构中的最底层扇出电路板的开口中，所述量子芯片分别与各层扇出电路板通过引线进行连接，以基于所述堆叠扇出电路板的各层扇出电路板进行信号扇出。
    [0002] 2.根据权利要求1所述的量子芯片封装结构，其特征在于，所述量子芯片的信号焊盘分布于所述量子芯片的外缘和内部，所述量子芯片的信号焊盘的分布位置满足：分布于量子芯片外缘的信号焊盘与最底层扇出电路板对应连接；分布于量子芯片内部的信号焊盘与最底层扇出电路板之上的M-1层扇出电路板分别连接，且越靠上的扇出电路板对应连接的信号焊盘的位置处于所述量子芯片相对靠里的位置。
    [0003] 3.根据权利要求1所述的量子芯片封装结构，其特征在于，在两层相邻的扇出电路板之间设置有金属支撑板，且所述金属支撑板设置有供上方的扇出电路板的引线通过的开口。
    [0004] 4.根据权利要求3所述的量子芯片封装结构，其特征在于，所述金属支撑板的靠近所述开口的一侧为台阶式结构，所述台阶式结构包括自下而上设置的第一阶梯和第二阶梯，沿着堆叠方向剖开的开口一侧的所述第一阶梯的长度为L1，沿着堆叠方向剖开的开口一侧的所述第二阶梯的长度为L2，沿着堆叠方向剖开的开口一侧的近邻于所述金属支撑板下方的扇出电路板的长度为d1，所述L1、L2和d1满足以下关系：L1＜d1＜L2。
    [0005] 5.根据权利要求4所述的量子芯片封装结构，其特征在于，所述最底层扇出电路板的引线空间高度在0.5mm以内。
    [0006] 6.根据权利要求3所述的量子芯片封装结构，其特征在于，位于最底层扇出电路板上方的M-1层扇出电路板中各层扇出电路板与其下方近邻设置的金属支撑板为一体式结构。
    [0007] 7.根据权利要求1或6所述的量子芯片封装结构，其特征在于，最底层扇出电路板与上方近邻的扇出电路板之间为层叠放置，最底层扇出电路板之上的M-1层扇出电路板之间也为层叠放置，在最底层扇出电路板与上方的M-1层扇出电路板的相应位置设置有穿孔，所述穿孔用于供固定件穿设，以实现M层扇出电路板的固定。
    [0008] 8.根据权利要求3所述的量子芯片封装结构，其特征在于，所述金属支撑板的厚度为1mm以内。
    [0009] 9.根据权利要求1所述的量子芯片封装结构，其特征在于，当M＝2时，位于最底层扇出电路板上方的扇出电路板在水平方向上相对于量子芯片伸入的距离T为：0.3mm≤T≤0.8mm。
    [0010] 10.根据权利要求1所述的量子芯片封装结构，其特征在于，
    所述最底层扇出电路板用于进行微波信号的传输；
    位于所述最底层扇出电路板上方的M-1层扇出电路板用于进行直流或低频信号的传输，所述低频信号的频率为1000kHz以内。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5994766A|1999-11-30|Flip chip circuit arrangement with redistribution layer that minimizes crosstalk
    JP3669219B2|2005-07-06|多層プリント配線板
    TW533545B|2003-05-21|Method for designing wiring connecting section and semiconductor device
    KR20070010112A|2007-01-22|플립 칩 인터커넥션 패드 레이아웃
    US7023097B2|2006-04-04|FBGA arrangement
    US7545047B2|2009-06-09|Semiconductor device with a wiring substrate and method for producing the same
    JP3201345B2|2001-08-20|多層プリント配線板
    WO1998018160A1|1998-04-30|L-connect routing of die surface pads to the die edge for stacking in a 3d array
    JP2001223324A|2001-08-17|半導体装置
    JPH07297354A|1995-11-10|集積回路及び集積回路のピン割り当て方法及び実装方法
    CN214336711U|2021-10-01|量子芯片封装结构
    JP3825252B2|2006-09-27|フリップチップ型半導体装置
    US20070035037A1|2007-02-15|Semiconductor chip and multi-chip package
    JP2002217356A|2002-08-02|半導体装置及びその製造方法
    JP2010021449A|2010-01-28|半導体装置
    WO2009029542A1|2009-03-05|Corner i/o pad density
    JPH11289029A|1999-10-19|半導体装置のプラスチックパッケージ
    EP0898311A2|1999-02-24|Surface mounting type semiconductor package mounted on a multilayer mounting substrate
    JP2001015643A|2001-01-19|有機ランド・グリッド・アレイ（ｏｌｇａ）パッケージとｏｌｇａを含む集積回路パッケージ
    JPH0653349A|1994-02-25|マルチチップモジュール基板の配線構造
    JPH11340630A|1999-12-10|プリント配線基板
    JP4731336B2|2011-07-20|半導体装置
    CN102693968B|2014-12-03|芯片堆叠封装结构
    JP2001077298A|2001-03-23|マルチチップパッケージ
    JP2003007971A|2003-01-10|半導体装置
    同族专利:
    公开号 | 公开日
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2021-10-01| GR01| Patent grant|
    2021-10-01| GR01| Patent grant|
    优先权:
    申请号 | 申请日 | 专利标题
    CN202023276948.XU|CN214336711U|2020-12-29|2020-12-29|量子芯片封装结构|CN202023276948.XU| CN214336711U|2020-12-29|2020-12-29|量子芯片封装结构|
    [返回顶部]